[go: up one dir, main page]

TWI741631B - 記憶體裝置及記憶體裝置操作方法 - Google Patents

記憶體裝置及記憶體裝置操作方法 Download PDF

Info

Publication number
TWI741631B
TWI741631B TW109118506A TW109118506A TWI741631B TW I741631 B TWI741631 B TW I741631B TW 109118506 A TW109118506 A TW 109118506A TW 109118506 A TW109118506 A TW 109118506A TW I741631 B TWI741631 B TW I741631B
Authority
TW
Taiwan
Prior art keywords
block
blocks
reserved
memory
available area
Prior art date
Application number
TW109118506A
Other languages
English (en)
Other versions
TW202137227A (zh
Inventor
洪碩男
洪俊雄
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI741631B publication Critical patent/TWI741631B/zh
Publication of TW202137227A publication Critical patent/TW202137227A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

用於包含多個區塊的記憶體陣列的現場可配置的壞塊修復，利用區塊修復資訊儲存器來識別陣列中一或多個壞塊的資料。區塊修復資訊儲存器包含至少可寫一次的非揮發性記憶體。裝置上的區塊修復電路可配置為重定向命令，以將壞塊修復資料儲存器中所識別的壞塊存取到記憶體陣列中的保留區塊。控制器響應於命令以將壞塊修復資料，例如多個區塊中的壞塊的標識符寫入現場中的區塊修復資訊儲存器，並使用更新後的資料去重新配置現場區塊修復電路。

Description

記憶體裝置及記憶體裝置操作方法
本揭示內容是關於一種大型記憶體裝置中的壞塊（bad blocks）的修復，此記憶體裝置包含反及閘快閃記憶體（NAND flash memory）。
大型記憶體陣列，包含大型反及閘快閃記憶體，可能並不完美，在裝置的壽命期間其規格大約允許陣列中有2%或更多的壞塊。壞塊在部分情況下會對使用者造成問題。
壞塊冗餘修復方法已被配置在部分類型的記憶體中。在工廠中這些技術藉由使用保險絲電路或相似電路將數量有限的壞塊以冗餘區塊替代，從而將壞塊的存取權限再次繞路至一組內建於裝置且在使用者可尋址記憶體的部分之外的額外區塊。此典型冗餘修復操作無法滿足在現場操作期間變成壞損的區塊，也無法滿足在大型反及閘快閃記憶體裝置上可能遇到的大量區塊。
因此，需要提供一種允許更大彈性以修復大型記憶體中壞塊的技術，包含用以修復在現場的壞塊。
本揭示內容描述了一種支持現場可配置壞塊修復的技術，適用於大型積體電路記憶體。
本揭示內容描述了一種記憶體裝置，此記憶體裝置包含大型反及閘快閃記憶體陣列，此記憶體陣列包含用於儲存資料的複數個區塊。提供了一種區塊修復資訊儲存器，用於識別複數個區塊中的一或多個壞塊的資料。區塊修復資訊儲存器包含至少可寫一次的非揮發性記憶體。裝置上的區塊修復電路可被配置重定向命令，以將壞塊修復資訊儲存器中所識別的壞塊存取到記憶體陣列中的保留區塊。控制器響應於命令，將多個區塊中的壞塊的標識符寫入到區塊修復資訊儲存器，並且響應區塊修復事件以使用在區塊修復資訊儲存器中的資料來配置區塊修復電路。如果區塊修復資訊儲存器不是區塊修復電路的一部分，則藉由將區塊修復資料從區塊修復資訊儲存器複製到區塊修復電路。
在本文描述的實施例中，可以更新區塊修復資訊儲存器，自動更新區塊修復電路，並且可以響應現場的命令來執行區塊修復。
以下描述的實施例，其中記憶體陣列包含可用區域，可用區域包含多個區塊，而保留區塊包含在可用區域之外的一組隱藏區塊。在其他實施例中，保留區塊包含在可用區域中能在區塊修復資訊中被識別的區塊。在其他實施例中，隱藏的保留區塊和可用區域的保留區塊兩者皆可以利用。而且，控制器可以響應於命令，將至少一個可用區域的保留區塊的列表寫入區塊修復資訊儲存器中。
此技術可以實施在包含多個用於儲存資料區塊的反及閘快閃記憶體陣列中。區塊修復電路可以在現場配置重定向命令以存取在區塊修復資訊儲存器中被識別的壞塊到記憶體陣列中的保留區塊。
此外，提供了一種用於操作記憶體裝置以進行現場可配置的壞塊修復的方法。
一般而言，本案所提供的技術增加了大型記憶體的區塊修復操作的彈性，而使得在現場可更可靠地利用記憶體。
藉由檢閱以下附圖、詳細描述和申請專利範圍，可以看到本發明的其他態樣和優點。
本揭示內容的實施例的詳細說明是參照第1～7圖提供。
第1圖是一種記憶體系統的簡化示意圖，此記憶體系統包含以積體電路實現的反及閘快閃記憶體（NAND flash memory）裝置108和主機102。作為示例的記憶體系統包含如本揭示內容所述的現場可配置區塊修復的邏輯。
在各種實施例中，記憶體裝置108能以單一積體電路晶片、多晶片模組，或配置為適合特定需求的複數個晶片所實現。在本揭示內容的其他實施例中，記憶體裝置可具有其他類型的非揮發性記憶單元（non-volatile memory cells），包含可編程電阻式記憶單元（programmable resistance memory cells），金屬氧化物記憶單元（metal oxide memory cells）、磁阻式記憶單元（magneto-resistive memory cells）或相變式記憶單元（phase change based memory cells），等等。
在本揭示內容中記憶體陣列178能以二維或三維陣列的反及閘快閃記憶體實現。記憶體陣列178設置在包含複數個記憶單元的區塊的陣列中。記憶單元的區塊包含數組在記憶體陣列中特定範圍的位址之內的記憶單元，並且可以說是具有區塊地址。在快閃記憶體的部分實施例中，在擦除操作（erase operation）期間，在記憶體陣列中的扇形區域上執行的擦除操作能與其他扇形區域以電來劃分。記憶單元的區塊可包含單一扇形區域，因此可被當作擦除區域。在其他實施例中，為實現本案目的的記憶單元的區塊可包含一個以上的扇形區域或其他記憶單元的配置。
輸入/輸出介面118被包含用以在位址/資料匯流排114的共享線上提供位址和資料。此外，亦可配置串列介面。
列解碼器176耦接複數個字元線177，字元線177在記憶體陣列178中沿著列設置。字元線解碼器被列解碼器176所包含。頁緩衝電路（Page buffer circuits）158耦接至複數個位元線166，位元線166在記憶體陣列178中沿著行設置，用以從記憶體陣列178中讀取資料據和寫入資料。經由輸入/輸出介面118和實現命令解碼器和控制器模組的控制電路134，將來自主機102的位址在線路114提供至行解碼器172和列解碼器176，行解碼器172耦接至快取記憶體電路128，列解碼器176耦接字元線177。在一種實作中，頁緩衝器可具有與記憶體陣列相同的寬度。
頁緩衝電路158由資料線126耦接至快取記憶體電路128，並可儲存資料頁面。位元線166耦接至頁緩衝電路158以及記憶體陣列，位元線166可包含全域位元線（global bit line，GBL）和區域位元線（local bit line）。位元線通常包含在較高圖案化層的導體，此導體可穿過陣列中記憶單元的複數個區塊或扇形區域，並經由所選的電晶體連接至區塊中的區域位元線。區域位元線連接至記憶單元使電流自位元線流進和流出，以依次連接至位元線166和頁緩衝電路158。
在讀取操作中，從頁緩衝電路158的資料被經由資料線126提供至快取記憶體電路128，在此例子中，依次經由資料線116耦接至輸入/輸出介面118。此外，在此例子中，從輸入/輸出介面118在資料線116上將輸入資料施加至快取記憶體電路128以及在資料線126上施加至頁緩衝電路158，以用於支持寫入操作。
輸入/輸出介面118提供溝通路徑給在記憶體裝置108外部資料的目的地。輸入/輸出資料和控制訊號經由資料線114在記憶體裝置108的輸入/輸出介面118和控制電路134之間搬移。在部分實施例中，可包含在記憶體裝置108內部或外部的其他資料來源，例如一般用途處理器或特殊用途應用電路（special purpose application circuitry），或者由提供記憶體陣列178所支持的系統單晶片功能性的模組組合。
在如第1圖所示的例子中，控制電路134包含配置為一或多個偏壓設置狀態機的控制模組，一或多個偏壓設置狀態機用於控制多個工作電壓的相關應用，其中多個工作電壓是由方塊（偏壓設置電源電壓）164中的一或多個電源供應器所產生或提供，前述工作電壓的應用舉凡讀取電壓、擦除電壓、驗證電壓和包含預充電電壓的編程電壓，這些電壓用於一系列可選的編程和讀取操作。如箭號165所示，電源電壓施加至記憶體裝置108。如箭號145所示，控制電路訊號被分配至記憶體裝置108中的電路。
控制電路134耦接至快取記憶體電路128以及記憶體陣列178以及積體電路所需的其他元件。
控制電路134可包含用以使用特殊用途邏輯電路的模組，特殊用途邏輯電路包含如本領域所習知的狀態機。在替代實施例中，控制電路134可包含用以使用一般用途處理器的模組，一般用途處理器可在同一積體電路上實現，積體電路用以執行計算機程序以控制記憶體裝置108的操作。在另外其他實施例中，控制電路134的模組可由特殊用途邏輯電路和一般用途處理器的組合據以實現。
如本文所述，控制電路134包含現場可配置壞塊修復電路。現場可配置壞塊修復電路可包含用以識別保留區塊列表的電路或記憶體，電路或記憶體用以提供在列表中陣列中的壞塊和保留區塊的映射。現場可配置壞塊修復電路可包含電路元件，如查找表、組態暫存器、內容可定址記憶體、比較器，以及致能和失能電路。現場可配置壞塊修復電路可以藉由將資料寫入查找表、組態暫存器或內容可定址記憶體來配置。
區塊修復資訊（BRI）表179可用於藉由傳送資訊至電路，以在列表或映射或列表和對應兩者來配置壞塊修復電路。此外，區塊修復資訊表179可為壞塊修復電路的一部分。區塊修復資訊表179可儲存在裝置上的非揮發性記憶體內，例如在記憶體陣列178的預先指定的區域內。在其他實施例中，區塊修復資訊表179可儲存在組態暫存器內，組態暫存器位於記憶體裝置108的其他部分上至少能被寫入一次。此組態暫存器可包含快閃記憶體單元，或適合特定實施例的非揮發性記憶單元的其他種類。
現場可配置壞塊修復電路響應於區塊修復事件可回覆或讀取區塊修復資訊表179。區塊修復事件可以是發生在使用記憶體的執行操作的結束時，或者是重置事件，例如可能發生在晶片上電初始化操作中，在識別額外保留區塊或額外壞塊以修復區塊的操作完成時，在寫入壞塊的標識符的操作的結束時，或者對應於其他類型的事件而發生，例如計時器超時、主機發出的重置訊號。區塊修復事件可在裝置上由控制器在操作的執行中自動發生，不需要使用者的介入。區塊修復資訊可用以配置電路，以映射使用者的命令，這些命令將對壞塊的存取重定向到由該資訊所識別的保留區塊。
記憶體陣列178可包含浮閘記憶單元（floating gate memory cells）或每個記憶單元可用以儲存多個位元的介電電荷儲存記憶單元（dielectric charge trapping memory cell），藉由建立相應於儲存電荷量的多個編程電位，依次建立記憶體單元的閾值電壓V T。此技術可用在每記憶體單元單一位元的快閃記憶體，以及每記憶體單元多個位元（每個記憶體單元儲存一個以上位元的多層記憶單元（如，MLC、TLC或XLC）），以及每記憶單元單一位元的儲存技術（單層記憶體單元（SLC））。在其他例子，記憶體單元可包含可編程電阻式記憶體單元、相變記憶體單元，以及其他類型的非揮發性和揮發性的記憶體單元技術。
在繪示的例子中，主機102耦接至記憶體裝置108上的位址線144和資料線114，以及其他未示出的控制端子，例如晶片選擇端子等，而主機102可以在現場向記憶體裝置108提供命令或指令。在部分例子中，主機102可耦接至記憶體裝置，藉由使用序列匯流排技術、使用共享位址和資料線。主機102可包含一般用途處理器、特殊用途處理器、配置為記憶體控制器的處理器，或其他使用記憶體裝置108的處理器。主機102的全部或部分可在與記憶體相同的積體電路上實現。
主機102可包含基於來自一個或多個應用程式的請求來儲存、恢復和更新儲存在記憶體中的資料的一或多個檔案系統。一般而言，主機102也可包含執行記憶體管理功能與能為儲存在記憶體中的資料產生狀態資訊的其他功能的程式，包含由於這些功能而標記資料為無效的資訊。這些功能可包含例如均勻損耗、壞塊恢復、功率損耗恢復、垃圾收集、錯誤糾正等。此外，主機102可包含應用程式、檔案系統、快閃記憶體轉換層程式（flash translation layer programs）以及其他能為儲存在記憶體中的資料產生狀態資訊的其他元件，包含由於這些功能而標記資料為無效的資訊。
為了清楚描述，電路是「可在現場配置的」或「響應於現場命令的」，因為其被設計為在製造後經由晶片上的邏輯或經由客戶或使用者進行配置。在現場配置的例子包含響應於由錯誤偵測邏輯對壞塊的偵測，將資料寫入至區塊修復資訊表格；響應於源自主機系統識別壞塊的使用者命令，將資料寫入區塊修復資訊表格；響應於源自主機系統識別保留區塊的使用者命令，將資料寫入區塊修復資訊表179；以及重置和重新建立控制電路134中的區塊修復列表。
第2圖是區塊修復列表300的示意圖，區塊修復列表300可儲存在控制電路134可存取的暫存器中。在此例子中，區塊修復列表300包含列出保留區塊的第一行。保留區塊在此例子中包含隱藏區塊0～5，以及可用區域的保留區塊1018～1021。與每個保留區塊相關的暫存器儲存映射到相應保留區塊的壞塊的位址。因此在此例子中，壞塊區塊2映射到隱藏區塊0。壞塊區塊6映射到隱藏區塊1。可以在修復電路中藉由在暫存文件中的下個暫存器指示「下次修復」來識別出用於修復壞塊的下個保留區塊。
在操作中，壞塊修復電路可從區塊修復資訊表格中讀取壞塊的列表並依序修復它們，舉例來說，藉由映射列表中第一壞塊至第一保留區塊、第二壞塊至第二保留區塊等等依此類推。此外，區塊修復資訊表格可識別壞的保留區塊(例如，壞塊301)，以及在修復過程可略過壞的保留區塊。
第3圖是區塊修復操作的示意圖。第3圖繪示記憶體陣列區域403的可用區域包含區塊0至1023。保留區塊包含在區域402中的隱藏區塊0至5，位在使用者可存取的位址空間之外。在記憶體陣列的正常區域之外的區塊修復資料表410被繪示於此例中，如由控制器可存取的特殊非揮發性暫存文件。
區塊修復電路由堆疊401表示，堆疊401包含每個保留區塊的一個輸入。在配置操作期間，例如在記憶體裝置重置之後，區塊修復電路將壞塊區塊2映射到第一保留區塊，並將壞塊區塊4映射到第二保留區塊。在記憶體陣列區域403的可用區域中的額外壞塊可被依序映射直到在區域402中的所有隱藏保留區塊都被使用。
第4圖是選擇性實施例中區塊修復操作的示意圖，其包含隱藏區塊和可用區域的保留區塊兩者。在第4圖中，記憶體陣列區域503的可用區域包含區塊0至區塊1023。 記憶體陣列區域502的隱藏區域包含隱藏區塊。包含區塊1017至區塊1021的可用區域的保留區塊的列表被儲存在區塊修復資料表510中以供區塊修復電路使用。在此例子中，區塊修復資料表510儲存在記憶體陣列的使用者可定址區域。
在此例子中，有從區塊0至區塊2的3個隱藏區塊。然而，對於此例子而言，隱藏區塊1是壞塊。
區塊修復電路由堆疊501表示，堆疊501包含每個好的隱藏區塊的輸入，由於隱藏區塊1是壞的因此略過它。區塊修復電路首先使用隱藏區塊，映射壞塊區塊2至隱藏區塊0，以及壞塊區塊4至隱藏區塊2。從第一保留區塊1017開始，後續包含壞塊區塊7的壞塊依序被映射至可用區域的保留區塊。利用由使用者在區塊修復資料表510中指定的可用區域的保留區塊，向使用者提供附加技術來配置記憶體陣列以處理各種壞塊情況。
藉由使用諸如FPGA電路、一般用途處理器等之類的現場可配置電路，現場可配置區塊修復電路可包含在硬體中實現的狀態機。由修復電路執行的功能的描述請參照第5~7圖。
第5圖繪示了由控制器執行的用於動態現場壞塊修復的一種功能。在第5圖所示的順序中，此程序開始於在現場接收到的區塊修復事件(如操作600)。區塊修復事件可以是發生在使用記憶體的執行操作的結束時，或者是重置事件，例如可能發生在晶片上電初始化操作中，在識別額外保留區塊或額外壞塊以修復區塊的操作完成時，在寫入壞塊的標識符的操作的結束時，或者對應於其他類型的事件而發生，例如計時器超時、主機發出的重置訊號。在檢測到或接收到區塊修復事件時，控制器從設備上的非揮發性區塊修復資訊儲存器中讀取區塊修復資料（如操作601）。控制器使用從區塊修復資訊儲存器中讀取的資料，在控制器可存取的暫存器文件中建立區塊修復表格（如操作602）。在區塊修復表格建立於控制器中之後，控制器映射使用者的存取以將添加區塊到保留區塊（如操作603）。
第6圖繪示在偵測到壞塊時由控制器所執行的一種功能。在此程序中，接收命令以將壞塊的標識符寫入要修復的區塊列表中（如操作700）。響應於在現場收到的命令，壞塊資料被儲存在裝置上的區塊修復資訊儲存器中（如操作701）。最後，在一個事件上，例如在寫入壞塊標識符的操作結束時或操作期間內，或在根據特定實現選擇的另一個事件上，區塊修復電路被重新配置用以修復在現場所被識別的壞塊（如操作702）。
第7圖繪示了由控制器執行的另一功能，以擴展裝置修復壞塊的能力。在此程序中，接收命令以將保留區塊添加到可用於區塊修復電路的保留區塊（如操作800）。響應於在現場收到的命令，區塊修復電路能夠儲存保留區塊資料到區塊修復資訊儲存器（如操作801）。最後，在一個事件上，例如將保留區塊添加到區塊修復儲存器的操作結束或操作期間內，區塊修復電路被重新配置以使用新識別的保留區塊修復壞塊（如操作802）。
因此，本揭示內容描述了一種技術是在例如大型反及閘快閃記憶體陣列的積體電路記憶體上提供一組保留區塊，以用於修復區塊的目的。保留區塊可包含隱藏區塊，除了在製造期間可能用於冗餘修復的隱藏區塊之外，舉例來說，保留區塊可包含在現場由使用者命令指定的可用區域的保留區塊。此外，保留區塊可包含隱藏區塊和可用區域的保留區塊這兩者。
在本揭示內容的例子中，基於保留區塊群組的區塊在控制器中建立區塊修復資料。可以使用區塊修復命令來實現壞塊修復，區塊修復命令將壞塊位址寫入到區塊修復資料表格中。資料在現場的控制器中建立。例如，資料可以在區塊修復事件期間被寫入表格，區塊修復事件如在使用記憶體執行操作結束時，如可能發生在晶片上電初始化操作中的復位事件，以及在使用者將添加額外保留區塊或額外壞塊以進行區塊修復之後。
如本揭示內容所述的現場可配置的壞塊修復可以解決可能由於現場的區塊故障而引起的一些系統故障情況。可以利用NOR快閃記憶體來配置實施例，其中可以修復記憶體裝置中的所有壞塊，從而在現場實現具有高可靠性的裝置，而用戶看不到任何壞塊。實施例可以配置有大型嵌入式NAND快閃記憶體，並且修復可以集中在可靠性規格比其他區域更高的某些區域，因此任何給定區域內的壞塊數量都在裝置使用應用程式的要求之內。
在此描述多個流程圖，流程圖繪示了由記憶體裝置或記憶體控制器所執行的邏輯。可以使用以電腦程式編程的處理器來實現此邏輯，此電腦程式儲存在電腦系統可存取的記憶體中並且可由處理器、包含現場可編程積體電路的專用邏輯硬體執行，以及電腦程式和專用邏輯硬體的組合所執行。對於本文中的所有流程圖，將理解的是，在不影響所實現的功能的情況下，許多步驟可以被組合，並行執行或以不同的順序執行。在某些情況下，正如讀者所理解的那樣，只有在做出某些其他更改的情況下，步驟的重新安排也才能獲得相同的結果。在其他情況下，正如讀者所理解的，只有在滿足某些條件的情況下，步驟的重新安排才能實現相同的結果。此外，將理解的是，本文的流程圖僅示出了與理解本揭示內容有關的步驟，並且將理解，用於完成其他功能的許多附加步驟可以在所示步驟的之前、之後和之間執行。
儘管通過參考以上詳細描述的實施例和示例公開了本發明，但是應當理解，這些例子僅是示例性的，而不是限制性的。所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動、組合與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
102:主機
108:記憶體裝置
114,116,126:資料線
118:輸入/輸出介面
128:快取記憶體電路
134:命令解碼器/控制電路(現場可配置區塊修復和列表)
145,165:箭號
158:頁緩衝電路
164:偏壓設置電源電壓
166:位元線
172:行解碼器
176:列解碼器
177:字元線
178:記憶體陣列
179:區塊修復資訊表
300:區塊修復列表
301:壞塊
401,501:堆疊
402,403,502,503:區域
410,510:區塊修復資料表
600,601,602,603,700,701,702,800,801,802:操作
第1圖是示出主機和包含現場可配置區塊修復電路的積體電路記憶體裝置的方塊示意圖。 第2圖繪示出能以如第1圖所示之裝置的控制器所維護的區塊修復列表。 第3圖繪示出在採用隱藏保留區塊的系統中的現場可配置區塊修復。 第4圖繪示出在採用隱藏區塊和可用保留區塊兩者的系統中的現場可配置區塊修復。 第5圖是支持現場可配置壞塊修復的執行程序的流程圖。 第6圖是支持現場可配置壞塊修復的另一執行程序的流程圖。 第7圖是支持現場可配置壞塊修復的又另一執行程序的流程圖。
102:主機 108:記憶體裝置 114,116,126:資料線 118:輸入/輸出介面 128:快取記憶體電路 134:命令解碼器/控制電路(現場可配置區塊修復和列表) 145,165:箭號 158:頁緩衝電路 164:偏壓設置電源電壓 166:位元線 172:行解碼器 176:列解碼器 177:字元線 178:記憶體陣列 179:區塊修復資訊表

Claims (20)

  1. 一種記憶體裝置，包含：一記憶體陣列，包含用以儲存資料的複數個區塊；一區塊修復資訊儲存器儲存區塊修復資料，其中該區塊修復資料用以識別該記憶體陣列中的保留區塊的一保留區塊列表以及該複數個區塊中位於該記憶體陣列的一或多個壞塊，該區塊修復資訊儲存器包含至少可寫一次的非揮發性記憶體；一區塊修復電路，用以將存取在該區塊修復資訊儲存器中被識別的壞塊的命令重定向至該保留區塊列表中的保留區塊；以及一控制器，響應於在現場的一事件以將該區塊修復資料寫入該區塊修復資訊儲存器。
  2. 如請求項1所述之記憶體裝置，其中記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含在該可用區域之外的一組隱藏區塊。
  3. 如請求項1所述之記憶體裝置，其中記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含該可用區域內的區塊。
  4. 如請求項1所述之記憶體裝置，其中記憶體 陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含該可用區域內的區塊，該控制器響應於一命令新增該可用區域內的一保留區塊至該區塊修復資訊儲存器中的該保留區塊列表。
  5. 如請求項1所述之記憶體裝置，其中記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含該可用區域內的區塊，以及在該可用區域之外的一組隱藏區塊。
  6. 如請求項1所述之記憶體裝置，其中區塊修復事件包含該裝置的一上電重置。
  7. 如請求項1所述之記憶體裝置，其中該區塊修復資訊儲存器包含在該記憶體陣列中的一區域。
  8. 如請求項1所述之記憶體裝置，其中該記憶體陣列包含反及閘快閃記憶體。
  9. 如請求項1所述之記憶體裝置，其中控制器響應於在現場的一命令將該複數個區塊中一壞塊的一標識符寫入該區塊修復資訊儲存器，並響應於在現場的一區塊修復事件使用在該區塊修復資訊儲存器中的資料配置該區塊修復電路。
  10. 如請求項1所述之記憶體裝置，其中該控制器包含藉由將在該區塊修復資訊儲存器中所識別的壞塊映射至該保留區塊列表中的保留區塊以配置該區塊修復電路的電路。
  11. 如請求項1所述之記憶體裝置，其中該控制器包含藉由將在該區塊修復資訊儲存器中所識別的壞塊映射至該保留區塊列表中的保留區塊以配置該區塊修復電路的一電路，其中該電路略過該保留區塊列表中壞的保留區塊。
  12. 一種記憶體裝置，包含：一反及閘快閃記憶體陣列，包含用以儲存資料的複數個區塊；一區塊修復資訊儲存器儲存資料，其中該資料用於識別該記憶體陣列中的保留區塊的一保留區塊列表以及在該複數個區塊中的一或多個壞塊，該區塊修復資訊儲存器包含至少可寫一次的非揮發性記憶體；一區塊修復電路，用以將存取在該區塊修復資訊儲存器中被識別的壞塊的命令重新定向至該保留區塊列表中的保留區塊；以及一控制器，響應於在現場的一命令將在該複數個區塊的一壞塊的一標識符寫入該區塊修復資訊儲存器。
  13. 一種記憶體裝置操作方法，一記憶體包含一記憶體陣列，該記憶體陣列包含用以儲存資料的複數個區塊，該記憶體裝置操作方法包含：在該裝置上的一區塊修復資訊儲存器中儲存資料，其中該資料用於識別該複數個區塊中一或多個壞塊以及一保留區塊列表，該區塊修復資訊儲存器包含至少可寫一次的非揮發性記憶體；響應於在現場的一事件將在該複數個區塊中的一壞塊的一標識符寫入該區塊修復資訊儲存器；以及響應於一區塊修復事件配置一區塊修復電路，該區塊修復事件使用在該區塊修復資訊儲存器中的資料，以將對於在該區塊修復資訊儲存器中被識別的壞塊的存取重定向至該保留區塊列表中的該記憶體陣列中的保留區塊。
  14. 如請求項13所述之記憶體裝置操作方法，其中該記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含在該可用區域之外的一組隱藏區塊。
  15. 如請求項13所述之記憶體裝置操作方法，其中記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含該可用區域內的區塊。
  16. 如請求項13所述之記憶體裝置操作方法，其中記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含該可用區域內的區塊，並包含響應於一命令新增該可用區域內的一保留區塊至該區塊修復資訊儲存器中的該保留區塊列表。
  17. 如請求項13所述之記憶體裝置操作方法，其中該記憶體陣列包含一可用區域，該可用區域包含複數個區塊，該保留區塊列表中的保留區塊包含該可用區域之內的區塊，以及在該可用區域之外的一組隱藏區塊。
  18. 如請求項13所述之記憶體裝置操作方法，其中該區塊修復事件包含該裝置的一上電重置。
  19. 如請求項13所述之記憶體裝置操作方法，其中該區塊修復資訊儲存器包含在該記憶體陣列中的一區域。
  20. 如請求項13所述之記憶體裝置操作方法，其中該記憶體陣列包含非及閘快閃記憶體。
TW109118506A 2020-03-27 2020-06-02 記憶體裝置及記憶體裝置操作方法 TWI741631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/832,983 US11049585B1 (en) 2020-03-27 2020-03-27 On chip block repair scheme
US16/832,983 2020-03-27

Publications (2)

Publication Number Publication Date
TWI741631B true TWI741631B (zh) 2021-10-01
TW202137227A TW202137227A (zh) 2021-10-01

Family

ID=76548330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118506A TWI741631B (zh) 2020-03-27 2020-06-02 記憶體裝置及記憶體裝置操作方法

Country Status (3)

Country Link
US (1) US11049585B1 (zh)
CN (1) CN113450862A (zh)
TW (1) TWI741631B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114968066B (zh) * 2021-02-19 2025-09-23 瑞昱半导体股份有限公司 用于快闪存储器中进行故障区块管理的方法与装置
US11587641B2 (en) * 2021-03-01 2023-02-21 Changxin Memory Technologies, Inc. Fuse fault repair circuit
US12393485B2 (en) 2022-01-28 2025-08-19 Pure Storage, Inc. Recover corrupted data through speculative bitflip and cross-validation
US12406735B2 (en) 2023-11-08 2025-09-02 Macronix International Co., Ltd. 3D memory
TWI857842B (zh) * 2023-11-08 2024-10-01 旺宏電子股份有限公司 三維記憶體

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764878A (en) * 1996-02-07 1998-06-09 Lsi Logic Corporation Built-in self repair system for embedded memories
US7328301B2 (en) * 2003-04-07 2008-02-05 Intel Corporation Dynamically mapping block-alterable memories
US20100017650A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporation, U.S.A Non-volatile memory data storage system with reliability management
TWI502599B (zh) * 2010-05-21 2015-10-01 Intel Corp 於支援低功率狀態系統中使用快取記憶體的方法與設備、及其製造物件與計算系統
US20200081782A1 (en) * 2017-04-26 2020-03-12 Micron Technology, Inc. Memory apparatus with redundancy array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145816B2 (en) 2004-08-16 2006-12-05 Micron Technology, Inc. Using redundant memory for extra features
KR100648281B1 (ko) 2005-01-14 2006-11-23 삼성전자주식회사 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
US7991942B2 (en) * 2007-05-09 2011-08-02 Stmicroelectronics S.R.L. Memory block compaction method, circuit, and system in storage devices based on flash memories
US8090955B2 (en) 2007-10-17 2012-01-03 Micron Technology, Inc. Boot block features in synchronous serial interface NAND
US9513815B2 (en) 2013-12-19 2016-12-06 Macronix International Co., Ltd. Memory management based on usage specifications
US9658787B2 (en) 2014-02-26 2017-05-23 Macronix International Co., Ltd. Nonvolatile memory data protection using nonvolatile protection codes and volatile mask codes
KR102710377B1 (ko) 2016-10-19 2024-09-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 장치의 동작 방법
KR102645572B1 (ko) * 2016-11-29 2024-03-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764878A (en) * 1996-02-07 1998-06-09 Lsi Logic Corporation Built-in self repair system for embedded memories
US7328301B2 (en) * 2003-04-07 2008-02-05 Intel Corporation Dynamically mapping block-alterable memories
US20100017650A1 (en) * 2008-07-19 2010-01-21 Nanostar Corporation, U.S.A Non-volatile memory data storage system with reliability management
TWI502599B (zh) * 2010-05-21 2015-10-01 Intel Corp 於支援低功率狀態系統中使用快取記憶體的方法與設備、及其製造物件與計算系統
US20200081782A1 (en) * 2017-04-26 2020-03-12 Micron Technology, Inc. Memory apparatus with redundancy array

Also Published As

Publication number Publication date
CN113450862A (zh) 2021-09-28
US11049585B1 (en) 2021-06-29
TW202137227A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
TWI741631B (zh) 記憶體裝置及記憶體裝置操作方法
US9342449B2 (en) Metadata redundancy schemes for non-volatile memories
US5509018A (en) Flash-erase-type nonvolatile semiconductor storage device
US8954647B2 (en) Systems and methods for redundantly storing metadata for non-volatile memory
US20050141300A1 (en) Nonvolatile memory
JP2004507007A (ja) 不揮発性メモリに対する信頼性の高いデータコピー処理を行うための新規の方法および構造
CN113257324A (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
CN104798136A (zh) 具有用于存储配置信息的保留扇区的存储器单元阵列
US20240028246A1 (en) Memory device and method for monitoring the performances of a memory device
US9773571B2 (en) Memory repair redundancy with array cache redundancy
US20220392562A1 (en) Automatically skip bad block in continuous read or sequential cache read operation
CN113936721B (zh) 存储器系统、存储器装置和操作存储器装置的方法
TWI613660B (zh) 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
JP4849637B2 (ja) メモリカード及びメモリコントローラ
CN113010093A (zh) 存储器系统以及存储器控制器
TWI762033B (zh) 記憶體裝置以及用於操作記憶體裝置的方法
US11550494B2 (en) Method to support high reliability multiple times program non-volatile configuration setting
JP2007094921A (ja) メモリカードとその制御方法
CN117687934A (zh) 虚拟和物理扩展存储器阵列
US11815995B1 (en) Redundancy schemes for repairing column defects
JP2007206775A (ja) メモリコントローラおよびフラッシュメモリシステム
KR20230043408A (ko) 메모리 컨트롤러 및 스토리지 장치
US12062394B2 (en) Performing data integrity checks to identify defective wordlines
US11500771B2 (en) Memory system, memory controller, and method of operating memory system
CN120690258A (zh) 存储器系统及其操作方法、存储装置及其操作方法