TWI513011B - 差動可變電容元件 - Google Patents

Description

差動可變電容元件

本發明係關於一種差動可變電容元件。

在現代化資訊產業中，各種數據、資料、訊息、影像等都是以電子訊號的形式來傳遞，而用來處理電子訊號的處理電路，也就成為現代資訊產業中最重要的基礎。而電路中之震盪器(oscillator)則是現代數位系統中不可或缺的重要電路構築方塊之一。例如，在一般的資訊系統(例如：個人電腦)中，需要一總體時脈(global clock)以協調數位系統中的各個數位電路一起運作，而時脈則是由震盪器所產生的。此外，要協調不同的時脈同步(譬如說在傳輸訊號的通訊系統中)，還需要使用鎖相(phase loop lock，PLL)電路；而鎖相電路中則需要精密的壓控震盪器(voltage-controlled oscillators，VCOs)，以電壓來控制壓控震盪器震盪出頻率不同的震盪訊號，以協調各時脈同步。此外，像是在某些精密的濾波器中，尚須使用能調整濾波頻率的電阻-電容(RC)濾波器。

不論是電阻-電容(RC)濾波器的濾波特性(像是濾波器的通帶頻寬)，或是電感-電容(LC)壓控震盪器的震盪特性(像是震盪訊號的頻率)，都可以用改變電容值的方法來加以調整。因此，具有可調整電容值之電容，亦即可變電容，已被運用於具有該些特性之元件中。而在可變電容之操作範圍內，其電容值係隨加諸其上之電壓而減少。目前已發展出多種可應用於積體電路元件中之可變電容，而其中以PN接面可變電容(PN junction varactor)以及金氧半導體(metal-oxide semiconductor，MOS)可變電容兩種結構最常為常見。

然而，以MOS可變電容而言，其調諧比值，定義為可變電容之最大電容與最小電容之比值，在操作頻率為10GHz的情況下僅能達到3。換句話說，MOS可變電容可調整的電容值的變化範圍係受限於其調諧比值。有鑑於此，提升可變電容之調諧比值實為業界努力之目標。

本發明之主要目的之一在於提供一種差動可變電容元件，以提升調諧比值。

為達上述之目的，本發明提供一種差動可變電容元件，其包括一基底、一井區、五第一摻雜區、四第一絕緣層以及一第一閘極、一第二閘極、一第三閘極與一第四閘極。基底具有一第一導電類型。井區設於基底中，且井區具有一第二導電類型。五第一摻雜區設於井區中，並沿著一第一方向排列，且第一摻雜區具有第二導電類型。四第一絕緣層設於井區上，且各第一絕緣層分別設於任兩相鄰之第一摻雜區之間。第一閘極、第二閘極、第三閘極與第四閘極分別設於各第一絕緣層上，且依序沿著第一方向排列。

為達上述之目的，本發明另提供一種差動可變電容元件，其包括一基底、一第一井區與一第二井區、三第三摻雜區、三第四摻雜區、二第四絕緣層、一第一閘極與一第二閘極以及一第三閘極與一第四閘極。基底具有一第一導電類型。第一井區與第二井區設於基底中，並沿著一第一方向排列，且第一井區與第二井區具有一第二導電類型。第三摻雜區設於第一井區中，並沿著第一方向排列，且第三摻雜區具有第二導電類型。第四摻雜區設於第二井區中，並沿著第一方向排列，且第四摻雜區具有第二導電類型。第三絕緣層設於第一井區上，且各第三絕緣層分別位於任兩相鄰之第三摻雜區之間。第四絕緣層設於第二井區上，且各第四絕緣層分別位於任兩相鄰之第四摻雜區之間。第一閘極與第二閘極分別設於各第三絕緣層上，且依序沿著第一方向排列。第三閘極與第四閘極分別設於各第四絕緣層上，且依序沿著第一方向排列。

為達上述之目的，本發明另提供一種差動可變電容元件，其包括複數個差動可變電容單元。各差動可變電容單元分別具有二閘極，分別電性連接至一第一輸出端與一第二輸出端，其中差動可變電容單元具有一調諧比值，且調諧比值大於4。

本發明之差動可變電容元件藉由將電性連接至不同閘極電壓之閘極沿著第一方向交錯設置，以及將不同之差動可變電容單元設於同一井區中，使調諧比值大於4，進而有效提升其可調整之電容範 圍。

請參考第1圖至第3圖，第1圖為本發明一第一較佳實施例之差動可變電容元件的上視示意圖，第2圖為沿著第1圖之剖面線AA’之剖面示意圖，且第3圖為沿著第1圖之剖面線BB’之剖面示意圖。如第1圖與第2圖所示，差動可變電容元件100係製作於一基底102上，例如矽基底，且基底102具有一第一導電類型。並且，差動可變電容元件100包含有一井區104、五第一摻雜區106以及四第一閘極結構108。井區104設於基底102中，且具有與第一導電類型不同之一第二導電類型。第一摻雜區106設於井區104中，並沿著一第一方向110排列，且第一摻雜區106具有第二導電類型。於本實施例中，第一導電類型係為P型，且第二導電類型為N型，但不限於此，本發明之第一導電類型與第二導電類型亦可互換。

於本實施例中，第一閘極結構108分別設於任兩相鄰之N型第一摻雜區106之間的N型井區104上。並且，各第一閘極結構108包含有一第一絕緣層112、一閘極以及二第一側壁子116，其中各閘極分別設於各第一絕緣層112上，且第一側壁子116分別設於各閘極與各第一絕緣層112之兩側。在第一方向110上沿著任兩相鄰之第一摻雜區106之間僅設置有閘極之其中單一者。由此可知，N型井區104、任兩相鄰之N型第一摻雜區106以及位於任兩相鄰之N型第一摻雜區106之間的各第一閘極結構108可構成一第一可變電 容117，第2圖例式為4組，且兩相鄰之第一可變電容117係共用同一N型第一摻雜區106。此外，本實施例之各閘極係由一多晶矽層所構成，但不限於此，本發明之閘極亦可為一金屬閘極(metal gate)。

於本實施例中，第一閘極結構108之閘極可區分為一第一閘極114a、一第二閘極114b、一第三閘極114c與一第四閘極114d，沿著第一方向110依序排列。並且，差動可變電容元件100另包括複數個P型摻雜區118、複數個接觸插塞120、複數個導電層、一第一輸出端122、一第二輸出端124以及一第三輸出端126。P型摻雜區118設於P型基底102中，且用於將P型基底102電性連接至外界。接觸插塞120、導電層、第一輸出端122、第二輸出端124以及第三輸出端126設於P型基底102上，且接觸插塞120分別設於P型摻雜區118、第一閘極114a、第二閘極114b、第三閘極114c、第四閘極114d以及部分N型第一摻雜區106上。導電層包括一第一導電層128a、一第二導電層128b、一第三導電層128c以及一第四導電層128d，分別設於第一閘極114a、第二閘極114b、第三閘極114c與第四閘極114d上，且第一導電層128a、第二導電層128b、第三導電層128c與第四導電層128d藉由接觸插塞120分別電性連接第一閘極114a、第二閘極114b、第三閘極114c與第四閘極114d。並且，第一導電層128a與第三導電層128c係電性連接至第一輸出端122，使第一閘極114a與第三閘極114c可藉由第一導電層128a、第三導電層128c與相對應之接觸插塞120電性連接至第一輸出端 122；且第二導電層128b與第四導電層128d係電性連接至第二輸出端124，使第二閘極114b與第四閘極114d可藉由第二導電層128b、第四導電層128d與相對應之接觸插塞120電性連接至第二輸出端124。而N型第一摻雜區106則可藉由接觸插塞120電性連接至第三輸出端126，例如本實施例中，位於第一閘極114a與第二閘極114b之間以及位於第三閘極114c與第四閘極114d之間的N型第一摻雜區106係與相對應之接觸插塞120相接觸，而電性連接至第三輸出端126。第一輸出端122與第二輸出端124可分別作為差動可變電容元件100之不同閘極輸出端，以用於電性連接至二不同閘極電壓，且第三輸出端126則作為差動可變電容元件100之控制端，以用於電性連接至一控制電壓。由此可知，電性連接至不同閘極電壓之任二第一可變電容117可構成一第一差動可變電容(differential varactor)單元119，其中一第一差動可變電容單元119僅具有第一閘極114a與第二閘極114b，另一第一差動可變電容單元119僅具有第三閘極114c與第四閘極114d，且本實施例之差動可變電容元件100係具有兩個互相並聯且沿著第一方向100排列之第一差動可變電容單元119。於本發明之其他實施例中，差動可變電容元件100另可包括一第四輸出端，藉由接觸插塞120電性連接至P型摻雜區118，以用於作為P型基底102之輸出端。並且，本發明第一閘極114a與第三閘極114b電性連接至第一輸出端122之方式、第二閘極114b與第四閘極114d電性連接至第二輸出端124之方式、N型第一摻雜區106電性連接至第三輸出端126之方式與P型摻雜區118電性連接至第四輸出端之方式並不限於上述方式，亦可利用其他金 屬內連線或埋設導線(buried line)結構來達成。

如第3圖所示，差動可變電容元件100另可包括四第二閘極結構130以及五N型第二摻雜區132，其中第二閘極結構130設於相鄰於第一閘極結構108之N型井區104上，並分別位於任兩相鄰之N型第二摻雜區132之間，且第二閘極結構130與第一閘極結構108沿著一第二方向134排列。各第二閘極結構130包含有一第二絕緣層136、一閘極以及二第二側壁子138，其中各閘極分別設於各第二絕緣層136上，且第二側壁子138分別設於各閘極與各第二絕緣層136之兩側。因此，N型井區104、任兩相鄰之N型第二摻雜區132以及位於任兩相鄰之N型第二摻雜區132之間的各第二閘極結構130可構成一第二可變電容139，且兩相鄰之第二可變電容係共用同一N型第二摻雜區132。於本實施例中，第二閘極結構130之閘極可區分為一第五閘極140a、一第六閘極140b、一第七閘極140c與一第八閘極140d。第五閘極140a、第六閘極140b、第七閘極140c與第八閘極140d係沿著第一方向110依序排列。並且，導電層另包括一第五導電層128e、一第六導電層128f、一第七導電層128g以及一第八導電層128h，分別設於第五閘極140a、第六閘極140b、第七閘極140c與第八閘極140d上，且第五導電層128e、第六導電層128f、第七導電層128g與第八導電層128h藉由相對應之接觸插塞120分別電性連接第五閘極140a、第六閘極140b、第七閘極140c與第八閘極140d。此外，第五導電層128e與第七導電層128g係電性連接至第一輸出端122，使第五閘極140a與第七閘極140c可藉 由第五導電層128e、第七導電層128g與相對應之接觸插塞120電性連接至第一輸出端122，且第六導電層128f與第八導電層128h係電性連接至第二輸出端124，使第六閘極140b與第八閘極140d可藉由第六導電層128f、第八導電層128h與相對應之接觸插塞120電性連接至第二輸出端124。位於第五閘極140a與第六閘極140b之間以及位於第七閘極140c與第八閘極140d之間的N型第二摻雜區132係與相對應之接觸插塞120相接觸，而電性連接至第三輸出端126。

由此可知，電性連接至不同閘極電壓之任二第二可變電容139可構成一第二差動可變電容單元141，且本實施例之差動可變電容元件100係具有兩個互相並聯且沿著第一方向110排列之第二差動可變電容單元141。並且，第一差動可變電容單元119之第一閘極114a與第三閘極114c係與第二差動可變電容單元141之第五閘極140a與第七閘極140c並聯至第一輸出端122，且第一差動可變電容單元119之第二閘極114b與第四閘極114d以及第二差動可變電容單元141之第六閘極140b與第八閘極140d並聯至第二輸出端124，而第一差動可變電容單元119與第二差動可變電容單元141沿著第二方向134排列設置於同一N型井區104上，使第一差動可變電容單元119與第二差動可變電容單元141彼此相互並聯。值得注意的是，本實施例之差動可變電容元件100將電性連接至不同閘極電壓之閘極沿著第一方向110交錯設置，且將不同之第一差動可變電容單元119與第二差動可變電容單元141設於同一N型井區104中， 使差動可變電容元件100之調諧比值大於4，以有效提升其可調整之電容範圍。

於本發明之其他實施例中，差動可變電容元件100亦可具有複數個第一差動可變電容單元119沿著第一方向110排列。並且，差動可變電容元件100亦可具有複數個第二差動可變電容單元141沿著第一方向110排列。此外，本發明之差動可變電容元件100不限於僅具有第一差動可變電容單元119與第二差動可變電容單元141排列於第二方向134上，亦可具有複數個差動可變電容單元排列於第二方向134上。

本發明之差動可變電容元件並不以上述實施例為限。下文將繼續揭示本發明之其它實施例或變化形，然為了簡化說明並突顯各實施例或變化形之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。

請參考第4圖，第4圖為本發明第一較佳實施例之另一變化形的差動可變電容元件之上視示意圖。如第4圖所示，相較於上述實施例，本變化形之N型第二摻雜區132可為延伸N型第一摻雜區106之一部分，因此第二閘極結構130分別設於任兩相鄰之N型第一摻雜區106之間。

請參考第5圖，第5圖為本發明一第二較佳實施例之差動可變電 容元件之上視示意圖。如第5圖所示，相較於第一實施例，於本實施例之差動可變電容元件200中，第五導電層128e與第七導電層128g係電性連接至第二輸出端124，使第五閘極140a與第七閘極140c電性連接至第二輸出端124，且第六導電層128f與第八導電層128h係電性連接至第一輸出端122，使第六閘極140b與第八閘極140d電性連接至第一輸出端122。

請參考第6圖，第6圖為本發明一第三較佳實施例之差動可變電容元件之上視示意圖。如第6圖所示，相較於第一實施例，於本實施例之差動可變電容元件250中，第一導電層128a、第二導電層128b、第五導電層128e與第六導電層128f係電性連接至第一輸出端122，使第一閘極114a、第二閘極114b、第五閘極140a與第六閘極140b電性連接至第一輸出端122，且第三導電層128c、第四導電層128d、第七導電層128g與第八導電層128h係電性連接至第二輸出端124，使第三閘極114c、第四閘極114d、第七閘極140c與第八閘極140d電性連接至第二輸出端124。於本實施例中，相鄰之第一閘極114a與第二閘極114b以及相鄰之第五閘極140a與第六閘極140b係電性連接至相同的第一輸出端122，而相鄰之第三閘極114c與第四閘極114d以及相鄰之第七閘極140c與第八閘極140d係電性連接至相同的第二輸出端124，使電性連接至第一輸出端122之第一閘極114a與第二閘極114b以及電性連接至第二輸出端124之第三閘極114c與第四閘極114d以兩兩交錯的方式排列於第一方向110上。同理，電性連接至第一輸出端122之第五閘極140a與第 六閘極140b以及電性連接至第二輸出端124之第七閘極140c與第八閘極140d亦以兩兩交錯的方式排列於第一方向110上。

請參考第7圖至第9圖，第7圖為本發明一第四較佳實施例之差動可變電容元件之上視示意圖，第8圖為沿著第7圖之剖面線CC’之剖面示意圖，且第9圖為沿著第7圖之剖面線DD’之剖面示意圖。如第7圖與第8圖所示，相較於第一實施例，本實施例之差動可變電容元件300的各差動可變電容單元係分別設於不同井區中。本實施例之差動可變電容元件300包含有一N型第一井區302、一N型第二井區304、三N型第三摻雜區306、三N型第四摻雜區308、二第三閘極結構310以及二第四閘極結構312。N型第一井區302與N型第二井區304設於P型基底102中，且沿著第一方向110排列。N型第三摻雜區306設於N型第一井區302中，且沿著第一方向110排列。N型第四摻雜區308設於N型第二井區304中，且沿著第一方向110排列。

並且，各第三閘極結構310設於N型第一井區302上，且分別位於任兩相鄰之N型第三摻雜區306之間。各第三閘極結構310包含有一第三絕緣層314、一閘極以及二第三側壁子316，其中各閘極分別設於各第三絕緣層314上，且第三側壁子316分別設於各閘極與各第三絕緣層314之兩側。此外，第三閘極結構310之閘極可區分為第一閘極318a與第二閘極318b，分別電性連接至第一輸出端122與第二輸出端124。兩相鄰之N型第三摻雜區306之間僅設置 有第一閘極318a與第二閘極318b之其中單一者。並且，N型第一井區302係藉由位於第一閘極318a與第二閘極318b之間的N型第三摻雜區306係電性連接至第三輸出端126。藉此，N型第一井區302、N型第三摻雜區306以及第三閘極結構310可構成一第三差動可變電容單元319。

各第四閘極結構312設於N型第二井區304上，且分別位於任兩相鄰之N型第四摻雜區308之間。各第四閘極結構312包含有一第四絕緣層320、一閘極以及二第四側壁子322，其中各閘極分別設於各第四絕緣層320上，且第四側壁子322分別設於各閘極與各第四絕緣層320之兩側。此外，第四閘極結構312之閘極可區分為第三閘極324a與第四閘極324b，且第一閘極318a、第二閘極318b、第三閘極324a與第四閘極324b依序沿著第一方向110排列。兩相鄰之N型第四摻雜區308之間僅設置有第三閘極324a與第四閘極324b之其中單一者。第三閘極324a電性連接至第一輸出端122，且第四閘極324b電性連接至第二輸出端124。並且，N型第二井區304係藉由位於第三閘極324a與第四閘極324b之間的N型第四摻雜區308係電性連接至第三輸出端126。藉此，N型第二井區304、N型第四摻雜區308以及第四閘極結構312可構成一第四差動可變電容單元325。

另外，如第9圖所示，本實施例之差動可變電容元件300另包括一N型第三井區326、一N型第四井區328、三N型第五摻雜區330、 三N型第六摻雜區332、二第五閘極結構334以及二第六閘極結構336。N型第三井區326與N型第四井區328設於P型基底102中，並沿著第一方向110排列。N型第五摻雜區330設於N型第三井區326中，且沿著第一方向110排列。N型第六摻雜區332設於N型第四井區328中，且沿著第一方向110排列。第五閘極結構334設於N型第三井區326上，且分別位於任兩相鄰之N型第五摻雜區330之間，並與第三閘極結構310沿著第二方向134排列。各第五閘極結構334包含有一第五絕緣層338以及設於第五絕緣層338上之一閘極。並且，第五閘極結構334之閘極可區分為第五閘極340a與第六閘極340b。第六閘極結構336設於N型第四井區328上，且分別位於任兩相鄰之N型第六摻雜區332之間，並與第四閘極結構312沿著第二方向134排列。各第六閘極結構336包含有一第六絕緣層342以及設於第六絕緣層342上之一閘極。並且，第六閘極結構336之閘極可區分為第七閘極344a與第八閘極344b。第五閘極340a、第六閘極340b、第七閘極344a與第八閘極344b係依序沿著第一方向110排列。於本實施例中，第五閘極340a與第七閘極344a電性連接至第一輸出端122，且第六閘極340b與第八閘極344b電性連接至第二輸出端124。並且，N型第三井區326與N型第四井區328分別藉由位於第五閘極340a與第六閘極340b之間的N型第五摻雜區330以及位於第七閘極344a與第八閘極344b之間的N型第六摻雜區332係電性連接至第三輸出端126。藉此，N型第三井區326、N型第五摻雜區330以及第五閘極結構334可構成一第五差動可變電容單元345，且N型第四井區328、N型第六摻雜區332 以及第六閘極結構336可構成一第六差動可變電容單元346。

請參考第10圖與第11圖，第10圖為本發明一第五較佳實施例之差動可變電容元件之上視示意圖，且第11圖為本發明一第六較佳實施例之差動可變電容元件之上視示意圖。如第10圖所示，相較於第四實施例，第五導電層128e與第七導電層128g係電性連接至第二輸出端124，使第五閘極340a與第七閘極344a可電性連接至第二輸出端124，且第六導電層128f與第八導電層128h係電性連接至第一輸出端122，使第六閘極340b與第八閘極344b可電性連接至第一輸出端122。如第11圖所示，相較於第四實施例，第一導電層128a、第二導電層128b、第五導電層128e與第六導電層128f係電性連接至第一輸出端122，使第一閘極318a、第二閘極318b、第五閘極340a與第六閘極340b電性連接至第一輸出端122，且第三導電層128c、第四導電層128d、第七導電層128g與第八導電層128h係電性連接至第二輸出端124，使第三閘極324a、第四閘極324b、第七閘極344a與第八閘極344b電性連接至第二輸出端124。

以下將進一步說明本發明各較佳實施例之差動可變電容元件之功效。請參閱表1。表1係列舉了當差動可變電容元件運作在10GHz的操作頻率下各實施例之差動可變電元件的最大電容值與最小電容值以及其調諧比值，亦即最大電容值與最小電容值之比值。如表1所示，當電性連接至一閘極電壓之兩閘極與電性連接至另一閘極電壓之兩閘極係沿著第一方向兩兩交錯排列時，差動可變電容元件之 調諧比值可大於3.68。將電性連接至不同閘極電壓之閘極沿著第一方向交錯設置，且同時將不同之差動可變電容單元設於不同N型井區中，差動可變電容元件之調諧比值係大於4.13。並且，電性連接至不同閘極電壓之閘極沿著第一方向交錯設置，且同時將不同之差動可變電容單元設於同一N型井區中，差動可變電容元件之調諧比值係大於4.83。因此，本發明之差動可變電容元件可有效地提升調諧比值，且增加差動可變電容元件之可調整電容範圍。

綜上所述，本發明之差動可變電容元件藉由將電性連接至不同閘極電壓之閘極沿著一方向交錯排列，以及將不同之差動可變電容單元設於同一井區中，使調諧比值大於4，進而有效提升其可調整之電容範圍。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧差動可變電容元件

102‧‧‧基底

104‧‧‧井區

106‧‧‧第一摻雜區

108‧‧‧第一閘極結構

110‧‧‧第一方向

112‧‧‧第一絕緣層

114a‧‧‧第一閘極

114b‧‧‧第二閘極

114c‧‧‧第三閘極

114d‧‧‧第四閘極

116‧‧‧第一側壁子

117‧‧‧第一可變電容

118‧‧‧摻雜區

119‧‧‧第一差動可變電容單元

120‧‧‧接觸插塞

122‧‧‧第一輸出端

124‧‧‧第二輸出端

126‧‧‧第三輸出端

128a‧‧‧第一導電層

128b‧‧‧第二導電層

128c‧‧‧第三導電層

128d‧‧‧第四導電層

128e‧‧‧第五導電層

128f‧‧‧第六導電層

128g‧‧‧第七導電層

128h‧‧‧第八導電層

130‧‧‧第二閘極結構

132‧‧‧第二摻雜區

134‧‧‧第二方向

136‧‧‧第二絕緣層

138‧‧‧第二側壁子

139‧‧‧第二可變電容

140a‧‧‧第五閘極

140b‧‧‧第六閘極

140c‧‧‧第七閘極

140d‧‧‧第八閘極

141‧‧‧第二差動可變電容單元

200‧‧‧差動可變電容元件

250‧‧‧差動可變電容元件

300‧‧‧差動可變電容元件

302‧‧‧第一井區

304‧‧‧第二井區

306‧‧‧第三摻雜區

308‧‧‧第四摻雜區

310‧‧‧第三閘極結構

312‧‧‧第四閘極結構

314‧‧‧第三絕緣層

316‧‧‧第三側壁子

318a‧‧‧第一閘極

318b‧‧‧第二閘極

319‧‧‧第三差動可變電容單元

320‧‧‧第四絕緣層

322‧‧‧第四側壁子

324a‧‧‧第三閘極

324b‧‧‧第四閘極

325‧‧‧第四差動可變電容單元

326‧‧‧第三井區

328‧‧‧第四井區

330‧‧‧第五摻雜區

332‧‧‧第六摻雜區

334‧‧‧第五閘極結構

336‧‧‧第六閘極結構

338‧‧‧第五絕緣層

340a‧‧‧第五閘極

340b‧‧‧第六閘極

342‧‧‧第六絕緣層

344a‧‧‧第七閘極

344b‧‧‧第八閘極

345‧‧‧第五差動可變電容單元

346‧‧‧第六差動可變電容單元

第1圖為本發明一第一較佳實施例之差動可變電容元件的上視示意圖。

第2圖為沿著第1圖之剖面線AA’之剖面示意圖。

第3圖為沿著第1圖之剖面線BB’之剖面示意圖。

第4圖為本發明第一較佳實施例之另一變化形的差動可變電容元件之上視示意圖。

第5圖為本發明一第二較佳實施例之差動可變電容元件之上視示意圖。

第6圖為本發明一第三較佳實施例之差動可變電容元件之上視示意圖。

第7圖為本發明一第四較佳實施例之差動可變電容元件之上視示意圖。

第8圖為沿著第7圖之剖面線CC’之剖面示意圖。

第9圖為沿著第7圖之剖面線DD’之剖面示意圖。

第10圖為本發明一第五較佳實施例之差動可變電容元件之上視示意圖。

第11圖為本發明一第六較佳實施例之差動可變電容元件之上視示意圖。

102．．．基底

104．．．井區

106．．．第一摻雜區

108．．．第一閘極結構

112．．．第一絕緣層

114a．．．第一閘極

114b．．．第二閘極

114c．．．第三閘極

114d．．．第四閘極

116．．．第一側壁子

117．．．第一可變電容

118．．．摻雜區

119．．．第一差動可變電容單元

120．．．接觸插塞

128a．．．第一導電層

128b．．．第二導電層

128c．．．第三導電層

128d．．．第四導電層

Claims (22)

1. 一種差動可變電容元件，包括：一基底，具有一第一導電類型；一井區，設於該基底中，且該井區具有一第二導電類型；五第一摻雜區，設於該井區中，並沿著一第一方向排列，且該等第一摻雜區具有該第二導電類型；以及四閘極，分別為一第一閘極、一第二閘極、一第三閘極與一第四閘極，該第一閘極、該第二閘極、該第三閘極與該第四閘極分別設於任兩相鄰之該等第一摻雜區之間的該井區上，且沿著該第一方向依序排列，其中在該第一方向上沿著任兩相鄰之該等第一摻雜區之間僅設置有該等閘極之其中單一者。
2. 如請求項1所述之差動可變電容元件，其中該第一閘極與該第三閘極電性連接至一第一輸出端，且該第二閘極與該第四閘極電性連接至一第二輸出端。
3. 如請求項2所述之差動可變電容元件，另包括：一第五閘極、一第六閘極、一第七閘極與一第八閘極，設於該井區上，並沿著該第一方向依序排列，且該第五閘極、該第六閘極、該第七閘極與該第八閘極分別與該第一閘極、該第二閘極、該第三閘極與該第四閘極沿著一第二方向排列。
4. 如請求項3所述之差動可變電容元件，其中該第五閘極與該第七 閘極電性連接至該第一輸出端，且該第六閘極與該第八閘極電性連接至該第二輸出端。
5. 如請求項3所述之差動可變電容元件，其中該第五閘極與該第七閘極電性連接至該第二輸出端，且該第六閘極與該第八閘極電性連接至該第一輸出端。
6. 如請求項3所述之差動可變電容元件，其中該第五閘極、該第六閘極、該第七閘極與該第八閘極分別設於任兩相鄰之該等第一摻雜區之間。
7. 如請求項3所述之差動可變電容元件，另包括五第二摻雜區，設於該井區中，且該等第二摻雜區具有該第二導電類型，其中該第五閘極、該第六閘極、該第七閘極與該第八閘極分別設於任兩相鄰之該等第二摻雜區之間。
8. 如請求項7所述之差動可變電容元件，其中位於該第五閘極與該第六閘極之間以及位於該第七閘極與該第八閘極之間的該等第二摻雜區電性連接至一第三輸出端。
9. 如請求項1所述之差動可變電容元件，其中該第一閘極與該第二閘極電性連接至一第一輸出端，且該第三閘極與該第四閘極電性連接至一第二輸出端。
10. 如請求項1所述之差動可變電容元件，其中位於該第一閘極與該第二閘極之間以及位於該第三閘極與該第四閘極之間的該等第一摻雜區電性連接至一第三輸出端。
11. 如請求項1所述之差動可變電容元件，其中該第一閘極、該第二閘極、該第三閘極與該第四閘極分別由一多晶矽層所構成。
12. 一種差動可變電容元件，包括：一基底，具有一第一導電類型；一第一井區與一第二井區，設於該基底中，並沿著一第一方向依序排列，且該第一井區與該第二井區具有一第二導電類型；三第三摻雜區，設於該第一井區中，並沿著該第一方向排列，且該等第三摻雜區具有該第二導電類型；三第四摻雜區，設於該第二井區中，並沿著該第一方向排列，且該等第四摻雜區具有該第二導電類型；一第一閘極與一第二閘極，設於該第一井區上，並分別位於兩相鄰之該等第三摻雜區之間，且沿著該第一方向依序排列，其中兩相鄰之該等第三摻雜區之間僅設置有該第一閘極與該第二閘極之其中單一者；以及一第三閘極與一第四閘極，設於該第二井區上，並分別位於任兩相鄰之該等第四摻雜區之間，且沿著該第一方向依序排列，其中兩相鄰之該等第四摻雜區之間僅設置有該第三閘極與該 第四閘極之其中單一者。
13. 如請求項12所述之差動可變電容元件，其中該第一閘極與該第三閘極電性連接至一第一輸出端，且該第二閘極與該第四閘極電性連接至一第二輸出端。
14. 如請求項13所述之差動可變電容元件，另包括：一第三井區與一第四井區，設於該基底中，並沿著該第一方向依序排列，且該第三井區與該第四井區具有該第二導電類型；三第五摻雜區，設於該第三井區中，並沿著該第一方向排列，且該等第五摻雜區具有該第二導電類型；三第六摻雜區，設於該第四井區中，並沿著該第一方向排列，且該等第六摻雜區具有該第二導電類型；一第五閘極與一第六閘極，設於該第三井區上，並分別位於任兩相鄰之該等第五摻雜區之間，且沿著該第一方向排列；以及一第七閘極與一第八閘極，設於該第四井區上，並分別位於任兩相鄰之該等第六摻雜區之間，且沿著該第一方向排列。
15. 如請求項14所述之差動可變電容元件，其中該第五閘極與該第七閘極電性連接至該第一輸出端，且該第六閘極與該第八閘極電性連接至該第二輸出端。
16. 如請求項14所述之差動可變電容元件，其中該第五閘極與該第 七閘極電性連接至該第二輸出端，且該第六閘極與該第八閘極電性連接至該第一輸出端。
17. 如請求項14所述之差動可變電容元件，其中該第一井區、該第二井區、該第三井區以及該第四井區電性連接至一第三輸出端。
18. 如請求項12所述之差動可變電容元件，其中該第一閘極與該第二閘極電性連接至一第一輸出端，且該第三閘極與該第四閘極電性連接至一第二輸出端。
19. 一種差動可變電容元件，包括：複數個差動可變電容單元，各該差動可變電容單元僅具有一第一閘極與一第二閘極，且該等第一閘極電性連接至一第一輸出端，該等第二閘極電性連接至一第二輸出端，其中該等差動可變電容元件具有一調諧比值，且該調諧比值大於4。
20. 如請求項19所述之差動可變電容元件，另包括一井區，且該等差動可變電容單元設於該井區上。
21. 如請求項19所述之差動可變電容元件，另包括複數個井區，且各該差動可變電容單元分別設於各該井區上。
22. 如請求項19所述之差動可變電容元件，其中電性連接至該第一 輸出端之各該閘極與電性連接至該第二輸出端之各該閘極沿著一方向交錯排列。