TWI564895B

TWI564895B - 高電壓耐受字元線驅動器

Info

Publication number: TWI564895B
Application number: TW104100937A
Authority: TW
Inventors: 克里狄瑞; 里奇昂魏
Original assignee: 英特爾股份有限公司
Priority date: 2014-03-03
Filing date: 2015-01-12
Publication date: 2017-01-01
Also published as: KR20160108387A; TW201539448A; WO2015133987A1; CN204791989U; US20170169874A1; US9875783B2; KR101910439B1

Description

高電壓耐受字元線驅動器

本發明係有關於記憶體及字元線驅動器。

一些記憶體技術需要記憶晶胞被偏壓超越基線技術電壓限制。例如，在嵌入式DRAM(動態隨機存取記憶體)及STT-MRAM(自旋轉移力矩磁性隨機存取記憶體)中，可能需要較高的電壓(即，高於標稱操作電壓)以施行讀取及/或寫入操作。使用高電壓(即，高於製程技術節點標稱電壓的電壓)的一個問題是設計能夠承受該高電壓的記憶體周邊電路。記憶體周邊電路的實例為驅動該等記憶晶胞的字元線之字元線驅動器。已知的字元線驅動器使用厚閘極氧化物電晶體以在提供高電壓給字元線時承受該高電壓。

然而，厚閘極氧化物電晶體增加製程複雜度。例如，該製程節點必須提供具薄閘極氧化物的電晶體(即，正規電晶體)及具厚閘極氧化物的電晶體(即，特殊電晶體)。厚閘極氧化物電晶體也可增加記憶體大小，因為厚閘極氧化物電晶體的大小大於薄閘極氧化物電晶體且也可能因為設計規則要求而使用較大的面積。

100‧‧‧記憶體系統

101‧‧‧高電壓耐受字元線驅動器

102‧‧‧記憶體

200‧‧‧高階電路

201‧‧‧自舉級

202‧‧‧低電壓級

203‧‧‧高電壓級

204‧‧‧自舉控制單元

300‧‧‧電路

301‧‧‧邏輯單元

302‧‧‧邏輯單元

400‧‧‧分壓器

500‧‧‧圖

600‧‧‧電路

601‧‧‧邏輯單元

602‧‧‧邏輯單元

700‧‧‧圖

800‧‧‧記憶體平面圖

1600‧‧‧運算裝置

1610‧‧‧第一處理器

1620‧‧‧音訊子系統

1630‧‧‧顯示子系統

1632‧‧‧顯示介面

1640‧‧‧I/O控制器

1650‧‧‧電源管理

1660‧‧‧記憶體子系統

1670‧‧‧連接

1672‧‧‧蜂巢式連接

1674‧‧‧無線連接

1680‧‧‧周邊連接

1682‧‧‧出

1684‧‧‧進

1690‧‧‧處理器

本揭示的實施例將從下列所提供的實施方式且從本揭示的各種實施例的隨附圖式被較完全理解，然而其不應被用來將本揭示限於特定實施例，但僅用於解說及理解。

第1圖示出具高電壓耐受字元線驅動器的記憶體系統，該驅動器可操作以在三個不同電源供應間切換字元線上的電壓，依據本揭示的一個實施例。

第2圖示出該高電壓耐受字元線驅動器的高位準電路，依據本揭示的一個實施例。

第3圖示出該高電壓耐受字元線驅動器的電路，依據本揭示的一個實施例。

第4圖示出用以提供偏壓給該高電壓耐受字元線驅動器的分壓器，依據本揭示的一個實施例。

第5圖示出顯示在讀取及寫入操作期間該高電壓耐受字元線驅動器的各種節點的電壓之圖，依據本揭示的一個實施例。

第6圖示出該高電壓耐受字元線驅動器的另一電路，依據本揭示的一個實施例。

第7圖示出顯示該高電壓耐受字元線驅動器的低電源模式操作之圖，依據本揭示的一個實施例。

第8圖示出具該等高電壓耐受字元線驅動器的記憶體平面圖，依據本揭示的一個實施例。

第9圖為具高電壓耐受字元線驅動器的智慧型裝置或電腦系統或SoC(系統晶片)，依據本揭示的一個實施例。

【發明內容與實施方式】

一些實施例描述一種高電壓耐受而密集的字元線驅動器，其僅使用薄閘極氧化物電晶體。在一個實施例中，該高電壓耐受字元線驅動器利用STT-MRAM平面內技術特定不對稱讀取及寫入延遲、以及操作電壓。針對STT-MRAM，讀取存取時間可為大約3ns而寫入操作可在約10ns至20ns中被完成。STT-MRAM的讀取操作典型需要小於或等於該技術Vmax的電壓供應(例如，1.15V)而STT-MRAM的寫入操作可需要大於Vmax的電壓供應(例如，1.3V)。在一個實施例中，該高電壓耐受字元線驅動器解耦合讀取及寫入操作。在此種實施例中，該高電壓耐受字元線驅動器使針對速率之讀取路徑(例如，較快的字元線上升邊緣轉換率)及該寫入路徑(例如，針對較高的面積密度，因為較不需要侵略性字元線轉換率)能夠最佳化。

在一個實施例中，該高電壓耐受字元線驅動器包含被耦合在一起的三個子電路，使得該等子電路的各者可操作以驅動該字元線。在一個實施例中，該第一子電路為處理該讀取路徑的快速自舉電路。在一個實施例中，該第二子電路為具有用於該寫入路徑的位準移位閘極控制的堆疊電晶體。在一個實施例中，該第三子電路為用以接地該字元線的堆疊電晶體。藉由互連該第一及第二子電路，在一個實施例中，該高電壓耐受字元線驅動器節省二個例子的傳統耗面積高電壓位準移位器。在一個實施例中，該高電壓耐受寫入驅動器實施一種具有在切換期間競爭被減少的位準移位器，即，它容許縮減臨界電晶體尺寸以改善面積密度同時確保切換強健性。

在一個實施例中，該快速自舉電路為最低計數電晶體電路並且最快速驅動字元線至第一電源供應(例如，VCC)且在該字元線被提高超過該第一電源供應時進入三態。在一個實施例中，該高電壓耐受字元線驅動器可操作以用互斥方式驅動該字元線至三個不同電壓。例如，該高電壓耐受字元線驅動器可操作以驅動該字元線至：處於閒置狀態或未選擇狀態的VSS(此處也稱為該第三電源供應)；讀取電壓(此處也稱為該第一電源供應)，例如1.1V，具侵略性轉換率；及寫入電壓(此處也稱為該第二電源供應)例如1.3V，具寬鬆的轉換率。在一個實施例中，該高電壓字元線驅動器解耦合讀取及寫入路徑以致能先進式省電模式以在記憶體施行寫入操作時閘控讀取路徑洩漏(且反之亦然)。先進式省電模式的實例被詳述於2011年12月6日所發表的先進組態及電源介面(ACPI)規格修訂版5.0中。

該等實施例有許多技術效果。例如，該等實施例可藉由僅使用薄閘極氧化物電晶體而承受閒置狀態中的高電壓(例如，DC)。所以一些實施例本質上達成較大的面積密度。

在下列說明中，數個細節被討論以提供本揭示的實施例之較徹底解說。然而對熟習本技藝之人士將顯而易見的是本揭示的實施例可在沒有這些特定細節的情況下被實行。在其他例子中，熟知的結構及裝置以方塊圖形式而非詳細加以顯示，以便避免模糊本揭示的實施例。

注意到在該等實施例的對應圖式中，信號以線加以表示。一些線可能較粗，以指出較多的組成信號路徑，及/或具有在一或更多端的箭號，以指出主要資訊流動方向。此種指示非意圖為限制。反而，該等線針對一或更多範例性實施例加以使用以促使較容易理解電路或邏輯單元。由設計需要或偏好所要求之任何表示信號可實際上包含可能以任一方向行進且可能以任何合適類型的信號方案加以實施的一或更多信號。

說明書的各處及在申請專利範圍中，術語「連接」意指被連接的事物間的直接電連接，沒有任何中介裝置。術語「耦合」意指被連接的事物間的直接電連接或者透過一或更多被動或主動中介裝置的間接連接。術語「電路」意指被配置成互相配合以提供所需功能的一或更多被動及/或主動組件。術語「信號」意指至少一個電流信號、電壓信號或資料/時脈信號。「一」、及「該」的意義包括複數指涉。「在...中」的意義包括「在...中」及「在...上」。

術語「縮放」大致意指將設計(概略及佈局)從一個製程技術轉換至另一製程技術。術語「縮放」大致也意指縮減相同技術節點內的佈局及裝置。術語「縮放」也可意指相對於另一參數(例如電源供應位準)調整(例如，減緩)信號頻率。術語「實質上」、「靠近」、「大約」、「接近」、及「約」大致意指在目標值的+/- 20%內。

除非另有所指，使用順序形容詞「第一」、「第二」、及「第三」等描述共用物件僅僅表示指出相似物件的不同例子，且未意圖暗示如此描述的物件必須處於給定順序，無論時間上、空間上、排序中或任何其他方式中。

為了該等實施例之目的，該等電晶體為金屬氧化物半導體(MOS)電晶體，其包括汲極、源極、閘極、及大塊終端。該等電晶體也包括三閘極及FinFET電晶體、閘極環繞式圓柱電晶體(Gate All Around Cylindrical Transistor)或實施電晶體功能的其他裝置(像是碳奈米管或自旋電子裝置)。源極及汲極終端可為相同終端且在此處被可互換地使用。熟習本技藝之人士將理解其他電晶體(例如，雙極接面電晶體一BJT PNP/NPN、BiCMOS、CMOS、eFET等)可被使用而沒有背離本揭示的範圍。術語「MN」指出n型電晶體(例如，NMOS、NPN BJT等)且術語「MP」指出p型電晶體(例如，PMOS、PNP BJT等)。

第1圖示出具高電壓耐受字元線驅動器101的記憶體系統100，該驅動器可操作以在三個不同電源供應間切換字元線上的電壓，依據本揭示的一個實施例。在一個實施例中，字元線驅動器101驅動用於記憶體102的字元線。在一個實施例中，記憶體102為SRAM(靜態隨機存取記憶體)。例如，4T(即，四電晶體)SRAM、6T SRAM、8T SRAM(例如，暫存器檔案)、或10T SRAM。在一個實施例中，記憶體102為MRAM(磁性隨機存取記憶體)。在一個實施例中，記憶體102為電阻性記憶體(例如，根據磁性穿隧接面裝置的記憶體)。在其他實施例中，記憶體102為任何記憶體類型。

在一個實施例中，字元線驅動器101接收第一、第二、及第三電源供應，此處第二電源供應高於該第一電源供應。例如，該第一電源供應為標稱電源供應(例如，1V)而該第二電源供應為高電壓電源供應(例如，1.3V)。在一個實施例中，該第三電源供應為接地。在一個實施例中，記憶體102也在該第一電源供應上操作，且接收可在該第一、第二、及第三電源供應間切換的字元線而沒有造成可靠性問題(例如，字元線驅動器101中的裝置的氧化物崩潰)。

在一個實施例中，字元線驅動器101分別在致能、讀取、寫入、及列選擇線上接收致能、讀取、寫入、及列選擇信號，且依據讀取、寫入、及列選擇信號的邏輯位準調整字元線的電壓位準。例如，在寫入操作期間且當字元線驅動器101被列選擇信號選擇時，字元線被提高至第二電源供應。在一個實施例中，在讀取操作期間且當字元線驅動器101被列選擇信號選擇時，字元線被提高至第一電源供應。在一個實施例中，在閒置操作期間(例如，當字元線驅動器未被選擇時)，則字元線驅動器101於字元線上驅動第三電源供應。在一個實施例中，該第三電源供應為接地、高於接地的電壓、或低於接地的電壓的一者。

在一個實施例中，在讀取、寫入、及閒置操作期間切換字元線的電壓位準的以上功能可藉由使用選擇信號加以切換。例如，在一個實施例中，在讀取操作期間且當字元線驅動器101被列選擇信號選擇時，字元線被提高至該第二電源供應而非該第一電源供應。在一個實施例中，字元線驅動器包括整合式位準移位器而非傳統交叉耦合式分離位準移位器。

第2圖示出高電壓耐受字元線驅動器101的高階電路200，依據本揭示的一個實施例。指出的是第2圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於此。

在一個實施例中，電路200包含自舉級201、低電壓級202、高電壓級203、及自舉控制單元204。在一個實施例中，自舉級201接收讀取、寫入、列選擇、及致能1線、及第一電源供應。在一個實施例中，自舉級201為最低計數電晶體電路且最快速驅動字元線至該第一電源供應(例如，VCC)且在字元線被提高超過該第一電源供應時進入三態。在一個實施例中，自舉級201依據讀取或寫入信號的一者來接收致能1信號以致能自舉級201。

在一個實施例中，低電壓級202包含下拉電路，其可操作以下拉字元線至該第三電源供應(例如，Vss、Vss+10mV、Vss-10mV)。在一個實施例中，該下拉電路包含疊接電路，具有總是被該第一電源供應導通的一個電晶體及可由該列選擇信號控制的另一電晶體。儘管電路200顯示接收列選擇信號，被理解的是列選擇_b(即，列選擇信號的倒數)在需要時也被提供。在一個實施例中，在閒置模式期間，低電壓級202下拉該字元線至該第三電源供應(例如，接地)。

在一個實施例中，高電壓級203包括整合式位準移位器(沒有傳統交叉耦合)且可操作以藉由對裝置的過度應力(若有的話)較少的方式提高字元線至該第二電源供應。在一個實施例中，當高電壓級203被致能時(例如，當寫入操作被施行且列選擇信號指出電路200被選擇時)，則耦合至該第二電源供應的電晶體被偏壓使得它被微弱導通，這降低跨越該電晶體的閘極氧化物的電壓差。

在一個實施例中，自舉控制邏輯204為二輸入NAND閘極，其接收寫入信號及列選擇信號作為輸入且提供自舉控制信號(此處也稱為「控制」信號)作為輸出。在一個實施例中，自舉控制邏輯204包括邏輯單元(例如，多工器)，其容許在提供讀取或寫入信號的一者給該NAND閘極作為輸入以前，藉由使用致能2信號在讀取及寫入信號之間多工處理。在一個實施例中，致能2信號為致能1信號的倒數。在此種實施例中，字元線電壓調整可針對讀取及寫入操作加以改變。

在一個實施例中，自舉控制信號將自舉級201三態化(tri-state)。此處，用於信號及節點的標籤被被可互換地使用。例如，「控制」可意指控制節點或控制信號，取決於句子的上下文。在一個實施例中，該第一及第二電源供應可在低電源模式(例如，睡眠模式)中被降低以致能字元線驅動器200的低電源操作。在一個實施例中，電路200的所有裝置為薄閘極氧化物裝置。

第3圖示出高電壓耐受字元線驅動器200(即，101)的電路300，依據本揭示的一個實施例。指出的是第3圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。在一個實施例中，電路300提供電路200的電晶體位準細節且包括自舉級201、邏輯單元301、低電壓級202、高電壓級203、自舉控制邏輯204、及邏輯單元302。

在一個實施例中，自舉級201包含p型裝置MP1bs、MP2bs、及MP3bs；n型裝置MN1bs、MN2bs、及MN3bs。在一個實施例中，MP1bs具有被耦合至該第一電源供應的源極終端、被耦合至字元線的汲極終端、及被耦合至MP2bs的汲極終端的閘極終端。在一個實施例中，MP2bs的閘極終端可由列選擇線上的列_選擇信號控制。在一個實施例中，MP2bs的源極終端被耦合至該第一電源供應。在一個實施例中，MP2bs的汲極終端(即，自舉節點)被耦合至MP3bs的汲極終端及MP1bs的閘極終端。在一個實施例中，MP3bs的閘極終端可由自舉控制邏輯204的輸出(即，自舉控制)控制。在一個實施例中，MP3bs的源極終端被耦合至字元線。在一個實施例中，MP3bs的汲極終端被耦合至MN1bs的汲極終端。在一個實施例中，從字元線通過MP3bs、MP1bs的閘極終端及回到字元線的信號路徑形成該自舉迴圈。

在一個實施例中，MN1bs、MN2bs、及MN3bs被串聯耦合在一起。在一個實施例中，MN1bs的閘極終端被該第一電源供應控制。在一個實施例中，MN2bs的閘極終端被讀取線上的讀取信號控制。在一個實施例中，MN2bs的閘極終端被由邏輯單元301所產生的輸出1控制。在一個實施例中，邏輯單元301為多工器，其接收致能1信號以選擇讀取或寫入信號的一者以提供作為輸出1。在一個實施例中，MN1bs及MN2bs經由節點n1被耦合在一起。在一個實施例中，，MN2bs及MN3bs經由節點n2被耦合在一起。在一個實施例中，MN3bs可由列_選擇信號控制。

在一個實施例中，低電壓級202包含串聯耦合在一起的n型電晶體MN1lv及MN2lv。在一個實施例中，MN1lv的閘極終端被耦合至第一電源供應，MN1lv的汲極終端被耦合至字元線，且MN1lv的源極終端被耦合至MN2lv的汲極終端。在一個實施例中，MN2lv的閘極終端可由列_選擇信號的倒數(即，列_選擇_b信號)控制。在一個實施例中，MN2lv的源極終端被耦合至該第三電源供應。在一個實施例中，該第三電源供應為接地。在一個實施例中，在閒置期間，低電壓級202被致能且下拉字元線至該第三電源供應位準。

在一個實施例中，高電壓級203包含偏壓級及整合式位準移位器。在一個實施例中，偏壓級包含串聯耦合在一起的第一p型電晶體MP1b及第一n型電晶體MN1b。在一個實施例中，MP1b的源極終端被耦合至第一電源供應，MP1b的閘極終端被耦合至列_選擇_b，且MP1b的汲極終端被耦合至第一偏壓節點，該第一偏壓節點提供第一偏壓給p型MP1hv。在一個實施例中，MN1b的汲極終端被耦合至第一偏壓節點，MN1b的閘極終端被耦合至列_選擇_b，且源極終端被耦合至第二偏壓。在一個實施例中，第二偏壓由偏壓產生器所產生。一個此種偏壓產生器參照第4圖加以討論。

參照回到第3圖，高電壓級203包含p型電晶體MP1hv、MP2hv、及MP3hv；及n型電晶體MN1hv。在一個實施例中，MP1hv的閘極終端由第一偏壓所偏壓。在一個實施例中，MP1hv的源極終端被耦合至該第二電源供應。在一個實施例中，MP1hv的汲極終端(即，節點n4)被耦合至MP2hv的閘極終端及MN1hv的汲極終端。在一個實施例中，MN1hv的源極終端被耦合至自舉控制節點(即，自舉邏輯204的輸出)且耦合至MP3hv的閘極終端。在一個實施例中，MP2hv的源極終端被耦合至該第二電源供應且MP2hv的汲極終端(即，節點n3)被耦合至MP3hv的源極終端。在一個實施例中，MP3hv的閘極終端被自舉控制信號控制。在一個實施例中，MN1hv的閘極終端被耦合至該第一電源供應。在一個實施例中，MP3hv的汲極終端被耦合至字元線。

在一個實施例中，自舉控制邏輯204為NAND閘極，其包含p型電晶體MP1cl、MP2cl；及n型電晶體MN1cl及MN2cl，如所示耦合在一起。在一個實施例中，MP2cl及MN1cl的閘極終端被寫入信號控制。在一個實施例中，MP2cl及MN1cl的閘極終端被由邏輯單元302所產生的輸出2控制。在一個實施例中，邏輯單元302像是邏輯單元301，但可由致能2信號控制。在一個實施例中，致能1及致能2信號為無相關信號且可被獨立控制。在一個實施例中，致能2信號為致能1信號的倒數。在一個實施例中，MN2cl及MP1cl被列_選擇線上所提供的列_選擇信號控制。

在一個實施例中，MP1hv、MP2hv、與MP3hv的源極與汲極終端；MP2hv與MP1bs的閘極終端、以及MP1bs、MP2bs、MP3bs、與MN1bs的汲極終端可被暴露至第二電源供應為基礎的電壓(即，高電源供應)。熟習本技藝之人士將知悉源極/汲極終端與閘極終端間的電壓差造成該閘極氧化物中的電場，且該電場的強度可造成氧化物降解，即該電晶體的可靠性問題。在一個實施例中，讀取路徑驅動強度大於寫入路徑驅動。電路300在閒置模式、低電壓讀取模式、高電壓寫入模式、睡眠模式中的DC電壓被討論於下。在下列實例中，其為了描述電路300之目的被提供；第一電源供應為1V；第二電源供應為1.3V，第三電源供應為接地，且第二偏壓為0.33V。

在閒置模式中，電路300的所有電晶體在安全操作區域中操作(即，沒有從該第二電源供應所造成的裝置過度應力)。在閒置模式中，列_選擇為0V(即，列_選擇_b等於1V的該第一電源供應)，且讀取及寫入信號為0V。在一個實施例中，致能1信號為0V，其造成邏輯單元301選擇讀取信號作為輸出1而邏輯單元302選擇寫入信號作為輸出2(即，致能2可等於該第一電源供應)。在此實例中，致能2信號為致能1的倒數。在一個實施例中，致能1及致能2信號無相關。在其他實施例中，致能1信號可為不同選擇電壓。由於列_選擇信號等於0V，MP2bs被完全導通而MN3bs被完全關閉。此造成自舉_節點上升至1V。在此實例中，來自自舉控制邏輯 204的輸出(即，自舉_控制)為1V，因為輸出2為0V且列_選擇為0V。當自舉_控制為1V時，MP3bs及MP3hv被關閉。當自舉_節點為1V時，MP1bs被關閉。

在閒置模式期間，低電壓級202因為MN2lv被導通而被導通。此造成字元線上的電壓降低至該第三電源供應(例如，接地)。在此實例中，列_選擇_b為1V，其造成該偏壓電路的MP1b被關閉而MN1b被導通。MN1b造成第一偏壓具有第二偏壓，即0.33V。當第一偏壓為0.33V時，MP1hv被強烈導通而造成節點n4具有1.3V(即，該第二電源供應)。MP1hv被保護不受到第二偏壓的氧化物崩潰，其造成MP1hv的源極及汲極在1.3V，且閘極在0.33V。在此實例中，MP2hv因為其閘極及源極電壓為1.3V而未經歷應力，且藉由洩漏，節點n3上的電壓上升至約0.95V。當自舉_控制節點上的電壓為1V時，MP3hv因為MP3hv的Vgs小於MP3hv的臨限電壓而被關閉。

在讀取模式中，邏輯單元301造成輸出1耦合至載送讀取信號的讀取線而邏輯單元302造成輸出2耦合至載送寫入信號的寫入線。在讀取模式中，讀取信號在第一電源供應位準(即，1V)且寫入信號在0V。在寫入模式期間，列_選擇在第一電源供應位準(即，1V)，其意指字元線驅動器300被選擇。在此模式中，低電壓級202因為列_選擇_b信號在0V(其關閉MN2lv)而被關閉。

在讀取模式期間，自舉級201的MP1bs、MN2bs、及MN3bs被導通。此造成自舉節點上的電壓被接地在0V。當自舉節點上的電壓在0V時，MP1bs被完全導通，其造成字元線上的電壓從0V(在閒置模式中)切換至該第一電源供應位準(即，1V)。在讀取模式期間，自舉控制邏輯204(即，NAND閘極)造成自舉_控制節點上的電壓在1V，其轉而造成MP3bs保持關閉。

在讀取模式期間，高電壓級203的節點上的DC電壓也在安全操作範圍中。在此模式中，列_選擇_b節點上的電壓為0V，其造成MP1b導通，其轉而耦合該第一電源供應至第一偏壓節點。第一偏壓節點上的1V造成MP1hv微弱導通，因為該第二電源供應高於1V。隨著時間，節點n4上的電壓上升至第二電源供應位準(即，1.3V)，因為MP1hv被微弱導通。此造成MP2hv因為MP2hv的Vgs為0V而關閉。然而，由於MP2hv中的洩漏，節點n3上的電壓上升至1.03V。由於自舉_控制節點上的電壓為1V，MP3hv保持關閉，其容許字元線上的電壓保持在該第一電源供應位準。

在寫入模式期間，邏輯單元301造成輸出1耦合至載送讀取信號的讀取線而邏輯單元302造成輸出2耦合至載送寫入信號的寫入線。在寫入模式中，寫入信號在該第一電源供應位準(即，1V)且讀取信號在0V。在寫入模式期間，列_選擇在第一電源供應位準(即，1V)，其意指字元線驅動器300被選擇。在此模式中，低電壓級202因為列_選擇_b信號在0V(其關閉MN2lv)而被關閉。

在寫入模式期間，MN2bs被關閉，其中斷路徑以接地自舉級201。在此實例中，NAND閘極(即，自舉控制級203)的輸出，自舉控制節點上的電壓為0V，其造成MP3bs及MP3hv導通。節點第一偏壓上的電壓類似於在讀取模式中而被產生，且在第一電源供應位準(即，1V)。此造成MP1hv微弱導通。然而，由於自舉_控制節點上的電壓在0V(即，有路徑接地)且MN1hv總是導通，節點n4上的電壓在0V。此造成MP2hv完全導通而造成字元線耦合至該第二電源供應。

隨著字元線上的電壓上升至1.3V，節點自舉_節點上的電壓透過被導通的MP3bs也上升至1.3V。此轉而保持MP1bs被關閉，即被自舉。在此實施例中，MP1hv的強度被動態降低(相較於在閒置模式中)，因為MP1hv被其閘極終端上的1V微弱導通。此動態降低的強度確保MP1hv在製程、溫度、及電壓變化下可靠地切換，甚至在位準移位器電晶體(即，MP1hv、MN1hv、MN1cl、及MN2cl)被積極縮減時。在一個實施例中，未選擇的字元線驅動器經歷高切換雜訊邊際(noise margin)，因為MP1hv強度未被降低。

在寫入模式期間，在此實施例中，三個電晶體被暴露至來自該第二電源供應的高電壓電應力。然而，此種應力危害不大(若有的話)，因為例如一般512至 1024個以閒置(即，安全)模式操作的(記憶體102的)字元線驅動器之中的字元線驅動器300被啟動。在一個實施例中，寫入驅動器300中的p型電晶體的大塊(或基板)終端被耦合至該第二電源供應。在此種實施例中，洩漏被減少。在一個實施例中，寫入驅動器300中的p型電晶體的大塊(或基板)終端被耦合至該第一電源供應。

第4圖示出用以提供偏壓給高電壓耐受字元線驅動器300的分壓器400，依據本揭示的一個實施例。指出的是第4圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。

在一個實施例中，分壓器400包含串聯耦合在一起的p型電晶體MPbg1、MPbg2、MPbg3、MPbg4、MPbg5、及MPpg6。在一個實施例中，MPbg1及MPbg2的閘極終端被耦合在一起使得該閘極終端被耦合至MPbg2的汲極終端。在一個實施例中，MPbg1的源極終端接收第一電源供應。在一個實施例中，MPbg3及MPbg4的閘極終端被耦合在一起且耦合至MPbg4的汲極終端。在一個實施例中，MPbg4的汲極終端被耦合至該第二偏壓節點以提供第二偏壓。在一個實施例中，MPbg5及MPbg6的閘極終端被耦合在一起，且耦合至接地。在其他實施例中，第二偏壓可從該串聯耦合的P型電晶體堆疊中的其他節點分接。在一個實施例中，分壓器400在數個字元線驅動器之間被共享。在另一實施例中，分壓器400可在具有該分壓器的處理器以低電源模式操作時被電源閘控。

第5圖示出顯示在讀取及寫入操作期間該高電壓耐受字元線驅動器的各種節點的電壓之圖500，依據本揭示的一個實施例。指出的是第5圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。

此處，x軸為時間且y軸為電壓。圖500中從頂至底的波形為讀取線、寫入線、列_選擇線、字元線、節點n4、第一偏壓節點、節點自舉_控制、及節點自舉_節點上的電壓。該等波形提供參照第3圖所討論之閒置模式、讀取模式、及寫入模式的視覺說明。

第6圖示出該高電壓耐受字元線驅動器的另一電路600，依據本揭示的一個實施例。指出的是第6圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。為了不模糊第6圖的實施例，第3圖與第6圖的實施例間的差異被描述。

在高電壓耐受字元線驅動器的此替代實施例中，自舉級201被移除，且自舉控制邏輯204被簡化為所示的邏輯單元601及602。在一個實施例中，邏輯單元601施行下列功能：輸出=列_選擇AND(Read OR Write)。輸出信號的倒數版本(即，輸出_b信號)控制MN1lv、MP1b、及MN1b的閘極終端。在一個實施例中，邏輯單元601包含p型裝置MPcl及n型裝置MNcl。在一個實施例中，MPcl及MNcl的閘極終端被由邏輯單元601所產生的輸出控制。在一個實施例中，MPcl的源極終端被耦合至該第一電源供應。在一個實施例中，MPcl及MNcl的汲極終端被耦合至耦合至MP3hv及MN1hv的節點控制。在一個實施例中，當面積為關鍵(即，需要較小的面積)、讀取性能未被需要、且活性因子低時，電路600可被使用而非電路300。在一個實施例中，為了降低對該等裝置的可靠性風險，該第二電源供應在讀取模式期間與該第一電源供應對換。在一個實施例中，讀取操作可藉由擴大MP2hv及MP3hv而被加速。

第7圖示出顯示該高電壓耐受字元線驅動器的低電源模式操作之圖700，依據本揭示的一個實施例。指出的是第7圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。

此處，x軸為時間且y軸為電壓。圖700顯示在正常讀取及寫入操作期間的正常操作模式(即，活動模式)。在正常操作期間，在一個實施例中，字元線在讀取模式期間被提高至該第一電源供應，且接著在寫入模式期間提高至該第二電源供應。在一個實施例中，在低電源模式(例如，睡眠模式)期間，該第二電源供應以該第一電源供應替換，此處該第一電源供應低於該第二電源供應。在一個實施例中，在低電源模式期間，該第一電源供應由電晶體的臨限電壓所降低。在一個實施例中，在低電源模式期間，MP1bs、MP2bs、MP3bs、MP1hv、MP2hv、及MP3hv的大塊終端被聯結至該第二電源供應。在一個實施例中，以上低電源模式技術的任意組合可被使用。

第8圖示出具該等高電壓耐受字元線驅動器的記憶體平面圖800，依據本揭示的一個實施例。指出的是第8圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。

平面圖800包括記憶體陣列102_1-4、字元線驅動器101_1-2、計時器、及I/O。儘管平面圖800顯示四個記憶體陣列及二個字元線驅動器，記憶體陣列及字元線驅動器的任意組合及數量可被使用。在一個實施例中，字元線驅動器101₁在記憶體陣列102₁與102₃間被共享。在一個實施例中，字元線驅動器101₂在記憶體陣列102₂與102₄間被共享。

第9圖示出具高電壓耐受字元線驅動器的智慧型裝置或電腦系統或SoC(系統晶片)，依據本揭示的一個實施例。指出的是第9圖具有相同於任何其他圖的元件之元件符號(或名稱)的那些元件可能以類似於所述的任何方式操作或作用，但不限於這樣。

第9圖示出其中平坦表面介面連接器可被使用的行動裝置之實施例的方塊圖。在一個實施例中，運算裝置1600表示行動運算裝置，諸如運算平板、行動電話或智慧型手機、無線能力的電子閱讀器、或其他無線行動裝置。將被理解的是某些組件被大致顯示，且非此種裝置的所有組件被顯示於運算裝置1600中。

在一個實施例中，運算裝置1600包括第一處理器1610設備，具有參照實施例所述的高電壓耐受字元線驅動器。運算裝置1600的其他方塊也可包括具有參照實施例所述的高電壓耐受字元線驅動器的設備。本揭示的各種實施例也可包含1670內的網路介面(諸如無線介面)，使得系統實施例可被併入無線裝置中，例如手機或個人數位助理。

在一個實施例中，處理器1610(及處理器1690)可包括一或更多實體裝置，諸如微處理器、應用處理器、微控制器、可程式化邏輯裝置、或其他處理手段。處理器1690可為任選。由處理器1610所施行的處理操作包括執行在其上應用程式及/或裝置功能被執行的作業平台或作業系統。該等處理操作包括關於藉由人類使用者或藉由其他裝置的I/O(輸入/輸出)的操作、關於電源管理的操作、及/或關於將運算裝置1600連接至另一裝置的操作。該等處理操作也可包括關於音訊I/O及/或顯示I/O的操作。

在一個實施例中，運算裝置1600包括音訊子系統1620，其表示關聯於提供音訊功能給該運算裝置的硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動器、編解碼器)組件。音訊功能可包括揚聲器及/或耳機輸出、以及麥克風輸入。用於此種功能的裝置可被整合至運算裝置1600中、或連接至運算裝置1600。在一個實施例中，使用者藉由提供被處理器1610接收及處理的音訊命令來與運算裝置1600互動。

顯示子系統1630表示提供視覺及/或觸覺顯示給使用者來與運算裝置1600互動的硬體(例如，顯示裝置)及軟體(例如，驅動器)組件。顯示子系統1630包括顯示介面1632，其包括被用來提供顯示給使用者的特定螢幕或硬體裝置。在一個實施例中，顯示介面1632包括與處理器1610分離的邏輯以施行關於該顯示的至少一些處理。在一個實施例中，顯示子系統1630包括提供輸出及輸入兩者給使用者的觸控螢幕(或觸控墊)裝置。

I/O控制器1640表示關於與使用者互動的硬體裝置及軟體組件。I/O控制器1640可操作以管理音訊子系統1620及/或顯示子系統1630的一部份的硬體。額外地，I/O控制器1640示出連接至運算裝置1600的額外裝置的連接點，透過該等額外裝置使用者可與該系統互動。例如，可被附接至運算裝置1600的裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示裝置、鍵盤或按鍵裝置、或使用於特定應用程式的其他I/O裝置(諸如讀卡機或其他裝置)。

如以上所提及，I/O控制器1640可與音訊子系統1620及/或顯示子系統1630互動。例如，透過麥克風或其他音訊裝置的輸入可提供輸入或命令給運算裝置1600的一或更多應用程式或功能。額外地，音訊輸出可被提供而代替顯示輸出、或除了顯示輸出以外可被提供。在另一實例中，若顯示子系統1630包括觸控螢幕，該顯示裝置也當作輸入裝置，其可至少部份被I/O控制器1640管理。也可有額外的鈕或開關在運算裝置1600上以提供被I/O控制器1640管理的I/O功能。

在一個實施例中，I/O控制器1640管理裝置，諸如加速計、相機、光感測器或其他環境感測器、或可被含括於運算裝置1600中的其他硬體。該輸入可為直接使用者互動的一部份、以及提供環境輸入至該系統以影響其操作(諸如對雜訊過濾、針對亮度偵測調整顯示、施加用於相機的閃光、或其他特性)。

在一個實施例中，運算裝置1600包括電源管理1650，其管理電池電源使用、該電池的充電、及關於省電操作的特性。記憶體子系統1660包括用以儲存資訊於運算裝置1600中的記憶體裝置。記憶體可包括非揮發性(在給該記憶體裝置的電源被中斷時狀態未改變)及/或揮發性(在給該記憶體裝置的電源被中斷時狀態不確定)記憶體裝置。記憶體子系統1660可儲存應用資料、使用者資料、音樂、相片、文件、或其他資料、以及關於執行運算裝置1600的應用程式及功能的系統資料(無論長期或暫時)。

實施例的元素也被提供作為用以儲存電腦可執行指令(例如，實施此處所討論之任何其他程序的指令)的機器可讀取媒體(例如，記憶體1660)。該機器可讀取媒體(例如，記憶體1660)可包括但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光學卡、相變記憶體(PCM)、或適於儲存電子或電腦可執行指令的其他類型的機器可讀取媒體。例如，本揭示的實施例可被下載作為電腦程式(例如，BIOS)，其可藉由資料信號經由通訊鏈(例如，數據機或網路連接)從遠端電腦(例如，伺服器)轉移至請求的電腦(例如，用戶端)。

連接1670包括硬體裝置(例如，無線及/或有線連接器及通訊硬體)及軟體組件(例如，驅動器、協定堆疊)以使運算裝置1600能夠與外部裝置通訊。運算裝置1600可為個別裝置，諸如其他運算裝置、無線存取點或基地台、以及周邊裝置(諸如耳機、印表機、或其他裝置)。

連接1670可包括多個不同類型的連接。為了歸納，運算裝置1600被示出有蜂巢式連接1672及無線連接1674。蜂巢式連接1672一般意指由無線載波所提供的蜂巢式網路連接，諸如經由下列所提供：GSM(全球行動通訊系統)或變化或衍生、CDMA(分碼多工存取)或變化或衍生、TDM(分時多工)或變化或衍生、或其他蜂巢式服務標準。無線連接(或無線介面)1674意指非蜂巢式的無線連接，且可包括個人區域網路(諸如藍芽、近場等)、區域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMax)、或其他無線通訊。

周邊連接1680包括硬體介面與連接器、以及軟體組件(例如，驅動器、協定堆疊)以做出周邊連接。將被理解的是運算裝置1600可為對其他運算裝置的周邊裝置(「出」1682)、以及具有連接至它的周邊裝置(「進」1684)兩者。運算裝置1600通常具有對接連接器以連接至其他運算裝置以供諸如管理(例如，下載及/或上傳、改變、同步化)運算裝置1600上的內容之目的。額外地，對接連接器可容許運算裝置1600連接至某些容許運算裝置1600控制對例如視聽或其他系統的內容輸出的周邊裝置。

除了專利的對接連接器或其他專利的連接硬體以外，運算裝置1600可經由通用或標準為基礎的連接器做出周邊連接1680。通用類型可包括通用序列匯流排(USB)連接器(其可包括數個不同硬體介面的任一者)、包括MiniDisplayPort(MDP)的DisplayPort、高解析度多媒體介面(HDMI)、Firewire、或其他類型。

在說明書中提及「實施例」、「一個實施例」、「一些實施例」、或「其他實施例」意指針對該等實施例所述的特定特性、結構、或特徵被含括於至少一些實施例中，但非必然在所有實施例中。「實施例」、「一個實施例」、或「一些實施例」的各種出現非必然皆意指相同實施例。若說明書陳述組件、特性、結構、或特徵「可」、「可以」、或「可能」被包括，該特定組件、特性、結構、或特徵非必需被包括。若說明書或申請專利範圍提及「一」元件，這未意指僅有一個該等元件。若說明書或申請專利範圍提及「額外的」元件，這未排除有超過一個該額外的元件。

此外，該等特定特性、結構、功能、或特徵可在一或更多實施例中以任何合適方式加以組合。例如，第一實施例可在關聯於該二個實施例的特定特性、結構、功能、或特徵未互斥時與第二實施例組合。

儘管本揭示已經配合其特定實施例加以描述，此種實施例的許多替代、修改及變化對熟習本技藝之人士而言按照前述說明將顯而易見。例如，其他記憶體架構(例如，動態RAM(DRAM))可使用所討論的實施例。本揭示的實施例意圖包括所有此種替代、修改、及變化以落在所附申請專利範圍的廣泛範圍內。

此外，熟知的對積體電路(IC)晶片及其他組件的電源/接地連接可能或可不被顯示於所呈現的圖內，為了例示與討論簡單，且以便不模糊本揭示。進一步而言，配置可能以方塊圖形式加以顯示以便避免模糊本揭示，且也鑒於事實上關於實施此種方塊圖配置的詳情高度取決於本揭示被實施的平台(即，此種詳情應充分在熟習本技藝之人士的範圍內)。特定細節(例如，電路)被陳述以便描述本揭示的範例實施例，對熟習本技藝之人士而言顯而易見的是，本揭示可在沒有這些特定細節或這些特定細節有變化的情況下被實行。該說明因此被視為例示而非限制。

下列實例有關另外的實施例。該等實例中的詳情可被使用於一或更多實施例中的任何地方。此處所述之設備的所有任選特性也可針對方法或程序加以實施。

例如，一種字元線驅動器被提供，其包含：耦合至第一電源供應及列選擇線的自舉級，其中該自舉級係可操作以依據該列選擇線上的信號的邏輯位準提高字元線的電壓位準至該第一電源供應的電壓位準；自舉控制邏輯，可操作以依據該列選擇線上的該信號的該邏輯位準控制該自舉級；及耦合至該自舉級及該自舉控制邏輯的高電壓耐受級，其中該高電壓耐受級係可操作以依據該列選擇線上的該信號的該邏輯位準提高該字元線的該電壓位準至第二電源供應的電壓位準。

在一個實施例中，該字元線驅動器進一步包含：低電壓級，其係可操作以依據該列選擇線上的該信號的該邏輯位準降低該字元線的該電壓位準至第三電源供應的電壓位準。在一個實施例中，該第三電源供應被接地，且其中該第二電源的該電壓位準高於該第一電源供應的該電壓位準。在一個實施例中，該低電壓級包含：耦合至該字元線的第一電晶體，該第一電晶體具有被耦合至該第一電源供應的閘極終端；及與該第一電晶體串聯耦合的第二電晶體，該第二電晶體可由該列選擇線上的該信號控制，該第二電晶體可操作以耦合該第三電源供應至該字元線。

在一個實施例中，該自舉控制邏輯包含由該第一電源供應所供電的NAND閘極，該NAND閘極具有被耦合至該列選擇線的第一輸入、及被耦合至讀取或寫入控制線的一者的第二輸入。在一個實施例中，該自舉級包含：耦合至該第一電源供應及該字元線的第一p型電晶體，該第一p型電晶體具有被耦合至自舉節點的閘極終端；及耦合至該第一電源供應的第二p型電晶體，其中該第二p型電晶體的閘極終端係可由施行該列選擇線上的信號與讀取信號間的AND邏輯功能所產生的信號控制。

在一個實施例中，該自舉級包含：耦合至該第一電源供應及該字元線的第一p型電晶體，該第一p型電晶體具有被耦合至自舉節點的閘極終端；耦合至該第一電源供應、該列選擇線、及該自舉節點的第二p型電晶體；及耦合至該字元線及該自舉節點的第三p型電晶體，該第三p型電晶體具有可由該自舉控制邏輯的輸出控制的閘極終端。

在一個實施例中，該第一、第二、及第三p型裝置具有被耦合至該第二電源供應的各別大塊終端。在一個實施例中，該自舉級包含：與該第三p型電晶體串聯耦合的第一n型電晶體，該第一n型電晶體具有被耦合至該第一電源供應的閘極終端；與該第一n型電晶體串聯耦合的第二n型電晶體，該第二n型電晶體具有被耦合至讀取或寫入控制線的一者的閘極終端；及與該第二n型電晶體串聯耦合的第三n型電晶體，該第三n型電晶體具有被耦合至該列選擇線的閘極終端。

在一個實施例中，該高電壓級包含整合式電壓位準移位器。在一個實施例中，該高電壓級包含：可由該列選擇線上的該信號控制的偏壓級，該偏壓級產生第一偏壓；具有可由該第一偏壓控制的閘極終端的第一p型電晶體，該第一p型電晶體耦合至該第二電源供應；及與該第一p型電晶體串聯耦合的第一n型電晶體，該第一n型電晶體具有被耦合至該第一電源供應的閘極終端、及被耦合至該自舉控制邏輯的輸出的源極終端。

在一個實施例中，該高電壓級包含：具有被耦合至該第一p型電晶體的汲極終端的閘極終端的第二p型電晶體，該第二p型裝置耦合至該第二電源供應。在一個實施例中，該高電壓級包含：與該第二p型電晶體串聯耦合的第三p型電晶體，該第三p型電晶體具有可由該自舉邏輯的該輸出控制的閘極終端，且其中該第三p型電晶體被耦合至該字元線。在一個實施例中，該第一、第二、及第三p型電晶體具有被耦合至該第二電源供應的各別大塊終端。

在一個實施例中，該偏壓級包含：耦合至該第一電源供應的第一p型電晶體，該第一p型電晶體具有可由該列選擇線上的該信號控制的閘極終端；及與該第一p型電晶體串聯耦合的第一n型電晶體，該第一n型電晶體具有源極終端以接收第二偏壓，其中該第一p型電晶體及該第一n型電晶體的汲極終端分別提供該第一偏壓。在一個實施例中，該第二偏壓由分壓器所產生。在一個實施例中，該自舉級、該自舉控制邏輯、該高電壓級、及該低電壓級的所有電晶體具有相同閘極氧化物厚度。

在另一實例中，一種系統被提供，其包含：具有記憶體及以上所述字元線驅動器的處理器。在一個實施例中，該系統進一步包含用以使該處理器通訊耦合至另一裝置的無線介面。在一個實施例中，該系統進一步包含顯示單元。在一個實施例中，該顯示單元為觸控螢幕。在一個實施例中，該記憶體為下列的一者：MRAM；6T SRAM；8T SRAM；或電阻性記憶晶胞。

在另一實例中，一種記憶體被提供，其包含：記憶晶胞的陣列；及耦合至該陣列的複數個字元線驅動器，其中該複數個字元線驅動器的各者係可操作以切換字元線的電壓位準至下列的一者：第一電源供應、第二電源供應、或第三電源供應，其中該第二電源供應高於該第一電源供應，且其中該字元線驅動器的電晶體具有相同閘極氧化物厚度。在一個實施例中，該等記憶晶胞的各個記憶晶胞為下列的一者：6T SRAM晶胞；8T SRAM晶胞；MRAM晶胞；或電阻性記憶晶胞。

在另一實例中，一種字元線驅動器被提供，其包含：高電壓耐受級以接收第一及第二電源供應，該高電壓耐受級可操作以依據列選擇線、讀取線、及寫入線上的信號的邏輯位準提高字元線的電壓位準至第二電源供應的電壓位準；及控制邏輯，可操作以依據該列選擇線、該讀取線、及該寫入線上的該等信號的該等邏輯位準控制該高電壓耐受級。

在一個實施例中，該字元線驅動器進一步包含：低電壓級，其係可操作以依據該列選擇線、該讀取線、及該寫入線上的信號的該等邏輯位準降低該字元線的該電壓位準至第三電源供應的電壓位準。在一個實施例中，該第三電源供應被接地，且其中該第二電源的該電壓位準高於該第一電源供應的該電壓位準。在一個實施例中，該高電壓級包含整合式電壓位準移位器。

在一個實施例中，該高電壓級包含：可由該列選擇線上的該信號控制的偏壓級，該偏壓級產生第一偏壓；具有可由該第一偏壓控制的閘極終端的第一p型電晶體，該第一p型電晶體耦合至該第二電源供應；及與該第一p型電晶體串聯耦合的第一n型電晶體，該第一n型電晶體具有被耦合至該第一電源供應的閘極終端、及被耦合至該控制邏輯的輸出的源極終端。在一個實施例中，該高電壓級包含：具有被耦合至該第一p型電晶體的汲極終端的閘極終端的第二p型電晶體，該第二p型裝置耦合至該第二電源供應。

在一個實施例中，該高電壓級包含：與該第二p型電晶體串聯耦合的第三p型電晶體，該第三p型電晶體具有可由該控制邏輯的該輸出控制的閘極終端，且其中該第三p型電晶體被耦合至該字元線。在一個實施例中，該第一、第二、及第三p型電晶體具有被耦合至該第二電源供應的各別大塊終端。在一個實施例中，該偏壓級包含：耦合至該第一電源供應的第一p型電晶體，該第一 p型電晶體具有可由該列選擇線上的該信號控制的閘極終端；及與該第一p型電晶體串聯耦合的第一n型電晶體，該第一n型電晶體具有源極終端以接收第二偏壓，其中該第一p型電晶體及該第一n型電晶體的汲極終端分別提供該第一偏壓。

在一個實施例中，該第二偏壓由分壓器所產生。在一個實施例中，該控制邏輯包含：耦合於該高電壓級的該第一n型電晶體的第一p型電晶體，該第一p型電晶體具有可由該列選擇線、該讀取線、及該寫入線上的信號的該等邏輯位準控制的閘極終端，其中該第一p型電晶體被耦合至該第一電源供應。在一個實施例中，該控制邏輯包含：耦合至該控制邏輯的該第一p型電晶體的第一n型電晶體，該第一n型電晶體可由該列選擇線、該讀取線、及該寫入線上的信號的該等邏輯位準控制。

摘要被提供，其將使讀者確定本技術性揭示的本質與意義。該摘要被提交而具有的理解是，它將不會被用來限制申請專利範圍的範疇或涵義。下列的申請專利範圍於此被併入實施方式中，而各個申請專利範圍其自身作為個別實施例。