[go: up one dir, main page]

TWI405265B - 均勻控制的蝕刻 - Google Patents

均勻控制的蝕刻 Download PDF

Info

Publication number
TWI405265B
TWI405265B TW094128974A TW94128974A TWI405265B TW I405265 B TWI405265 B TW I405265B TW 094128974 A TW094128974 A TW 094128974A TW 94128974 A TW94128974 A TW 94128974A TW I405265 B TWI405265 B TW I405265B
Authority
TW
Taiwan
Prior art keywords
wafer
outer edge
deposition gas
etch
layer
Prior art date
Application number
TW094128974A
Other languages
English (en)
Other versions
TW200618115A (en
Inventor
川口誠二
竹下健二
Original Assignee
泛林股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 泛林股份有限公司 filed Critical 泛林股份有限公司
Publication of TW200618115A publication Critical patent/TW200618115A/zh
Application granted granted Critical
Publication of TWI405265B publication Critical patent/TWI405265B/zh

Links

Classifications

    • H10P76/20
    • H10P50/283
    • H10P50/73
    • H10P76/405
    • H10P76/408
    • H10P76/4085

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Description

均勻控制的蝕刻
本發明係有關於製造以半導體為基礎的裝置。更特別而言,本發明係有關於製造具有蝕刻層之以半導體為基礎的裝置之改善技術。
在半導體晶圓處理的期間,晶圓中所界定之半導體裝置的特性係使用熟知的圖案化及蝕刻製程。在這些製程中,光阻(PR)材料會沈積於晶圓上,然後曝露至光罩所濾過的光。光罩一般為玻璃板,其係以阻隔傳經光罩的光之範例的幾何特性而圖案化。
在通過光罩之後,光會接觸光阻材料的表面。光會改變光阻材料的化學成分,使得顯影劑可移除一部分的光阻材料。在正光阻材料的情況中,會移除曝露區,在正光阻材料的情況中,會移除未曝露區。之後,會蝕刻晶圓,以自不再由光阻材料所保護的區域中移除底下材料,藉此界定晶圓中的希望特性。
已知有各種不同世代的光阻。會希望193nm的光阻及157nm的光阻與較小的光阻,以使裝置尺寸較小且使裝置密度增加。193nm及157nm的光阻可更為柔軟且可為聚合物材料。
為了達成上述及其他目的,且根據本發明的目的,所提出者係一種在晶圓上形成半導體裝置之方法。蝕刻層係形成於晶圓上。光阻遮罩係形成於蝕刻層上。移除僅環繞晶圓的外緣之光阻遮罩,以曝露環繞晶圓的外緣之蝕刻層。提供包括含碳及氫分子的沈積氣體。電漿係自沈積氣體形成。聚合物層係沈積於環繞晶圓的外緣之曝露蝕刻層上,其中聚合物係自沈積氣體中的電漿形成。當消耗光阻遮罩及沈積於環繞晶圓的外緣之曝露蝕刻層上的聚合物時,經由光阻遮罩蝕刻蝕刻層。
本發明的這些及其他特性將於底下之本發明的詳細說明且結合以下圖式進行更詳細地說明。
本發明現在將參考如附圖中所繪示的一些較佳實施例而詳細地說明。在以下的說明中,會提及各種特定細節,以使本發明完全了解。然而,將顯然可知的是,對於熟習此項技術者而言,本發明可在無某些或全部的這些特定細節之下實施。在其他的例子中,熟知的製程步驟及/或結構不會詳細說明,以不混淆本發明。
為了利於了解,圖1係本發明的一實施例中所使用之製程的高層流程圖。蝕刻層係形成於晶圓上(步驟104)。圖2A係晶圓204的外緣206處之晶圓204的截面圖。蝕刻層208係形成於晶圓204上(步驟104)。蝕刻層可為導電層或介電層。光阻遮罩212係形成於蝕刻層208上(步驟108)。在此實施例中,在形成光阻遮罩212之前,抗反射塗層(ARC)210(如BARC)係置於蝕刻層208上,使得ARC 214係介於蝕刻層208與光阻遮罩212之間。其他層可置於蝕刻層208與光阻遮罩212之間。
晶圓的其他邊緣周圍之光阻遮罩會移除(步驟112),如圖2B中所顯示,以曝露晶圓的外緣周圍之蝕刻層。在此例中,為了曝露晶圓的外緣周圍之蝕刻層,會移除晶圓的外緣周圍之蝕刻層216之上的所有有機材料,使得也會移除有機BARC 210。圖5係晶圓204的頂視圖,其中會移除晶圓的外緣周圍之光阻遮罩212,以曝露蝕刻層208。一般而言,2-3mm的有機材料(如光阻及BARC)會自晶圓的外緣周圍移除,以消除來自剝落的微粒之來源。
在一較佳實施例中,晶圓204係置於蝕刻室中(步驟114)。圖3係可用於此例中之用於沈積此層、蝕刻、以及剝離之電漿處理室200的概圖。電漿處理室300包含限制環302、上方電極304、下方電極308、氣體源310、以及排氣泵320。在電漿處理室300內,晶圓204係沈積於下方電極308上。下方電極308會併入合適的基板夾盤機制(例如,靜電的機械夾鉗,或類似物),以支撐晶圓204。反應器頂端328會併入立即置於下方電極308的對面。上方電極304、下方電極308、以及限制環302會界定出受限的電漿容積。藉由氣體源310,氣體會傳送至受限的電漿容積,並且會藉由排氣泵320,從受限的電漿容積經由限制環302及排氣口排放。第一RF源344係電性連接至上方電極304。第二RF源348係電性連接至下方電極308。室壁352會圍繞限制環302、上方電極304、以及下方電極308。第一RF源344及第二RF源348均會包含27MHz的電源及2MHz的電源。將RF電源連接至電極可進行不同的組合。在可用於本發明的一較佳實施例中之由加州的Fremont的LAM研究公司所製造之2300 FlexT M 或Exelan HPT或2300T M Exelan的情況中,27MHz及2MHz的電源均會構成連接至下方電極的的第二RF電源348,並且上方電極會接地。控制器335可控制地連接至RF來源344,348、排氣泵320、以及氣體源310。
圖4A及4B係繪示電腦系統800,其適合用來實施本發明的實施例中所使用之控制器335。圖4A係顯示一可行實際形式的電腦系統。當然,電腦系統可具有範圍從積體電路、印刷電路板、以及小手持式裝置到巨大超級電腦之許多實際的形式。電腦系統800包括監視器802、顯示器804、外蓋806、碟機808、鍵盤810、以及滑鼠812。碟片814為電腦可讀取媒體,用來使資料轉移至電腦系統800,以及從電腦系統800轉移資料。
圖4B係電腦系統800的方塊圖之一例。附加於系統匯流排820的是多種子系統。處理器822(也稱為中央處理單元,或CPU)會耦接至儲存裝置,包括記憶體824。記憶體824包括隨機存取記憶體(RAM)及唯讀記憶體(ROM)。如此技術中所熟知的,ROM係用以單向將資料及指令轉移至CPU,而RAM通常會以雙向形式轉移資料及指令。這些類型的記憶體均可包含任何適合類型之底下所述的電腦可讀取媒體。固定磁碟826也會雙向耦接至CPU 822;其可提供額外的資料儲存能力,並且也可包含任何之底下所述的電腦可讀取媒體。固定磁碟826也會用來儲存程式、資料、以及類似之物,並且通常為比主要儲存器慢的次要儲存媒體(如硬碟)。將會了解到的是,在適當的情況中,固定磁碟826內所保留的資訊會以標準形式併入當作記憶體824中的虛擬記憶體。可移除碟片814可採用任何之底下所述的電腦可讀取媒體之形式。
CPU 822也會耦接至多種輸入/輸出裝置,如顯示器804、鍵盤810、滑鼠812及揚聲器830。一般而言,輸入/輸出裝置可為視訊顯示器、軌跡球、滑鼠、鍵盤、麥克風、觸控感應式顯示器、轉換卡讀取器、磁帶或紙帶讀取器、平板電腦、尖筆、語音或手寫辨識器、生物辨識讀取器、或其他電腦中的任一種。CPU 822可選擇性地耦接至另一電腦或使用網路介面840而耦接至電信網路。具有此種網路介面,可考量到的是,在執行上述的方法步驟之過程中,CPU可接收來自網路的資訊,或可將資訊輸出至網路。再者,本發明的方法實施例可僅在CPU 822上執行,或在網路(如結合共享一部分處理之遠端CPU的網際網路)上執行。
此外,本發明的實施例進一步有關於具有電腦可讀取媒體的電腦儲存產品,其上具有電腦碼,以執行各種電腦實施的運作。媒體及電腦碼可以是特別設計且用於本發明的目的之媒體及電腦碼,或可以是熟習電腦軟體技術者所熟知且可用的此種媒體及電腦碼。電腦可讀取媒體的的例子包括,但不受限於:如硬碟的磁性媒體、軟碟、以及磁帶;如CD-ROM的光學媒體及全像裝置;如光學碟片的磁性光學媒體;以及特別用以儲存及執行程式碼的硬體裝置,如特定應用積體電路(ASIC)、可程式邏輯裝置(PLD)、以及ROM與RAM裝置。電腦碼的例子包括如電腦所產生的機械碼,以及包含使用解譯器而由電腦所執行之高層碼的檔案。電腦可讀取媒體也可以是由以載波實施的電腦資料訊號所傳送之電腦碼,並且代表可由處理器執行之一連串指令。
沈積氣體會置入蝕刻室中(步驟116)。沈積氣體包括可形成聚合物的一種或更多種(至少一種)分子。這樣將需要含碳及氫分子。此外,希望沈積氣體具有含氟分子。
電漿係由沈積氣體形成(步驟120)。來自RF電源的電源係用來供給沈積氣體能量,以形成電漿。聚合物層係沈積於晶圓的外緣周圍之曝露的蝕刻層上,其中聚合物係由來自沈積氣體的電漿所形成(步驟124)。圖2C係在聚合物220已沈積於晶圓216的外緣周圍之曝露的蝕刻層上之後,晶圓204的一部分之截面圖。雖然沈積的聚合物220僅顯示為沈積於晶圓216的外緣之蝕刻層上,但是某些沈積製程可將聚合物沈積於整個晶圓表面上。會希望儘可能地最佳控制,以將聚合物的沈積限制於晶圓216的外緣。
介電層會進行蝕刻;(步驟128)。圖2D係在已將特徵224蝕刻至介電層208之後,晶圓204的截面圖。
在不希望受到理論的限制下,相信存在位於晶圓的外緣之曝露介電層上的聚合物可使遍及晶圓各處的蝕刻更均勻,並且使蝕刻深度均勻及使輪廓變化均勻。相信在未有沈積層之下,蝕刻層會直接曝露於電漿,在蝕刻製程的期間,這樣會使蝕刻離子及基本分子的消耗大於晶圓之其他區域中的消耗,因此會使較接近晶圓的邊緣之蝕刻率比較靠近晶圓的中間之蝕刻率慢。此外,由於缺乏晶圓的外緣處之曝露區所產生的側面保護之聚合物源,所以接近晶圓的邊緣之特徵輪廓容易彎曲。將保護的聚合物層置於晶圓的外緣處之曝露蝕刻層上,可同時保護外緣處的蝕刻層,以使蝕刻離子及基本分子的消耗降低,並且提供外緣處的聚合物源可使蝕刻更均勻且使彎曲降低。
已發現提供具有碳、氫、以及氟分子的沈積氣體可形成氫氟碳聚合物。已發現此種聚合物已產生最佳結果。
較佳而言,會選擇性地將沈積層沈積於與光阻遮罩有關的蝕刻層上。更較佳而言,會選擇性地將沈積層沈積於晶圓的外緣之曝露的蝕刻層上。
例子在本發明的一例中,SiC、然後SiCOH、然後TEOS的蝕刻層會沈積於矽晶圓上(步驟104)。與有機材料類似之抵抗的ARC層會形成於蝕刻層上。光阻遮罩會形成於位於蝕刻層上的ARC層上(步驟108)。在此例中,會使用由較佳為248nm的光阻(如KrF)所組成之光阻遮罩。在其他實施例中,可使用如i列的其他光阻材料,以及193nm且較短波長的光阻(如ArF)。會移除自晶圓的邊緣3mm內之光阻。使用濕剝離抗顯影劑的濕剝離係用來移除晶圓邊緣周圍的光阻(步驟112)。晶圓係置於蝕刻室中(步驟114),在此例中為雙頻蝕刻反應器。
在蝕刻室內,350sccm的Ar、3.5sccm的O2 及50sccm的CH3 F之沈積氣體會置入蝕刻室(步驟116),其中室壓為保持在60m托爾(Torr)。電漿係由沈積氣體形成(步驟120)。在此例中,RF源在27MHz時會提供800瓦,以及在2MHz時會提供200瓦。此外,下方電極的溫度為20℃,以及夾盤中之氦的背側壓力會保持在20托爾。聚合物層係沈積於晶圓的外緣周圍之曝露的蝕刻層上,其中聚合物係由來自沈積氣體的電漿所形成(步驟124)。在此例中,聚合物為氫氟碳聚合物。此外,在此例中,聚合物會沈積於整個晶圓表面上,包括晶圓的外緣周圍之曝露的蝕刻層。在此例中,沈積會持續8秒。
然後,蝕刻層會經由光阻遮罩進行蝕刻(步驟128)。在此例中,此蝕刻方法首先會產生主蝕刻。主蝕刻中的壓力為70m托爾。在27MHz時會提供1400瓦。在2MHz時會提供1500瓦。500sccm的Ar、250sccm的N2 、8sccm的C4 F8 、5sccm的CH2 F2 、以及5sccm的O2 之蝕刻氣體流量係用來轉換為主蝕刻的電漿。過度蝕刻中的壓力為70m托爾。在27MHz時會提供1400瓦。在2MHz時會提供1800瓦。500sccm的Ar、150sccm的N2 、7sccm的C4 F8 、5sccm的CH2 F2 、以及100sccm的CO之蝕刻氣體流量係用來轉換為過度蝕刻的電漿。
如上述之使用8秒沈積及55秒主蝕刻之本發明蝕刻會與具有使用相同製程之67秒的主蝕刻之控制蝕刻進行比較。本發明蝕刻提供晶圓中心處具有659埃的蝕刻深度,以及晶圓邊緣處具有663埃的蝕刻深度,以及自晶圓邊緣的3mm處具有672埃的深度之特徵。控制蝕刻提供晶圓中心處具有608埃的蝕刻深度,以及晶圓邊緣處具有580埃的蝕刻深度,以及自晶圓邊緣的3mm處具有555埃的深度之特徵。應該要注意的是,即使控制蝕刻進行蝕刻較長的期間,但是本發明蝕刻可產生比控制蝕刻大約12%的蝕刻特徵。此外,應該要注意的是,本發明蝕刻之中心處對自邊緣的3mm之蝕刻深度之間的變化會低於控制蝕刻。此外,比較控制蝕刻與本發明蝕刻可知自晶圓邊緣的3mm之彎曲的特徵會藉由本發明蝕刻而降低。
較佳而言,氧對的含碳與氫分子之流量比係介於0:100與1:1之間。因此,在某些實施例中,氧不會存在於沈積氣體中,使得在沈積期間,氧不會存在。更較佳而言,氧對的含碳與氫分子之流量比係介於0:100與1:2之間。最佳而言,氧對的含碳與氫分子之流量比係介於0:100與1:10之間。
低碳氫比的沈積氣體可輕易地得到聚合物。例如,1:1的比可使用CHF3 得到,以及1:2的比可使用CH2 F2 得到,以及1:3的比可使用CH3 F得到。
其他實施例可使用193nm或小的光阻材料。
較佳而言,較高頻率源所供應的功率係介於50與3000瓦之間。更較佳而言,較高頻率源所供應的功率係介於100與2000瓦之間。最較佳而言,較高頻率源所供應的功率係介於500與1000瓦之間。
雖然本發明已就許多較佳實施例來說明,但是有落於本發明的範圍內之變化、變更、以及各種替代等效物。也應該知道的是,實施本發明的方法及裝置會有許多變化方式。因此意謂以下後附的申請專利範圍係解讀為包含落於本發明的真實精神及範圍內之所有此種的變化、變更、修飾、以及各種替代等效物。
204...晶圓
206...外緣
208...蝕刻層
210...抗反射塗層
212...光阻遮罩
214...抗反射塗層
216...蝕刻層
224...特徵
300...電漿處理室
302...限制環
304...上方電極
308...下方電極
310...氣體源
320...排氣泵
328...反應器頂端
335...控制器
344...第一射頻源
348...第二射頻源
352...室壁
800...電腦系統
802...監視器
804...顯示器
806...外蓋
808...碟機
810...鍵盤
812...滑鼠
814...碟片
822...處理器
824...記憶體
826...固定磁碟
830...揚聲器
840...網路介面
本發明係藉由附圖的圖式中之非受限的例子作說明,且其中相似的參考標號係與類似元件有關,且其中:圖1係本發明的一實施例中所使用之製程的流程圖;圖2A-D係根據圖1的製程所處理之晶圓的概要側視圖;
圖3係可用於本發明的一實施例中之製程室的概圖;圖4A-B係可用來當作控制器的電腦系統之概圖;以及圖5係晶圓的頂視圖,其中會移除晶圓的外緣周圍之光阻遮罩,以曝露蝕刻層。

Claims (20)

  1. 一種在晶圓上形成半導體裝置之方法,包括:形成蝕刻層於晶圓上;形成光阻遮罩於該蝕刻層上;移除僅環繞該晶圓的外緣之該光阻遮罩,以曝露環繞該晶圓的該外緣之該蝕刻層;提供包括含碳及氫分子的沈積氣體;自該沈積氣體形成電漿;沈積聚合物層於環繞該晶圓的該外緣之曝露蝕刻層上,其中該聚合物係自該沈積氣體中的該電漿形成;以及當消耗該光阻遮罩及沈積於環繞該晶圓的該外緣之曝露蝕刻層上的該聚合物時,經由該光阻遮罩蝕刻該蝕刻層。
  2. 如申請專利範圍第1項之方法,更包括在移除環繞該晶圓的該外緣之該光阻遮罩之後,將該晶圓置於蝕刻室中,其中提供該沈積氣體,自該沈積氣體形成電漿,沈積聚合物層,以及蝕刻該蝕刻層均發生於該蝕刻室內的原處,並且其中在曝露蝕刻層上的沈積聚合物層增加遍及該晶圓的蝕刻均勻性。
  3. 如申請專利範圍第2項之方法,其中該沈積氣體更包括含氟分子,使得該聚合物層為氫氟碳聚合物。
  4. 如申請專利範圍第3項之方法,其中移除僅環繞該晶圓的該外緣之該光阻遮罩包括使用濕式剝離,以移除僅環繞該晶圓的該外緣之該光阻遮罩。
  5. 如申請專利範圍第4項之方法,其中移除環繞該晶圓的該外緣之該光阻遮罩更包括移除環繞該晶圓的該外緣之該光阻的僅2-3mm。
  6. 如申請專利範圍第5項之方法,其中該沈積氣體的碳氫比之範圍為1:1至1:3。
  7. 如申請專利範圍第6項之方法,其中該沈積氣體更包括氧。
  8. 如申請專利範圍第7項之方法,其中含碳、氫、以及氟分子為氫氟碳。
  9. 如申請專利範圍第8項之方法,其中該氫氟碳係CHF3 、CH2 F2 、以及CH3 F中的至少之一。
  10. 如申請專利範圍第9項之方法,其中該蝕刻層包括矽。
  11. 如申請專利範圍第10項之方法,其中該蝕刻層包括氧化矽、SiC、以及SiCOH中的至少之一。
  12. 如申請專利範圍第11項之方法,其中該沈積氣體更包括Ar、N2 、以及C4 F8
  13. 如申請專利範圍第1項之方法,其中該沈積氣體更包括含氟分子,使得該聚合物層為氫氟碳聚合物。
  14. 如申請專利範圍第1項之方法,其中移除僅環繞該晶圓的該外緣之該光阻遮罩包括使用濕式剝離,以移除僅環繞該晶圓的該外緣之該光阻遮罩。
  15. 如申請專利範圍第1項之方法,其中移除環繞該晶圓的該外緣之該光阻遮罩更包括移除環繞該晶圓的該外緣之該光阻的僅2-3mm。
  16. 如申請專利範圍第1項之方法,其中該沈積氣體的碳氫比之範圍為1:1至1:3。
  17. 如申請專利範圍第1項之方法,其中該沈積氣體更包括氧。
  18. 如申請專利範圍第1項之方法,其中該沈積氣體更包括氟且其中含碳、氫、以及氟分子為氫氟碳。
  19. 如申請專利範圍第1項之方法,其中該沈積氣體包括CHF3 、CH2 F2 、以及CH3 F中的至少之一。
  20. 如申請專利範圍第1項之方法,其中該蝕刻層包括矽。
TW094128974A 2004-09-03 2005-08-24 均勻控制的蝕刻 TWI405265B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/934,324 US7090782B1 (en) 2004-09-03 2004-09-03 Etch with uniformity control

Publications (2)

Publication Number Publication Date
TW200618115A TW200618115A (en) 2006-06-01
TWI405265B true TWI405265B (zh) 2013-08-11

Family

ID=35478640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094128974A TWI405265B (zh) 2004-09-03 2005-08-24 均勻控制的蝕刻

Country Status (6)

Country Link
US (1) US7090782B1 (zh)
JP (2) JP2008512853A (zh)
KR (1) KR101155843B1 (zh)
CN (1) CN100487874C (zh)
TW (1) TWI405265B (zh)
WO (1) WO2006028673A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1978351A (zh) * 2005-12-02 2007-06-13 鸿富锦精密工业(深圳)有限公司 一种模仁保护膜的去除装置及方法
US8370836B2 (en) 2010-01-28 2013-02-05 Dell Products, Lp System and method to enable power related decisions in a virtualization environment
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
US20130267097A1 (en) * 2012-04-05 2013-10-10 Lam Research Corporation Method and apparatus for forming features with plasma pre-etch treatment on photoresist
CN103456623A (zh) * 2012-05-29 2013-12-18 上海宏力半导体制造有限公司 减少晶圆边缘聚合物沉积的刻蚀控制方法
CN103000513B (zh) * 2012-12-19 2015-10-28 复旦大学 一种多孔低介电常数材料SiCOH薄膜的刻蚀方法
US10386829B2 (en) * 2015-09-18 2019-08-20 Kla-Tencor Corporation Systems and methods for controlling an etch process
CN109273358A (zh) * 2018-08-31 2019-01-25 上海华力集成电路制造有限公司 晶圆的侧墙刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200402091A (en) * 2002-07-10 2004-02-01 Nec Electronics Corp Method of removing polymer and apparatus for doing the same
TW200414375A (en) * 2002-12-20 2004-08-01 Shipley Co Llc Electronic device manufacture
TW200416948A (en) * 2002-09-25 2004-09-01 Intel Corp Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455826A (en) * 1987-08-26 1989-03-02 Nec Corp Manufacture of semiconductor device
TW345681B (en) * 1996-12-13 1998-11-21 Taiwan Semiconductor Mfg Co Ltd Method for removing covering layer on the peripheral edge portion of wafer
JP3178379B2 (ja) 1997-07-29 2001-06-18 住友電装株式会社 電気接続箱
US5783482A (en) * 1997-09-12 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent oxide peeling induced by sog etchback on the wafer edge
JP3987637B2 (ja) * 1998-05-22 2007-10-10 東京エレクトロン株式会社 エッチング方法
TW392228B (en) 1999-01-19 2000-06-01 United Microelectronics Corp Method for removing photoresist on wafer edge in manufacturing semiconductor devices
US6372634B1 (en) 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
KR100343286B1 (ko) 1999-11-05 2002-07-15 윤종용 웨이퍼 가장자리의 결함 요인 처리 방법
KR20010093006A (ko) * 2000-03-28 2001-10-27 윤종용 웨이퍼 에지 처리 방법
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
KR100452317B1 (ko) 2001-07-11 2004-10-12 삼성전자주식회사 포토리소그래피 공정시스템 및 그 방법
US6746308B1 (en) 2001-07-11 2004-06-08 Advanced Micro Devices, Inc. Dynamic lot allocation based upon wafer state characteristics, and system for accomplishing same
US20060051968A1 (en) * 2001-12-13 2006-03-09 Joshi Ajey M Self-aligned contact etch with high sensitivity to nitride shoulder
KR100442194B1 (ko) 2002-03-04 2004-07-30 주식회사 씨싸이언스 웨이퍼 건식 식각용 전극
US6936546B2 (en) * 2002-04-26 2005-08-30 Accretech Usa, Inc. Apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates
US6878612B2 (en) 2002-09-16 2005-04-12 Oki Electric Industry Co., Ltd. Self-aligned contact process for semiconductor device
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7247575B2 (en) * 2004-06-30 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step EBR process for photoresist removal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200402091A (en) * 2002-07-10 2004-02-01 Nec Electronics Corp Method of removing polymer and apparatus for doing the same
TW200416948A (en) * 2002-09-25 2004-09-01 Intel Corp Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
TW200414375A (en) * 2002-12-20 2004-08-01 Shipley Co Llc Electronic device manufacture

Also Published As

Publication number Publication date
JP2013016844A (ja) 2013-01-24
CN100487874C (zh) 2009-05-13
WO2006028673A1 (en) 2006-03-16
CN101057320A (zh) 2007-10-17
TW200618115A (en) 2006-06-01
JP2008512853A (ja) 2008-04-24
US7090782B1 (en) 2006-08-15
KR101155843B1 (ko) 2012-06-20
KR20070097408A (ko) 2007-10-04

Similar Documents

Publication Publication Date Title
KR101353239B1 (ko) 피치 감소
CN102007570B (zh) 用高蚀刻速率抗蚀剂掩膜进行蚀刻
JP5081917B2 (ja) フッ素除去プロセス
KR101534883B1 (ko) 마스크 트리밍
CN100543946C (zh) 蚀刻掩模特征临界尺寸的减小
US7491647B2 (en) Etch with striation control
US7772122B2 (en) Sidewall forming processes
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
KR20060126909A (ko) 피쳐 임계 치수의 감소
KR20100106347A (ko) 산화물 스페이서를 이용한 피치 감소
TWI357105B (en) Method and apparatus for etching a feature in an e
US8470715B2 (en) CD bias loading control with ARC layer open
JP2013016844A (ja) 均一性を制御したエッチング
US20060011578A1 (en) Low-k dielectric etch