TWI313101B - Op driver with the function of canceling op offset - Google Patents

Description

1313101 玫、發明說明： 【發明所屬之技術領域】 本發明係關於運算放大器驅動電路與消除運算放大 器之偏移電壓的方法。 【先前技術】 一般薄膜電晶體液晶顯示器（Thin Film crystal display，TFT_LCD)的源極驅動器（s〇職 Dnver)的輸出電壓都是由運算放大器（如咖如⑷ ―11〜0所驅動。因&，運算放大器的偏移電壓（offset voltage)會影響源極驅動器的輸出電壓。而運算放大器會因 製程的關係，造成每個運算放大器所輸出的偏移電壓；相 同’進而影響到液晶顯示器之色彩品質。因此，消除該偏 移電壓疋源極驅動器必須解決之問題。 第1A圖疋$知的運鼻放大器消除偏移電壓的運算放 大器驅動電路。如帛1A圖所示，該運算放大器驅動電路 10包含三個開關U、12與13、—電容14、以及—運算放 大器15。輸入訊號Vin經由開關u後輸入至運算放大器 15的正輸入端。該輸入訊號Vin另外經由開關12與13後 輸=至運算放大！g 15的負輸人端。電容14連接於運算放 大f 15的正輸入端以及開關12與13的連接點。而且， 運异放大器15的輸出端回授到負輸人端。該運算放大器 驅動電路10的運作分為兩個階段，第—階段為偏移電壓 取樣階段，第二階段為偏移電壓保持階段。 1313101 第1B圖是第1A圖之運算放大器驅動電路的偏移電壓 取樣階段的開關狀態，而第1C圖是第1Α圖之運算放大器 驅動電路的偏移電壓保持階段的開關狀態。如第1B圖所 示’在偏移電壓取樣階段時，開關11與1 3導通（Turned ON)，開關12斷路（Turned OFF)。因此，運算放大5| 15 的偏移電壓會儲存在電容14的兩端。而如第ic圖所示， 在偏移電壓保持階段時’開關11與13斷路，開關12導 通。因此，儲存在電容14兩端的電壓值會與運算放大器 is的偏移電壓抵銷，使運算放大器15的輸出端電壓v〇ut 與輸入電壓Vin相同。 但疋，上述技術需要輸入電壓直接去對電容進行充 電，因此輸入訊號的推力需要足夠才有辦法達到。當輸入

訊號的推力不夠時，上述技術的效果將不理想且會影響反 應速度。 S 【發明内容】 有鑒於上述問題，本發明之目的是提出一種可消除運 算放大器的偏移電壓且不需由輸入訊號直接對電容充電 之運算放大器驅動電路。 電路: = 大算放大器之偏移電壓的運算放大器驅動 大器，;;運算含，截波器之運算放 Ά ^ 〇’、有第一輸入端、一第二輸入端以 及一輸出端；一第—„ Μ〆认 開關，係接收一輸入電壓並連接至運 大器之第—輸入端；一第二開關，係連接於運算放大 7 1313101 器之第-輸入端與運算放大器 連接於運算放大器之第二輸 U'開關，係 端；以及-電容’係連接於運算放大、運放7之輸出 通、第二開關斷路、第一幹入i 開關與第三開關導 弟輸入端切換為正輸入端以及第二 輸入端切換為負輸入端；而在輪出電壓階段時，第—開關 與第三開關斷路、第二開關導is # 町乐開關 入诚…-仏# 第—輸入端切換為負輸 入端以及第一輸入端切換為正輸入端。 由於該運算放大器驅動電路係由運算放大器之輸出 端直接對電容充放電，因此不需提高輪人訊號之推力且 可縮短電容充放電時間。 【實施方式】 以下參考圖式詳細說明本發明消除運算放大器之偏 移電Μ的運算放大器驅動電路。 一般的運算放大器之正輸人端與負輸人端的接腳均 固定無法交換。但具有戴波器（chopper)之運算放大器則 可經由一切換信號來控制正輸入端與負輸入端的接腳。第 2A與2BgU員示不同接腳之具有錢器之運算放大器的電 路圖。如第2A與2B圖所示，該具有截波器之運算放大器 20除了包含一般運算放大器之四個電晶體21卜212、213、 214、一輪出增益級（〇utput Gain Stage)22、以及一電流源 23之外’還包含四個開關sw2卜SW22、SW23以及SW24。 電晶體211、212串接在一起，且電晶體213、214串接在 1313101 一起。電晶體212、214之閘極互相連接，且電晶體211、 2 13的源極互相連接後經由電流源23接地。開關SW2 1連 接於電晶體212之閘極與汲極且開關SW23連接於電晶體 214之閘極與汲極。且因電晶體212、214之閘極互相連接， 所以開關SW21與開關SW23之其中一端亦互相連接。電 晶體212之汲極經由開關SW22與SW24連接至電晶體214 之汲極。而開關SW22與SW24的連接點的訊號連接至輸 出增益級22的輸入端。而開關SW21、SW22、sw23以及 SW24可以由一切換信號來控制導通與否。 將電晶體213、211的閘極分別定義為第一輸入端與 第一輸入端。因此如第2A圖所示，由於開關與 導通，且開關SW22與SW23斷路，戶斤以在此狀態下第一 輸入端為正輸入端而第二輸入端為負輸入端。另外，如第 2B圖所示’由於開關^21與SW24斷路，且開關哪2 與SW23導通，所以在此狀態下第一 ^「禾 W入端為負輸入端而 第一輸入端為正輸入端。 第3A圖為本發明消除運算放大器之偏移電壓的運算 :„電路第一實施例的電路圖，且該運算放大器驅 動電路是處於輸入電壓儲存階段。m 卄丨^又第3B圖為第3A圖運算 放大器驅動電路的簡化圖。第4a 丄 .币4A圖為本發明消除運算放 大器之偏移電壓的運算放大器 敗同 ％動電路第一實施例的電 路圖，且該運算放大器驅動電路 4Bm ΛΑ 疋處於輸出電壓階段。第 圖為第4Α圖運算放大nna紅+ 卜 圃迷异放大is驅動電路的簡化圖。 如第3A圖所示，本發明消除 于、連异放大器之偏移電壓 9 1313101 的運算放大器驅動電路30包含第一開關SW3丨、第二開關 SWW與第三開關SW33、一具有戴波器之運算放大器31、 以及-電容3 2。輸入電壓V i n經由第一開關s w 3 ι接到旦 有截波器之運算放大器31的第—輸入端A。具有截波器之 運算放大器31的輸出端經由第二開關8贾32回授到第一輸 "入端A。而具有截波器之運算放大器3丨的輸出端經由第三 關SW33回授到第二輸入端B，且第二輸入端B經由電 容32接地。而且在此輸入電壓儲存階段，具有截波器之 .運算放大器的第-輸入端為正輸入端，而第二輸1端 為負輸入端。 所以，請參考第3B圖，運算放大器31的第一輸入端 (正輸入端）接收輸入電壓Vin，而運算放大器31的第二輸 入端（負輸入端）和輸出端和電容32連接在一起。所以，電 容32便可以藉由該運算放大器31的輸出端充電，並儲存 運算放大器的輸出電壓。假設此時運算放大器的偏移電壓 為正偏移電壓。此時電容32所儲存的電壓vc為輸入電壓 Vln加上運算放大器31的偏移電壓Vos。運算放大器311 為理想且沒有偏移電壓之運算放大器。

Vc = Vin + Vos ⑴ 接著將第3A圖的運算放大器驅動電路之輸入電壓儲 存階段切換到第4A圖的運算放大器驅動電路之電壓輸出 階段。，亦即，將運算放大_ 31 @正輸入端和負輸入端互 換而運算放大器31的偏移電壓也因輸入端互換的關係， 由正偏移電壓變成負偏移電壓。 1313101 如第4A圖所示，運算放大器驅動電路30,的元件與第 3A圖的運算放大器驅動電路30均相同，其差異為第一開 關SW31與第二開關SW33斷路，且第二開關SW32導通。 同時，運算放大器驅動電路30,的具有戴波器之運算放大 器31的第一輸入端A為負輸入端’且第二輸入端b為正 輸入端。 所以，請參考第4B圖’運算放大器31的輸出端回授 到第一輸入端（負輸入端）’而運算放大器31的第二輸入端 (正輸入端）接收電容32之電壓作為輸入電壓Vin ^所以此 時之輸出電壓Vout為電容電壓Vc減去偏移電壓v〇s。 Vout = Vc — Vos ...(2) 將第（1)式帶入第（2)式即可推導出輸出電壓v〇ut等於 輸入電壓Vin。

Vout = Vin + Vos ™ Vos = Vin (3) 因此，在電壓輸出階段所產生之輸出電壓v〇ut等於輸 入電壓Vin，完全不受運算放大器31的偏移電壓v〇s所影 響。所以，即使運算放大器因製程的關係，造成每個運算 放大器所輸出的偏移電壓不相同亦不會影響輸出電壓

Vout。而且，由於電容32所儲存的電壓Vc是在輸入電壓 儲存階段由運算放大器31的輸出端直接驅動，所以不需 提高輸入訊號之推力且可縮短輸入電壓儲存階段的時 間。本發明之消除運算放大器之偏移電壓的運算放大器驅 動電路可應用於TFT-LCD之源極驅動電路以及其他需要 源極驅動電路的裝置。 1313101 第5A與5B圖為本發明消除運算放大器之偏移電壓的 運算放大器驅動電路第二實施例的電路圖，其中第5A圖 為偏移電壓取樣的開關狀態，而第5B為偏移電壓保持的 開關狀態》 如第5 A與5B圖所示，消除運算放大器之偏移電壓的 運算放大器驅動電路50除了包含一般運算放大器之四個 電晶體 211、212、213、214、一輸出增益級（0utput Gain Stage)22、以及一電流源23之外，還包含三個開關SW5 1、 SW52、SW53以及一個電容54。電晶體211、212形成一 第一電流路徑’而電晶體213、214形成一第二電流路徑， 第一電流路徑與第二電流路徑形成差動對（differential pair)架構，且電晶體212與電晶體214的閘極經由電容54 連接。而電晶體2 14之閘極經由開關SW5丨連接於電晶體 214之汲極、電晶體211之閘極經由開關SW52連接於電 b曰體214之閘極、以及電晶體2 11之閘極經由開關SW53 連接於輸出增益級22之輸出端。在此實施例中，電晶體 212、214為PMOS電晶體，而電晶體211、213為NM〇s 電晶體。 第5A圖所示之消除運算放大器之偏移電壓的運算放 大器驅動電路為偏移電壓取樣的開關狀態，此時開關 SW5卜SW52導通，而開關請53斷路。所以，電流鏡的 兩個PM0S電晶體的閘極和汲極端相連，且該運算放大器 之兩輸人端Π^ΙΝ-起連接到—輸人電壓，藉以分別供 應兩個差動對的輸人信號。當沒有製程因素時，此兩條電 12 1313101 抓路徑的電流值是相同的’但是加入製程因素後，此兩條 電流路徑電流是些微的不相同。此時利用電容54來儲存 兩條流不同電流路徑的PMOS電晶體的閘極電壓差。 第5B圖所示之消除運算放大器之偏移電壓的運算放 大器驅動電路為偏移電壓保持的開關狀態，此時開關 SW51、SW52斷路’而開關SW53導通。此時，運算放大 器回到正常操作的連接，也就是輸入端IN接到運算放大 益輸出端的電壓回授端。電流路徑上的pM〇s電晶體212、 214的閘極之間加上一電容，此電容儲存兩個電流路徑些 微不同的電壓差。利用此電容54讓兩條電流路徑分別供 應所需的電流來消掉因製程所造成的輸出電壓漂移。 所以，如第5A與5B圖所示，輸入端電壓訊號不需直 接推動電容54來進行充放電， 來消除因製程產生的偏移電壓。 且利用改變電流鏡的電流 ’但並不因此限定本發明 I，該行業者可進行各種 以上雖以實施例說明本發明， 之範圍，只要不脫離本發明之要旨 變形或變更。 【圖式簡單說明】

取樣階段的開關狀態。 第1C圖是第1A圖 1C圖是第1A圖之運算放大器 驅動電路的偏移電壓 13 1313101 保持階段的開關狀態。 第2A與2B圖顯不具有截波器之運算放大器的 圖。 第3A圖為本發明消除運算放大器之偏移電壓的運算 放大ϋ驅動電㈣電路圖’且該運算放大器驅動電路是處 於輸入電壓儲存階段。 第3Β圖為第3Α圖運算放大器驅動電路的簡化圖。 第4Α 本發明请除運算放大器之偏移電壓的運算 &大ϋ驅動電路的電路圖’且該運算放大器驅動電路是處 於輸出電壓階段。 第4Β圖為帛4Α圖運算放大器驅動電路的簡化圖。 第5Α與5Β圖為本發明消除運算放大器之偏移電壓的 運算放大器驅動電路第二實施例的電路圖，其中第5Α圖 為偏移電壓取樣的開關狀態’而第5β為偏移電壓保持的 開關狀態。 圖式編號 10、 30、30’運算放大器驅動電路 11、 12、13 開關 14、32、54 電容 15運算放大器 20、31具有截波器之運算放大器 211、212、213、214 電晶體 22 輸出增益級（Output Gain Stage) 14 1313101 23 電流源 SW21、SW22、SW23、SW24 開關 SW31 ' SW32 > SW33 開關 50消除運算放大器之偏移電壓的運算放大器 SW51 ' SW52 ' SW53 開關

Claims (1)

1. 2. I3131〇i 拾、申請專利範圍： 1' —種消除運算放大器之偏移電壓的運算放大器驅動電路，包 含： —具有截波器之運算放大器，該運算放大器具有一第一輸入 端 第一輸入端以及一輸出端； —第一開關，具有一第一端與一第二端，其中該第一端接收一 輪入電壓’且該第二端連接至前料算放大ϋ之前述第—輸入端； ^ —第二開關，係連接於前述運算放大器之第一輪入端與前述運 算放大器之輸出端； 第三開關，係連接於前述運算放大器之第二輪入端與前述運 算放大器之輸出端；以及 一電容，係連接於前述運算放大器之第二輸入端； 其中在i入電壓儲存階段時，前述第一開關與前述第三開關 導通、前述第二開關斷路、前述第—輸人端切換為正輸人端以及前 述第一輸人端切換為負輸人端；而在__輸出電壓階段時，前述第一 開關與前述第三開關斷路、前述第二開關導通、前述第—輸入端切 換為負輸入端以及前述第二輸入端切換為正輸入端。W入端切 如申請專利範㈣丨項所記載之消除運算放大器之偏移電壓 的運异放大_動電路，其中前述具有截波器之運算放 由-控制信號控制前述第—輸人端與前述第二輪於 入端與諸入叙域。 输 如㈣專利，第！項所記載之消除運算放大器之偏移電麼 的運舁放大器驅動電路係應用於薄膜電晶體液晶 極驅動電路。 t暴 16 3. 1313101 5. 如申請專利範圍第4項所記載之消除運算放大器之偏移電壓 的運算放大器驅動電路還包含一電流源，係連接於前述第二電 晶體的源極與前述第四電晶體的源極。 6. 如申請專利範圍第4項所記載之消除運算放大器之偏移電壓 的運算放大器驅動電路，其中前述第一輸入端為負輸入端。 、 7.如申請專利範圍第6項所記載之消除運算放大器之偏移電壓 . 的運算放大器驅動電路，其中前述第二輸入端為正輸入端。 8. 如申請專利範圍第4項所記載之消除運算放大器之偏移電壓 # 的運算放大器驅動電路，其中前述第一電晶體與前述第三電晶 體為PMOS電晶體。 9. 如申請專利範圍第8項所記載之消除運算放大器之偏移電壓 的運算放大器驅動電路，其中前述第二電晶體與前述第四電晶 體為NMOS電晶體。

   18