[go: up one dir, main page]

TWI309089B - Fabrication method of active device array substrate - Google Patents

Fabrication method of active device array substrate Download PDF

Info

Publication number
TWI309089B
TWI309089B TW095128593A TW95128593A TWI309089B TW I309089 B TWI309089 B TW I309089B TW 095128593 A TW095128593 A TW 095128593A TW 95128593 A TW95128593 A TW 95128593A TW I309089 B TWI309089 B TW I309089B
Authority
TW
Taiwan
Prior art keywords
layer
light
region
photoresist layer
transmissive
Prior art date
Application number
TW095128593A
Other languages
English (en)
Other versions
TW200810125A (en
Inventor
Chia Ming Chang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW095128593A priority Critical patent/TWI309089B/zh
Priority to US11/562,423 priority patent/US7763416B2/en
Publication of TW200810125A publication Critical patent/TW200810125A/zh
Application granted granted Critical
Publication of TWI309089B publication Critical patent/TWI309089B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0231Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Liquid Crystal (AREA)

Description

1309089 QDI94110 19284twf.doc/e 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種主動元件陣列基板的製造方 法’且特別是有關於一種藉由多重穿透式光罩(multi tone mask)來製造主動元件陣列基板的方法。 【先前技術】 現今社會多媒體技術相當發達,多半受惠於半導體元 件或顯示裝置的進步。就顯示器而言,具有高晝質、空間 利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶 體液晶顯示器已逐漸成為市場之主流。 薄膜電晶體液晶顯示器主要是由一薄膜電晶體陣列 基板、一彩色濾光基板與一夾於兩基板之間的液晶層所構 成。一般來說,傳統薄膜電晶體陣列基板之製造方法需透 過五道光罩製程才能完成,其中第一道光罩製程主要是將 閘極與掃描線(scan line)定義出來,第二道光罩製程主 要是將通道層(ehannel)定義出來,f三道光罩製程主要 是將源極(s_e)、汲極(dram)與資料線(d: 第四道光罩製程主妓將保護 _ 無不朝向縮減光罩製程的次數來笋展 豕錢廠商 (―)並降低製造成本輪薄嗅電:提體= 1309089 QDI94110 19284twf.doc/e 板之製程實有改進之必要。 【發明内容】 本發明之目的是提供— 方法,以解決料之元件_基板之製造 造時間的問題。&方去無法有效降低製造成本與製 列基其:::下:;明提出一種主動元件陣 „ ^ ”包括下列步驟:首先,提供一其拓 透光式2 ’其中多重穿透式光罩具有至少四種 板上形成一問絕緣層,以成°接著’於基 形成一通道戶材料展 後盍閘極。之後,於閘絕緣層上 屬材料層。“金:卜科::道層材料層上形成-金 多重穿透式光罩對光开成:^層’並藉由 阻層。上述之圖案化光阻層:=二形芯圖案化光 上方,而突起位=層外,則對應於間極 ίίπ蓋之金屬材料層與通道層材料 蔣…*u 、層。接者,對圖案化光阻層進行一第— 移除U ’移除位於凹陷處之圖案化光阻層,以 口亚暴露出部分之金屬材料層 /幵 之今>1姑<俊私除由開口而暴露 道層。此外:對與—汲極並暴露出部分之通 接著,於餘使得突城位於汲極上。 开4保禮層,以覆蓋突起之頂部、部分 6 1309089 QDI94110 19284twf.doc/e 層:源極、汲極與部分之通道層。然後,對突起 仃弟一移除製程,移除突起並同時移除其上方之保護 I後層中形成—接_σ,並暴露出部分之祕。 成一晝素電極’並填入接觸開口,以盘 及極電性連接。 /、 且有在Γ:ί「一實施例中,上述之多重穿透式光罩可以 1第-透先區、—第二透光區、—第 四透光區,其中多重穿锈彳氺罢+ @ ^ 弟 於H^ 透式先罩之弟一透光區之透光率大 ^弟一透先區之透光率,㈣二透絲之透光率大於第三 之透光率。+❿第—透Μ之透⑽大於第四透光區 光阻it發m施例中’上述藉由多重穿透式光罩對 ί應第一透光區之金屬材料會暴露 3 ir!外,而圖案化光阻層之凹陷會對應第二透 外之,,圖魏光阻層之突起會對應至第:透^ 光阻。I明之—貫施例中’上述之光阻層可以包括正型 且有之—實施例中,上述之多重穿透式光罩可以 ^透光一第二透光區、—第三透光區與一第 穿透^罩之第四透光區之透光率大 之透光率,而第三透光區之透絲大於第二 透光£之透光率,黛奉止 透光率。 一品之透光率大於第一透光區之 1309089 QDI94110 19284twf.doc/e 在本發明之一實施例中,上述藉由多重穿透式光罩對 光阻層進行圖案化後,對應第一透光區之金屬材料會暴露 於圖案化光阻層外,而圖案化光阻層之凹陷會對應第二透 光區,而第三透光區會對應圖案化光阻層中凹陷與突起以 外之部分,且圖案化光阻層之突起會對應至第四透光區。 在本發明之一實施例中,上述之第四透光區豆有最大 透光率之多重穿透絲罩,與其搭配之光阻層材料可以包 括負型光阻。
$發明之—實施射,上述之主動元件陣列基板的 Ik方去,更包括於通道層上形成一歐姆接觸層。 遠離關巾,上述之突起可㈣於汲極上 括灰iir之—實施例+,上述之第-移除製程可以包 括灰ίίί明之—實施例中’上述之第二移除製程可以包 括剝iii明之—實施例中,上述之第三移除製程可以包 穿透㈣縣板之製造方法因採用多重 可以具有三種不同之C丁圖案化,這會使圖案化光阻層 化各個膜層之罩幕,此圖案化光阻層來作為圖案 製造方法^之絲元件_基板之 成本或是製程時可完成。因此,不論是製造 能。 πτ以有效地降低,進而可以大幅提升產 1309089 QDI94110 19284twf.doc/e “為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 第一實施例 圖1A〜1L是本發明之第一實施例之主動元件陣列基 板之製造流程剖面示意圖。請先參考圖1A,首先,提供一 基板210 ’然後於基板21〇上形成一閘極212。詳細地說, 閘極212可以透過例如是物理氣相沈積法(pvD)沈積金 屬材料於基板21〇上,再藉由—道光罩製程對此金屬材料 進行圖案化’即可完成閘極212之製作。上述之金屬材料 可以選用铭、金、銅、錮、鉻、鈦、銘合金或銦合金等低 阻值材料。一般而言,掃描線(Scan line)(未繪示)可 以與閘極212藉由同一道光罩製程而一併形成。 接著請參考圖1B,於基板21〇上形成一閘絕緣層 214,以復盍閘極212與掃描線(未繪示)。詳細地說,閘 絕緣層214之材料可以選用氮切(隨)或是以四乙氧 基石夕燒(TEOS)為反應氣體源而形成之氧化碎(si〇)。 然後,於_緣層214上形成-通道層材料層216,而此 通道層材料層216可以透過例如是化學氣相沈積法(CVD) 沈積非晶矽(amorphous silicon)於閘絕緣層214上。一般 來龙,為了使通道層材料層216與金屬材料之間的接觸阻 抗下降,在實務上更可以選擇於通道層材料層216上形成 摻雜半導體層217,其材料例如是N型摻雜非晶石夕。之 1309089 QDI94110 19284twf.doc/e 後’再於通道層材料216上形成一金屬材料層218。 然後請參考圖1C,於金屬材料層218上形成一光阻 層220,在本實施例中光阻層22〇為正型光阻。當然,光 阻層22〇也可以為負型光阻,而此種情形將會在第三實施 例中作詳細地說明。接著請參考圖1D,提供一多重穿透式 光罩Ml (multitcmemask),其中多重穿透式光罩M1具 有至少二種透光率之區域。舉例而言,本發明之多重穿透 式光罩Ml可以具有一第一透光區T1、一第二透光區丁2、 一第三透光區Τ3與一第四透光區Τ4。其中,多重穿透式 光罩Ml之第一透光區T1之透光率(transmittance)大於 ,二透光區T2之透光率,而第二透光區T2之透光率大於 第二透光區Τ3之透光率,而第三透光區Τ3之透光率大於 第四透光區Τ4之透光率。在本實施例中第四透光區以可 以是不透光區。 Λ,傻’錯由夕重穿透式光罩M1對光阻層22〇進行圖 案化,以形成一圖案化光阻層222。值得留意的是,由於 多重穿透式光罩Ml具有四種不同的透光率,因此光阻層 220在圖案化後所形成的圖案化光阻層222也會 ^ : = = 22於第—透光區T1之透光率最強了且 Μ層220為正型光阻,因此對應第_透光區τ 層220在經過圖案化後會被移除,而使對岸第 = 之金屬材料層218會暴露於圖案化光阻層拉外。方 面,由於在本實_中第四透統τ 對應第四透光區Τ4之光阻層⑽不不透;^,因此 10 1309089 QDI94110 19284twf.d〇c/e 突起Μ 222具有—凹陷2223與一 起通位於凹突 透光區T2會對應至圖# 清楚得知’第= 二诱w必 尤阻層222之凹陷222a,而第 起2221^外_^應至圖案化光阻層222中凹陷222a與突 之 外之邛分,且 對應至第四透光區T4。㈣化先阻層222之突起皿會 Φ 然後請參考圖1Ε,以圖案化光阻層22 皮圖案化光阻層222覆蓋之金屬材料層 217,以及‘二未化光阻層222覆蓋之摻雜半導體層 2!6,以m/化光阻層222覆蓋之通道層材料層 光阻層奶進;t曰第請參^01F,對圖案化 m· 多除製程,其例如是採用灰化 (S mg)衣程’以移除位於凹陷222 :進而形成-開ww會暴露 二去光阻與濕式去光阻。本發明之第一移除 = 灰化(Ashing)製程,即為乾式去光阻,其主要是= 碳-氟(C-Fbased)氣體為反應氣體源並施以一偏壓$ 成電漿(Plasma)來對圖案化光阻層222進行 ^ 移除。 才丨U生地 之後請參考圖1G,採用餘刻製程,以移除由開 而暴露之金屬材料層218以及部分之掺雜半導體層 進而形成-源極218a、-没極⑽與—歐姆接觸日層’ 11 1309089 QDI94110 19284twf.doc/e (Ohm contact layer)。一般來說’資料線(Data line)(未 繪示)可以與源極218a以及汲極218b —併製成。此外, 開口 A可以暴露出部分之通道層216a。 接著請參考圖1H,對圖案化光阻層222進行一第二 移除製程,以移除突起222b以外之圖案化光阻層222,進 而使突起222b可以形成於汲極218b上。上述之第二移除 製程可以選用灰化製程。這裡要特別說明的是,提高灰化 製程之偏壓可以使突起222b之側壁趨於垂直。然後請參考 圖1J,於基板210上形成一保護層230,以覆蓋突起222b 之頂部、部分之閘絕緣層214、源極218a、汲極218b與部 分之通道層216a。這裡要特別說明的是,由於突起222b 之侧壁趨於垂直,且具有相當之高度。因此,保護層23〇 不易形成於突起222b之側壁上。 之後請參考圖1K,對突起222b進行一第三移除製程 製程,以移除突起222b並同時移除突起222b上方之保護 層230 ’以於保護層230中形成一接觸開口 c卜並暴露出 部分之没極鳥。上述之第三移除製程可以選用剝離⑽ off)製程。值得留意的是’由於保護層23〇不易形成於突 起㈣之側壁上’因此突起222b之側壁可以暴露於外, 只要選用適當的光阻去除劑,即可有效地將突起222 除。換言之,接_口 C1内不㈣留光阻,這會使得後 績欲形成之畫素電極能有效地填人闕開口 C1内,以避 免錢電極與汲極218b有_不良的情況發生。 這裡要說明的是,由於本發明之主動元件陣列基板之 1309089 QDI94110 19284twf.doc/e
. ®造方法藉由多重穿透式光罩Ml來進行,因此圖1B〜1K 所示之步驟中,僅透過一道光罩製程即可以將通道層 216a、源極218a、汲極218b與保護層230製作完成。相 較於習知技術需要三道光罩製程才能完成通道層21如、源 極218a、汲極218b與保護層230,本發明之主動元件陣列 基板之製造方法可以有效地降低製造成本,並且縮短製程 時間’進而可以大幅提升產能(Thr〇ughput)。 • 接著請參考圖1L,於基板210上形成一晝素電極 240,以覆蓋住保護層230。此外,晝素電極240會填入接 觸開口 C1而與汲極218b電性連接。詳細地說,晝素電極 240可以透過沈積例如是銦錫氧化物(IT〇)、銦鋅氧化物 • (ΙΖ〇)或鋁鋅氧化物(ΑΖΟ)於保護層230上,並填入 接觸開口 C1。之後,再對上述沈積之材料進行一道光罩製 程,即可完成晝素電極240之製作。上述至此,本發明: 主動元件陣列基板200之製造流程僅透過三道光罩製程, 並配合適當的移除製程,即可製作完成。 • 第二實施例 第二實施例與第一實施例類似,兩者主要不同之處在 於:本實施例所採用之多重穿透式光罩,其透光區之排列 方式會與多重穿透式光罩Ml (如圖1D所示)上之排列方 式不同。首先凊參考圖1A〜1C,本實施例的初始製作步驟 皆與圖1A〜1C所示之步驟類似,於此不多加贅述。 接著請參考圖2A,提供一多重穿透式光罩M2,其中 多重穿透式光罩M2中透光率最低的第四透光區T4會位於 13 1309089 QD1941J 0 I9284twf.doc/e 第二透光區丁3之最外制,g窜 高之第-透光區T1相鄰。0=、^區τ4會與透光率最 化後,突起2孤會形成於圖U吏;^阻層220經由圖案 然後請參考圖犯以^宰
= :=Ϊ被圖案化光阻層222覆蓋之摻雜半侧 :,= :案化光阻層222覆蓋之通道層材料層 移除的過針,可1^通=2°這裡要特別說明的是,在 金屬㈣層218 ^ Ϊ 雜半導體層217與 a A L '一層、·,。構有過度蝕刻(Over etching)的 i古縣^n2B可以清楚得知’圖案化光阻層222之側緣 έ有w工(Overhead )的現象。
接著明參考圖2C,對圖案化光阻層222進行-第-,除製程’其例如是採用灰化製程,以移除位於凹陷222a 處之圖^化光阻層222,進而形成一開口 A。此外,開口 / S *蕗出邛刀之金屬材料層218。之後請參考圖2d,進 行一1虫刻製程’以移除由開口 A而暴露之金屬材料層218 以及心之摻雜半導體層217,進而形成一源極m 一 汲極218b與一歐姆接觸層217a。一般來說,資料線(未 繪不)可以與源極218a以及汲極218b 一併製成。此外, 開口 A可以暴露出部分之通道層216a。 然後請參考圖2E,對圖案化光阻層222進行一第二移 除製程,其例如是採用灰化製程,以移除突起222c以外之 圖案化光阻層222,進而可使突起222c形成於汲極21肋 14 1309089 QDI94110 19284twf.doc/e 上遠離閘極212之一端。這裡要特別說明的是,提高灰化 製程中之偏壓可以使突起222c之側壁接近於垂直。冋 接著請參考圖2F,於基板21〇上形成—保護層⑽, 以覆蓋突起222c之頂部、部分之間絕緣層214、源^論、 汲極218b與部分之通道層2I6a。這裡要特別說明的是, 由於突起222c之側壁相當垂直,且由於突起22以會形成 於沒極通之最外侧。這會使得突起222c與位於&絕緣 層214上之保護層230會有較大的落差。因此,保護層230 =附著於突起222c之側壁上,這有利於後續隨 off)製程的進行。 •之後請參考圖2G ’對突起222C進行一第三移除製程 衣私,以移除突起222C並同時移除突起施上方之保 層230 ’以於保護層23〇中形成一接露出 ^之沒極_。上述之第三移除製程可以選用剝= 私。由於保護層230不易附著於突起处之侧壁上,^ Ξ起二2c右之側壁會暴露於外,只要選用適當的光阻去除
較起222e絲H C2内便不易殘留光阻。 ㈣開口 ,於基板21Q上形成一晝素電極 電性連接。由於杏阳又觸開口 C2,以與及極 此書辛命故〇 於先阻不易殘遠於接觸開口 C2内。因 避免效地填人接_^2内,以進—步 細地說,晝素電極、2=Γ透良的情況發生。詳 了 乂透過沈積例如是銦錫氧化物 15 1309089 QDI94110 19284twf.doc/e UT〇)、銦鋅氧化物(IZq)或轉氧化物(az〇)於保 遵層230上。之後,再對上述沈積之材料進行—道光罩製 程’即可完成晝素電極240之製作。 第三實施例 本實施例與第—實施例非常類似,兩者主要不同之處 在於:本實施例所採用之光阻層22()材料為負型光阻,而 與其格配之夕重穿透式光罩巾各個透光區之透光率也作了 適田地5周整。首先睛參考圖1A〜1C,本實施例的初始製作 步驟皆,圖1A〜1C所示之步驟類似,於此不多加贅述。 接著請參考圖3A,提供一多重穿透式光罩M3,其中 多重穿透^光罩M3具有-第一透光區m、一第二透紐 U2、一第二透光區U3與一第四透光區U4。其中,多重穿 透式光罩M3之第四透光區U4之透光率大於第三透光區 U3之透光率’而第三透光區m之透光率大於第二透光區 U2之透光率,而第二透光區m之透光率大於第一透光區 U1之透光率。在本實施例中第一透光區可以是不透光 區。 接著藉由多重穿透式光罩M3來對光阻層22〇進行圖 案=,這會使得對應於第一透光區m之金屬材料218會 暴路於圖案化光阻層222外,而圖案化光阻層222之凹陷 a ^對應於第二透光區U2,而第三透光區U3會對應於 圖案化光阻層222中凹陷222a與突起222d以外之部分, 且圖案化光阻層222之突起222d會對應於第四透光區U4。 由圖3A可清楚得知,圖案化光阻層222之突起222d 16 1309089 QDI94110 19284twf.doc/e ,呈現倒角狀,這是由於圖案化光阻層222所採 =負型光阻,且絲層220在進行_化製程巾受^ ^ ^見象的影響而造成的。織請參相3B,以圖宰= =22為罩幕,使用則製程移除未被圖案化光阻 ^之金屬材料層218,以及移除未被圖案化光“ 222 =之摻雜半導體層217,以及移除未被圖案化光阻層222 復I之通道層材料層216,以形成一通道層216&。 接著請參考圖3C,對圖案化光阻層222進行— 私除‘私,其例如疋灰化製程,以移除位於凹陷η] 圖=化光阻層222,進而形成一開口 A。此外,開口 ^會 暴路出部分之金屬材料層218。之後請參考圖3d,採用触 刻製程,以移除由開口 A而暴露之金屬材料層218以及 分之摻雜半導體層217,進而可形成—源極218&、一汲極 218b與一歐姆接觸層217a。一般來說,資料線(未繪示) 可以與源極218a以及汲極218b —併製成。此外,開胃口 a 了以暴疼出部分之通道層216a。 然後請參考圖3E’對圖案化光阻層222進行一第二移 除製程,以移除突起222d以外之圖案化光阻層222,進而 可使突起222d形成於汲極218b上。上述之第二移除製程 可以選用灰化製程。這裡要特別說明的是,在進行灰化製 程中採用較低的偏壓可以維持突起222d之倒角狀。當然, 本實施例之主動元件陣列基板之製造方法也可以藉著調整 夕重牙透式光罩M3之各個透光區的位置,以使突起222d 可以形成於汲極218b上遠離閘極212之一端。 17 J309089 QDI94110 19284twf.doc/e 接者清參考圖3F,於基板上形成一保護声230, 以覆蓋突起222d之頂部、部分之閘絕緣層214、源極218a、 汲極218b與部分之通道層216a。這裡要特別說明的是, 由於突起222d為倒角狀。這會使得保護層23〇極不易附著 於突起222d之側壁上,這有利於後續剝離的進行。 之後請參考圖3G ’對突起222d進行—第三移除製程 製程,其可以採用剝離製程,以移除突起222d並同時移除 突起222d上方之保護層230,以於保護層23〇中形成一接 觸開口 C2,並可暴露出部分之汲極218b。由於,突起222d 之外形為倒角狀,這會導致保護層23〇不易形成於突起 222d之側壁上。因此,突起222d之側壁會暴露於外,只 要選用適當的光阻去除劑,即可有效地將 而使接觸開DC2内不易㈣光阻。 牙' 然^青參考圖3H ’於基板21〇上形成一晝素電極 接保護層23G。此外,晝素電極可以填入 C2肉开口pC2 ’以與汲極218b電性連接。由於,接觸開口 入接角Γ門殘留光阻,這會可以使晝素電極施能有效地填 有==兄:Γ步避免晝素電極240獅 過沈積例如是二=物=也)說晝素電極240可以透 (AZO^ ^i ™ 〇\ (IZ〇) 之材料進行-道μ制1 上,之後再對上述沈積 罩衣%,即可完成晝素電極240之製作。 採用^重穿透;,明之主動元件陣列基板之製造方法因 用夕重穿透式«來對級騎行_化,這會使圖案 18 1309089 QDI94110 19284twf.doc/e 化光阻層可以具有三種不同之厚度。以此圖案化光阻層來 作為圖案化各個臈層之罩幕,且搭配適當的移除製程便可 以透過-道光罩製程而製作出通道層、源極、没極愈保護 層。因此,本發明之主動元件陣列基板之製造方法 道光罩製程即可完成。這不但可以有效縮減製程時間,: 能有效降低製造成本,進而相提升產能的目的。 ^然本發明已以較佳實_揭露如上, 限Ϊ本發明,任域習此技藝者,在不_本發明 和範圍内,當可作些許之更動與潤飾 :::砷 範圍當視後附之中請專利範圍所界定者 U之保護 【圖式簡單說明】 ‘、、〇 圖1Α〜1L是本發明之第一實施例之 板之製造流程剖面示意圖。 件陣列基 圖2Α〜2Η是本發明之第二實施例之主 板之製造流程剖面示意圖。 件陣列基 圖3Α〜3Η是本發明之第二實施 板之製造流程剖面示意圖。 動疋件陣列基 【主要元件符號說明】 212 : 閘極 216 : 通道層材料層 217 : 摻雜半導體層 218 : 金屬材料層 218b •汲極 200、300 :主動元件陣列基板 210 .基板 214 :閘絕緣層 216a :通道層 217a :歐姆接觸層 218a :源極 19 1309089 QDI94110 19284twf.doc/e 220 :光阻層 222a :凹陷 230 :保護層 A :開口 T1、U1 :第一透光區 T3、U3 :第三透光區 222 :圖案化光阻層 222b、222c、222d :突起 240 :晝素電極 Cl、C2 :接觸開口 T2、U2 :第二透光區 T4、U4 :第四透光區
Ml、M2、M3 :多重穿透式光罩
20

Claims (1)

1309089 QDI94110 19284twf.d〇c/e 十、申請專利範圍: 1.一種主動元件陣列基板的製造方法,包括: &供一基板與一多重穿透式光罩(multi tone mask ), 其中該多重穿透式光罩具有至少三種透光率之區域; 於該基板上形成一閘極; 於該基板上形成一閘絕緣層,以覆蓋該閘極; 於该閘絕緣層上形成一通道層材料層; 於該通道層材料層上形成一金屬材料層; 於該金屬材料層上形成一光阻層,並藉由該多重穿透 式光罩對該光阻層進行圖案化,以形成一圖案化光阻層, 其中该圖案化光阻層具有一凹陷與一突起,而部分之該金 屬材料層暴露於該圖案化光陴層外’該凹陷對應於該閘極 上方,而該突起位於該凹陷旁; —以該圖案化光阻層為罩幂,移除未被該圖案化光阻層 覆蓋之忒金屬材料層與該通道層材料層,以形成一通道層; 對該圖案化光阻層進行〆第一移除製程,移除位於該 凹陷處之圖案化光阻層,以形成—開口並暴露出部分之該 金屬材料層; 移除由該開口而暴露之該金屬材料層,以形成-源極 與一汲極並暴露出部分之該通道層; ==化光阻層進行,第二移除製程,移除該突起 以外之韻案化光阻層,以使該突起位於該汲極上; 於该f板上形成一保護廣,以覆蓋該突起之頂部、部 分之該閘絕緣層、該源極、該汲極與部分之該通道層;° 1309089 QDI94110 19284twf.doc/e 移行一第三移除製程製程,移除該突起同時 開口並暴路出部分之該汲極;以及 該沒形成—畫输,填人該_ 口,並與 制造:t申ίί利範圍第1項所述之主動元件陣列基板的 疒=其中該多重穿透式光罩具有一第—透光區、一 透光區與一第四透光區,其中該多重 ;ΐ 2 透光區之透光率(一一)大於 第區之透光率,而該第二透光區之透光率大於該 光率,該第三透光區之透光率大於該第四 夢迕η:,圍第2項所述之主動元件陣列基板的 猎由該多重穿透式光罩對該光阻層進行圖 二光^且…r销—透光區之該金屬材料層暴露於該圖案 區If而該圖案化光阻層之凹陷對應該第二透光 透光輯應該圖案化絲層中該凹陷與該突起 以外^⑷且該圖案化光阻層之突起對應該細透光區。 制迕方Πί利範圍第2項所述之主動元件陣列基板的 农k方法,其中該光阻層包括正型光阻。 製造之主動元件陣列基板的 望-、… 牙透式光罩具有一第-透光區、- 穿二2三透光區與一第四透光區,其中該多重 ^二透先區之透光率’而該第三透光區之之透光率大於 22 1309089 QDI94110 19284twf.doc/e 該第二透光區之透光率,兮筮_ -透光區之透光率。 A %區之透光率大於該第 6.如申請專利範圍第5項 製造方法,其中藉由該多重穿透切動^件陣列基板的 案化後,對應該第-透光區之^屬對該光阻層進行圖 亦阻層外,而哕F!莹仆止 至屬材料暴露於該圖案化 兮第三透光區董二;HI安阻層之凹陷對應該第二透光區, 該第:對應韻案化光阻層中該 之部之突起對應該第 製造方法申;動元件陣列基板的 10.如申請專利範圍第!項所述之主叙閉極之-知。 沾#造方法,苴中兮筮必動元件陣列基板 :: ,、中5亥第-移除製程包括灰化ushmg)製 Π.如申請專利範圍第〗項所述之 的製造方法,其中上述移除全 70件陣列基板 括妙刻製程。 歸該金屬㈣層之該移除製程包 項所述之轉元件陣列基板 13.如申請專利範圍第i項所述 匕1^ 的製造方法’其中該第三移除製程包括剝離(1歹土$ 程。 7衣 23
TW095128593A 2006-08-04 2006-08-04 Fabrication method of active device array substrate TWI309089B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095128593A TWI309089B (en) 2006-08-04 2006-08-04 Fabrication method of active device array substrate
US11/562,423 US7763416B2 (en) 2006-08-04 2006-11-22 Fabrication method of active device array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095128593A TWI309089B (en) 2006-08-04 2006-08-04 Fabrication method of active device array substrate

Publications (2)

Publication Number Publication Date
TW200810125A TW200810125A (en) 2008-02-16
TWI309089B true TWI309089B (en) 2009-04-21

Family

ID=39029600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095128593A TWI309089B (en) 2006-08-04 2006-08-04 Fabrication method of active device array substrate

Country Status (2)

Country Link
US (1) US7763416B2 (zh)
TW (1) TWI309089B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438539B (zh) 2010-12-16 2014-05-21 Innolux Corp 陣列基板的形成方法
TWI494670B (zh) * 2012-08-10 2015-08-01 Innocom Tech Shenzhen Co Ltd 藍相液晶顯示面板之電極製造方法
JP2016201257A (ja) * 2015-04-10 2016-12-01 株式会社ジャパンディスプレイ 表示装置の製造方法
KR102525982B1 (ko) 2015-12-28 2023-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN105892221B (zh) * 2016-06-07 2019-10-01 深圳市华星光电技术有限公司 半色调掩模板及tft基板的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100682358B1 (ko) 2003-11-10 2007-02-15 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 제조 방법
KR101003577B1 (ko) 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법

Also Published As

Publication number Publication date
US20080032235A1 (en) 2008-02-07
TW200810125A (en) 2008-02-16
US7763416B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
TW201003844A (en) Method for fabricating thin film transistor array substrate
TWI272419B (en) Thin film transistor array panels
TW200401454A (en) Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor
TWI356499B (en) Method for fabricating pixel structure
CN104576542A (zh) 阵列基板及其制作方法、显示装置
TWI298951B (en) A method of forming a metal pattern and a method of fabricating tft array panel by using the same
CN109509707A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
TWI358820B (en) Active device array substrate and fabrication meth
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
TWI408812B (zh) 畫素結構的製作方法
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
TWI309089B (en) Fabrication method of active device array substrate
US8273590B2 (en) Methods for manufacturing array substrates
US8679878B2 (en) Array substrates and methods for manufacturing the same
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
CN106449519B (zh) 一种薄膜晶体管及制作方法、显示装置
TWI326486B (en) Method for manufacturing pixel structure
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
US8324098B2 (en) Via and method of forming the via with a substantially planar top surface that is suitable for carbon nanotube applications
CN105931985A (zh) 阵列基板及其制作方法、显示装置
TW200529439A (en) Method of fabricating thin film transistor array substrate and stacked thin film structure
CN104103583A (zh) 阵列基板及其制作方法和显示面板
US9673228B2 (en) Display panel
TWI520347B (zh) 氧化物半導體薄膜電晶體及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees