TWI305945B - Method of fabricating dual damascene structure - Google Patents

Description

-1305945 九、發明說明： 【發明所屬之技術領域】. 本發月係關於種雙鎮鼓結構的製作方法，特別是一 種整口各制裝程於同—則反應室進行之雙鑲後結構的 製作方法。 【先前技術】 目前，積體電路内的多重金屬内連線（则itiievd 如嶋職tS)製程是，嵌技術為主，其又可概分為單鑲 嵌(single damascene)製程及雙鑲嵌(duai damascene)製程， 由於雙賴製程可大幅減少2()-30%的製程步驟 ，而且又能 降低導線浦塞間的接觸電阻，並增進其可靠性，所以現 今大部f”的金屬β i%線(metal ^她麵⑽丨㈣大都是採用 雙鑲叙製程。此外，為降低金屬内連線的電阻值及寄生電 谷效應’以增快訊號的傳遞速度，現行之半導體製程大多 疋先在低介電值材料（1〇w_K)所構成之介電層中蝕刻出具 有溝渠(trench)與介層洞(viah〇le)的雙鑲嵌結構，再填入銅 金屬並平坦化，以完成金屬内連線的製作。因此就雙鑲嵌 製程而言’介電層中之雙鑲嵌結構的蝕刻步驟可視為是最 重要的關鍵技術之一。 在先前技術中，不論是溝渠優先(trench-first)、介層洞優 先(via-first)或部分介層洞優先(partial-via-first)等之雙鑲嵌: .1305945 結構的餘刻步驟均是利用乾式的電漿氣體做為蝕刻介電層 的工具’其蝕刻反應室（chamber)必須處於真空狀態，且蝕 刻反應室大多採用所謂的沉積模式（deposition mode)，亦即 在独刻反應室内壁會沉積有一層高分子聚合物，其目的在 於防止電衆氣體直接接觸钱刻反應室内壁而造成金屬污 染’同時此高分子聚合物層相對於當做钱刻遮罩的光阻圖 案具有較高的钱刻選擇比。然後，在完成第一階段的钱刻 反應後’例如介層洞的❹丨製程’接著就必減進行去除 光阻圖案的灰化(ashing)製程以及清洗的㈣，隨後才能再 利用其他的蚀刻遮罩來或光阻圖案來進行第二階段的仙 反應’例如溝渠的蝕刻製程。但由於所使用的光阻大部分 編物質’因此去除光阻圖案必須實施於其他的光阻剝 除機台（photoresist stripper) ’ 亦即蝕刻 (venting)，“取出半導體晶圓並傳送至光阻剝二台中了 • 則反應室中並抽真 空，以進行下-階段的钱刻步驟。因為倘若於蚀刻反應室 中直接以氧氣電漿去除光阻，將會連同餘刻反應室内壁所 沉積的高分子聚合物層一併去除。 此外，同-姓刻反應室往往需要進行不同參數的錄刻 製程，然而，在切換不同階段之餘刻製程時，後一製程之 環境往往會受到前-製程之影響，此印所謂記憶效應 (memory effect)，此雜刻反應室内氣體不穩定的狀況往往 1305945 造成後-製程製造出之雙触結構品f不佳，進而影響半 導體元件的财度’因此’上述雙鑲嵌結構的關步驟和 去除光阻的步驟必須在不同的機台分別進行，而無法在同 一個製程反應室中完成。簡而言之’先前技術製作雙镶散 結構時，半導體晶圓必須經過破真空、不同機台間傳送、 ^真空以及機械手臂傳過程，若再加待機的時間，非 常不符合時間成本的效益，而且多段式的整合步驟也 響製程良率。 【發明内容】 據此’本發明之-目的在於提供—種雙鑲錄構的製 作方去，降低半導體元件的生產成本，並改善習知技術無 法克服之難題。 …、 一本發明係揭露一種雙鑲嵌結構的製作方法，應用於一 半導體晶圓，該半導體晶圓依序包含—基底、—導電層、 具有-介層洞之介電層、義有—溝渠圖案之硬遮:層 以及一犧牲層覆蓋該硬遮罩層與該介電層並填滿該介層 洞’該雙鑲嵌結構的製作方法係在同—㈣反應室内進行 至少以下二個連續步驟。首先，進行—第一蝕刻製程，通 入以氧氣為主之電漿氣體，蝕刻部分該犠牲層，以曝露出 該硬遮罩層、該介電層以及部分之該介層洞，然後進行一 第—蝕刻製程’通入以四氟化碳為主之電漿氣體，蝕刻部 训5945 刀該"層洞以擴大形成 程，通入以氧氣為主之μ Λ 者進行—第三餘刻製 犧牲層，使哕人思、 浆軋體以去除該介層洞中剩餘的 便該，1層洞曝露該導電層。 本發明另揭露一種整人 基底 製作方法，Q九阻灰化與蝕刻雙鑲嵌結構的 4:Γ半導體晶圓，該半導體晶圓依序包含 之介電層、-定義有—溝準 =-具有-介層洞與-溝渠 填充於該介層洞，該=案之硬遮罩層以及—光阻層 完成下列步驟。首"法係在同一蝕刻反應室中連續 主之電_去除該====== 入以四氟化碳為主料*仃侧製程，通 曝露該導電層γ漿氣體，蝕刻該保護層使該介層洞 芦H ,丨、-触結構的製作方法係關—條刻反應室内連 耐Γ ^一個連續的餘刻步驟，可大幅提高晶圓的生產效率； :U之製作方法在操作上可僅進行賴二個至四個的姓刻 f驟目而具有馬機動性、高配合度之優勢，更加提高生產線機 器運作的靈活度。 【實施方式】 為了使突顯本發明之優點及特徵，下文列舉本發明之 一較佳實施例，並配合圖示作詳細說明如下； -1305945 第1圖至第5圖為本發明之一較佳實施例。如第1圖 所示’首先提供一半導體晶圓1〇，其包含有一基底12、一 導電層14、一保護層（cap iayer)16、一具有一介層洞（via hole)24之介電層（dielectric layer) 18、一定義有一溝渠圖案 26之硬遮罩層（hard mask)20以及一犠牲層22覆蓋於硬遮 罩層20與介電層18並填滿介層洞24。於本較佳實施例中， 導電層14係為一金屬導電層，通常是由銅所構成之金屬導 電層’而保護層16與硬遮罩層20可由氮矽化合物（silic〇n nitride)、碳化矽（SiC)或氮氧化矽（silicon oxy_nitride)所構 成，又介電層18則包含低介電值材料，例如含氟二氧化石夕 (fluorinated silica glass)或有機矽玻璃（organosilicate)，至於 犠牲層22,本較佳實施例則是以光阻(photoresist)做為其主 要材質。 接著如第2圖所示，將半導體晶圓1〇置於一蚀刻反應 室内之一晶圓夾盤（chuck ’圖未示）上，且該餘刻反應室之 内壁塗有三氧化二釔(Y2〇3)等之塗層，進行一第一蝕刻製 程。該第一蝕刻製程包含： 步驟1.1 :通入氣壓介於20-100毫托耳(mT)，上、下電極 功率分別介於300-1500瓦（W)及300-1500瓦之 間，且氣體流量介於100-500每分鐘標準毫升 (standard cubic centimeter per minute, seem) • 1305945 之以氧氣（〇2)為主的電漿氣體；其較佳之氣壓 值、上下電極功率與氣體流量分別為30mT、 500/400W以及300sccm，以進行大範圍的蝕刻。 同時，該第一蝕刻製程可視製程需要，選擇性地加入步驟 1.2。 步驟1.2 :通入含氮氣(N2)與氧氣為主的電漿氣體，其氣 壓大小約介於20-100mT，上、下電極功率分別 ® 介於100-1000W及100- 1000W之間，且氮氣 和氧氣的流量分別介於l〇〇-300sccm和 10-30sccm之間，且氮氣與氧氣的流量比約為 10比1 ;又較佳之氣壓值、上下電極功率與氣 氣/氧氣之氣體流量分別為20mT' 1000/100W 以及200/20sccm，以進行較細微的餘刻。 第一蝕刻製程蝕刻犠牲層22至一預定深度，以曝露硬遮罩 • 層20、溝渠圖案26以及部分的介電層18,且介層洞24中 仍殘留部分的犠牲層22，以進行之後的溝渠蝕刻製程。 然後如第3圖所示，在同一蝕刻反應室進行一第二蝕 刻製程，通入以四氟化碳(CF4)為主之混合電漿氣體，且可 添加八I環丁烧(C4F8)、氬氣(Ar)或氧氣，以增加去除钱刻 過程中所產生之高分子聚合物的能力。由於硬遮罩20、犠 * 牲層22與介電層18的蝕刻選擇比，該混合電漿氣體將透 - 過硬遮罩20所定義之溝渠圖案26蝕刻介電層18，以擴大 1305945 形成一溝渠28，而部分的犧牲層22亦會於此第二蝕刻製 程中被蝕刻，僅留下填入介層洞24的部分犠牲層22，以 保護介層洞24底部的保護層16。於本實施例中該第二蝕 刻製程所通入之混合電漿氣體，其氣壓值係介於30-150 mT，蝕刻時的上、下電極功率分別介於150-1500 W及 150-1500W之間，且各氣體流量比（C4F8/CF4/Ar/02)約為 5-30/100-200/100-200/5-20sccm;而較佳之氣壓值、上下電 極功率與各氣體流量（C4F8/CF4/Ar/02)分別為60mT、 1200/150W 以及 10/112/150/6 seem。 如第4圖所示’在溝渠28形成後，又於同一钱刻反應 室直接進行一第三#刻製程，通入以氧氣為主的電漿氣 體’去除介層洞24内的犠牲層22，其氣壓值係介於20-50 ，韻刻時的上、下電極功率分別介於0-1500W及 鲁 〇]5〇OW之間，且氣體流量介於500-1000sccm間，其中該 第三蝕刻製程又可包含步驟3.1與步驟3.2，而且步驟3」 的操作可視時間調配或晶圓狀況而加入。 步驟3.1 :通入以氧氣為主的電漿氣體’其較佳氣壓值、 上下電極功率與氧氣流量分別為20 mT、500/0 W以及750 seem ’可有效降低蝕刻時所造成的 記憶效應。 步驟3.2 :再次通入以氧氣為主的電漿氣體，其較佳氣壓 值、上下電極功率與氧氣流量分別為2〇 mT、 -1305945 500/200 W以及300 seem，以去除介層洞24内 的犠牲層22。 由於本實施例中所採用的犠牲層22為光阻，因此第三蝕刻 製程可視為一光阻灰化製程(ashing)。 最後’如第5圖所示，接續前述之蝕刻製程，仍於同 一蝕刻反應室進行一第四蝕刻製程，用以蝕刻開介層洞24 鲁底部的保護層16，其包含： 步驟4.1:通入以四氟化碳為主的電漿氣體以蝕刻保護層 16，其氣壓值係介於20-100 mT，蝕刻時的上、 下電極功率分別介於150-1000W及150-1000W 之間，且氣體流量介於100-500sccm間，而較 佳之氣壓值、上下電極功率與氣體流量分別為 50 mT、600/150 W 以及 140 seem。 Φ 在姓刻反應完成後，考量姓刻反應室内的氣體殘存量與姓 刻反應室的穩定性，可視需要再加入以下步驟： 步驟4.2 :通入以氮氣為主的電漿氣體，其氣壓值係介於 20-100 mT，蝕刻時的上、下電極功率分別介於 0-500W及0-500W之間，且氣體流量介於 100-500 seem間；而較佳之氣壓值、上下電極 功率與氣體流量分別為60 mT、400/0 W以及 ' 260 seem，主要目的為讓殘留在蝕刻反應室内 " 的副產物軟化，以便於後續製程清除。 -1305945 步驟4上if入以氮氣為主的電漿氣體，其氣愿值係介於 HMOOmT，且氣體流量介於1〇〇 5〇〇sccm間； 而較佳之氣壓值與氣體流量分別為1〇mT以及 260 seem，主要目的為清除殘留在蝕刻反應室 的副產物。

4 4.4 ·通人以氬氣為主的錢氣體，其氣壓值係介於 20-50mT’且氣體流量介於 5G(M5〇〇sccm

間；而較佳之氣壓值與氣體流量分別為20 mT 與l_SCCm'主要㈣為再進_步清除殘留在 餘刻反應室的副產物。 餘刻製程後，半導體晶圓1。的介層洞24便可直 曝路導電層Μ ’以完成雙職結構的勉刻製程，又步驟 殘留ΓΓ/·3以及步驟4.4的操作可錢㈣反應室内的 、體與水氣，且可依清除狀況選擇步驟、步驟4.3 s步驟4.4以達成清潔蝕刻反應室的目的。 土於本發明之精神，本發明並不限於上述較佳實施 在同—制反應室内連續進行第—_製程、第二 於:^程、第三蝕刻製程以及第四蝕刻製輕，本發明亦可 =—_反應室中，僅進行任二個連續之雙誠結構的 步驟。如本發明所揭露之另一較佳實施例：首先提供 半導體晶圓，該半導體晶圓依序包含一基底、、 —保護;a、__、生、e 入a g 曰—溝渠、一"層洞以及一光阻層填滿該介層洞； 1305945 接著在同一蝕刻反應室内連續進行前述之第一蝕刻製程與 第二蝕刻製程，然後於另一蝕刻反應室中進行第三蝕刻製 程灰化該光阻層後，再原位（in-situ)進行第四#刻製程來姓 刻該保護層，使該介層洞可直接曝露該導電層，完成雙鑲 嵌結構的蝕刻製程。或者是在同一蝕刻反應室内連續進行 第一蝕刻製程、第二蝕刻製程及第三蝕刻製程之後，再移 至另一蝕刻反應室中進行第四蝕刻製程。是以本發明之方 ® 法具有高度之整合性、靈活度及應變性，可有效依據生產 線上之各半導體製程機台的狀況與產品類別來做適當調 整，以提高產能(throughput)。 此外，本發明之精神亦適用於不具保護層的雙鑲嵌結 構製程，請參考第6圖至第8圖，第6圖至第8圖為本發 明於不具保護層之半導體晶圓製作雙鑲嵌結構之方法示意 ❿ 圖。第6圖係提供一半導體晶圓30，其包含有一基底32、 一導電層34、具有一介層洞42之介電層36、一定義有一 溝渠圖案44之硬遮罩層38以及一光阻層40覆蓋硬遮罩層 38與介電層36並填滿介層洞42。接著如第7圖所示，依 序進行第一蝕刻製程及第二蝕刻製程，蝕刻介電層36及部 分介層洞42以擴大形成一溝渠46。最後如第8圖所示， 再經第三蝕刻製程灰化光阻層40，使介層洞42直接曝露 ' 導電層34，因而完成雙鑲嵌結構的蝕刻製程。 如前述各實施例，完成蝕刻製程的雙鑲嵌結構可再經 .1305945 由化學氣相沉積（chemical vapor deposition，CVD)、物理氣 相沈積(physical vapor deposition, PVD)或電鍵等方式選擇 性依序填入一阻障層（barrier layer)、一晶種層（seed layer) 以及一金屬導電層，例如銅、銘、鎮、金或銘等，並進行 一化學機械研磨（chemical mechanical polishing, CMP)製 程，便可同時完成金屬導線以及導電插塞的製作。 • 由於本發明所揭示之雙鑲嵌結構的製作方法係為一清 淨模式(clean mode)之製作方法，此方法中的特定試劑配方 (recipe)，可保持反應室中的潔淨，減少傳統沉積模式中製 程不穩定，此外’在半導體晶圓移出蝕刻反應室後，本發 明可再選擇性地進行一蝕刻反應室的清潔製程，以去除製 作雙鑲嵌結構過程中殘留在該蝕刻反應室内之副產物，以 降低記憶效應的產生’且因姓刻反應室内壁塗有三氧化二 • 釔塗層’能有效保護蝕刻反應室内壁不受電漿氣體侵姓， 所以完成本發明之清淨模式（clean mode)之雙鑲嵌结構的 製程後，再進行蝕刻反應室的清潔製程時，蝕刻反應室内 的下電極無須晶圓保護，故於清潔時不會有死角而更可徹 底清潔蝕刻反應室’因而可之稱為一無晶圓乾式清潔 (waferless dry clean)製程。本發明之無晶圓乾式清潔製程的 進行步驟如下： 第一清潔步驟：通入面功率之含氧氣的清潔電漿氣體做 清除的動作，該動作之清除程度可以終點 .1305945 偵測（end point detection)做確認，其氣壓 值係介於20-30mT，上、下電極功率分別 介於 1000-2000 W 及 1000-2000 W 之 間，且氣體流量介於500-1000sccm間； 而較佳之氣壓值、上下電極功率與氣體 流量分別為200 mT、2000/1500 W以及 600 seem。 • 第二清潔步驟：再次通入高功率之含氧氣的清潔電漿氣 體進一步進行時間模式（time mode)的清 潔步驟，該時間模式為設定一固定時間 以執行第二清潔步驟，以確保該蝕刻反 • ' . · _ 應室的完全潔淨，其較佳之氣壓值、上 下電極功率與氣體流量分別為200 mT、 2000/1500 W 以及 600 seem。 φ 接下來對蝕刻反應室内部不同區段進行以下的清潔步驟’ 使蝕刻反應室的狀態更加穩定。 第三清潔步驟：通入一相對低壓、高流量之含氧氣清潔 電漿氣體去除蝕刻反應室内殘留的氣 體，其較佳之氣壓值、上下電極功率與 氣體流量分別為40 mT、2000/1500 W以 及 1200 seem。 ' 第四清潔步驟：通入未施予外加電壓之含鈍氣之清潔電 • 漿氣體去除蝕刻反應室内殘留的氣體， 1305945 其較佳之氣體為氬氣，其氣壓值係介於 20-30mT，且氣體流量介於500-1000sccm 間；而較佳之氣壓值與氣體流量分別為 25 mT 以及 800 seem。 第五清潔步驟：通入含四氟化碳、氧氣與氬氣之混合清 潔電漿氣體’以保持蝕刻反應室處於穩 定的狀態，其氣壓值係介於30-100mT， 且氣體流量比（CF4/〇2/Ar)為100-150/ 0-20/ 100-200 ;而較佳之氣壓值、上下電 極功率與各氣體流量（CF4/〇2/Ar)分別為 60 mT、800/150 W 以及 140/10/150 seem。 值得注意的是’該無晶圓乾式清潔製程之實施，可介於各 半導體晶圓進行雙鎮嵌結構的蝕刻步驟間、每批次(l〇t)半 導體晶圓蝕刻製程間或任一蝕刻製程間。 如上所述，本發明係揭露一雙鑲嵌結構的製作方法， 其蝕刻製程與光阻灰化製程係於同一蝕刻反應室内進行， 可大幅減少機台轉換間所耗費的速輸時間，且由光阻所構 成的犠牲層在多次的餘刻製程巾，可確保半導體晶圓底層 的導電層免於多次餘刻製程可能it成的似'!損害；同時， 生製作方法可單獨進行任二個速續的钱刻步驟，以配合 長以、周配，且適時配合無晶®乾式清潔製程，更可增 開啓敍刻反應室清潔的乎均清潔時間（mean time 1305945 between clean)，大幅提高半導體晶.圓的製作效率。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第5圖為本發明之一較佳實施例以製作雙鑲嵌妗 構之示意圖。 第6圖至第8圖為本發明於不具保護層之半導體晶圓製作 雙鑲嵌結構之流程示意圖。 【主要元件符號說明】 10 半導體晶圓 12 基底 14 導電層 16 保護層 18 介電層 20 硬遮罩層 22 犠牲層 24 介層洞 26 溝渠圖案 28 溝渠 30 半導體晶圓 32 基底 34 導電層 36 介電層 38 硬遮罩層 40 光阻 42 介層洞 44 溝渠圖案 46 溝渠

Claims (1)

1. ' l3〇5945 申請專利範圍： 1. 一種雙镶嵌結構的製作方法，應用於-半導體晶圓，該 半導體晶圓依序包含—基底、—導電層、—具有—介層/ 洞之介電層、-定義有—溝渠随之硬遮罩層，以及一 犠牲層覆蓋該硬遮罩層與該介電層並填滿該介層洞，該 雙鑲喪結構的製作方法係在同一敍刻反應室内進广至 少以下二個連續步驟： 丁 電層以及 進行第—餘刻製程，通人以氧氣為主之電聚氣體， 飾刻部分_牲層’叫露㈣硬遮罩層 、該介 部分之該介層洞； 進行一第二蝕刻製程，通入以四氟化碳為主之電漿氣 體’敍刻部分該介相叫大形成-溝渠 :以及 ； 進行-第三餘刻製程，通入以氧氣為主之電 •去除該犠牲層，使該介層洞曝露該導電層。 ' 2.如請求項1之製作方法，其中該半導體晶圓另包含一保 護層，设於該介電層、該介層洞、與該導電層之間。、 3.如凊求項2之製作方法，其中於該第三蝕刻製程完成 後，另包含一第四蝕刻製程，通入以四氟化碳為主之電 槳軋體，触刻该保護層使該介層洞曝露該導電層。 月求項1之製作方法，於該半導體晶圓移出該飿刻反 1305945 應室後，另包含一無晶圓乾式清潔（waferless dry clean) 製程，用以清潔該蝕刻反應室。 5.如請求項4之製作方法，其中該無晶圓乾式清潔製程之 清潔電漿氣體係含氧氣、氬氣、四氟化碳或前述各氣體 之混合氣體。 • 6.如請求項4之製作方法，其中該無晶圓乾式清潔製程包 含以下步驟： 通入一含氧氣之清潔電衆氣體做清潔，以終點偵測 (end point detection)確認；以及 再通入一含氧氣之清潔電漿氣體再次進行時間模式 (time mode)的清潔步驟。 7. 如請求項6之製作方法，其中該無晶圓乾式清潔製程另 鲁包含以下步驟： 通入一相對低壓、高流量之含氧氣清潔電漿氣體； 通入含氬氣之清潔電漿氣體；以及 通入含四氣化碳、氧氣以及氮氣之混合清潔電聚氣體。 8. 如請求項4之製作方法，其中該蝕刻反應室内壁具有一 三氧化二釔(Y2〇3)塗層。 9.如請求項1之製作方法，其中該第一餘刻製程另包含一 .1305945 通入含氮氣與氧氣之電漿氣體之步驟。 10. 如請求項1之製作方法，其中該第三蝕刻製程另包含一 通入以氧氣為主之電漿氣體之步驟。 11. 如請求項1之製作方法，其中該第四蝕刻製程另包含一 通入以氮為主之電漿氣體之步驟。 12. 如請求項11之製作方法，其中該第四蝕刻製程再另包 含一通入以氮為主之電漿氣體之子步驟，以清潔該蝕刻 反應室。 13. 如請求項12之製作方法，其中該第四蝕刻製程另包含 一通入以氬氣為主之電漿氣體之步驟，以清潔該蝕刻反 應室。 14. 一種整合光阻灰化與蝕刻雙鑲嵌結構的製作方法，應 用於一半導體晶圓，該半導體晶圓依序包含一基底、一 導電層、一保護層、一具有一介層洞與一溝渠之介電 層、一定義一溝渠圖案之硬遮罩層，以及一光阻層填充 於該介層洞，該製作方法係在同一蝕刻反應室中連續完 成以下步驟： 進行一光阻灰化製程，通入以氧氣為主之電漿氣體去 .1305945 除該光阻層，曝露該介層洞底部之該保護層；以及 進行一蝕刻製程，通入以四氟化碳為主之電漿氣體， 蝕刻該介層洞底部之該保護層使該介層洞曝露該導電層。 15. 如請求項14之製作方法，於該半導體晶圓移出該蝕刻 反應室後，另包含一無晶圓乾式清潔(waferless dry clean) 製程，用以清潔該蝕刻反應室。 16. 如請求項15之製作方法，其中該無晶圓乾式清潔製程 之清潔電漿氣體係含氧氣、氬氣、四氟化碳或前述各氣 體之混合氣體。 17. 如請求項15之製作方法，其中該無晶圓乾式清潔製程 包含以下步驟： φ 通入一含氧氣之清潔電漿氣體做清潔，以終點偵測 (end point detection)確認；以及 再通入一含氧氣之清潔電漿氣體再次進行時間模式 (time mode)的清潔步驟。 18. 如請求項17之製作方法，其中該無晶圓乾式清潔製程 另包含以下步驟： 通入一相對低壓、高流量之含氧氣清潔電漿氣體； 通入含氬氣之清潔電漿氣體；以及 1305945 通入含四氟化碳、氧氣以及氬氣之混合清潔電漿氣體。 19. 如請求項14之製作方法，其中該蝕刻反應室内壁具有 一三氧化二釔(Y203)塗層。 20. 如請求項14之製作方法，其中該光阻灰化製程另包含 一通入以氧氣為主之電漿氣體之步驟。 21. 如請求項14之製作方法，其中該蝕刻製程另包含一通 入以氮為主之電漿氣體之步驟。 22. 如請求項21之製作方法·，其中該蝕刻製程再另包含一 通入以氮為主之電漿氣體之子步驟，以清潔該蝕刻反應 室。 23.如請求項22之製作方法，其中該蝕刻製程另包含一通 入以氬氣為主之電漿氣體之步驟，以清潔該钱刻反應