TWI303871B - - Google Patents

Description

1303871 ^E：、發明說明（1) 本發明係一種半導體組件的ESD保護結構，這種保護 -結構是由至少一個半導體二極體所構成。此種半導體二極 體的p型導電區及η型導電區分別與半導體組件之受保護構 件的相同電荷載體類型上的一個區域的第一個接觸點及第 、一個接觸點接觸形成導電連接。 這一類的保護結構是用來保護半導體組件免於因不受 控制的靜電放電（ESD ·· Electro Static Discharge)而受 損或毀壞，其作用方式是將因靜電充電所累積的寄生電荷 &由保護結構以低電阻的方式引導到供電線路。這樣就可 _避免強度可能達到數個安培的放電電流造成半導體組件 發生雪崩擊穿的現象而被整個毀壞。靜電放電（Esd )保護 結構的尺寸要設計成能夠賦予半導體組件所需的耐電流 性，而且本身不會被毀壞掉。 因積體您度愈來愈大使得體積變得愈來愈小的半導體 組件對於靜電充電的敏感性變得愈來愈大。尤其是隨著金 屬氧化物（M0S )半導體組件的體積愈來愈小而使柵級氧化 物的厚度也變得愈來愈小’使得半導體組件的信號輸入及 信號輸出變得愈來愈容易受到攻擊，例如當柵極氧化物被 穿，注入栅極氧化物的電子會造成通道内的電荷載體加 速’這將會無可避免的導致半導體組件因前面提及的放電 電流而受損。 一種能夠將電荷引出以達到保護半導體組件之目的的 已知的半導體組件ESD保護結構是在半導體組件内設置一 個二極體。這個二極體的擊穿電壓小於受保護的半導體組

Ι3Θ3871 五、發明說明（2) 件的擊穿電壓。這個二極 止、 雜的P型導電區及罪近基材表面經適當摻 此垂直或橫向配置的相鄰i = 擊穿現象是發生在彼 構的内電阻是一個报重要的因=表，上。此時ESD保護結 有一個極高的寄生串聯電阻，二相=一類的二極體通常具 流的電量會產生很大的約束^個$生串聯電阻對可以分 的面積來降低二極體的内電阻，二=經由擴大主動Pn結 這種方式來降低内電阻，但是這』= =體就是以 ^容及降低半導體袓件 ，作法在楗兩輸入電路的 •體組件的製造成本大幅度的同時，也會使整個半 一個ί i:附j: 2:注入法形成esd保護結構的另外 丨口研點疋，在發生靜電放雷4， 會造成局部溫度升高，導致載& At ^面流出的電流 果局部溫度升高太多也低，而且如 保護i:明以低成本製造的㈣ 高的載流能力，或是在載流能力 ^致相同的情況下’這種保護結構佔用的面積要比較 本發明是經由以下的方法達到上述的目的：半導體二 極體的一種電荷載體類型的第一個區域至少將一個 體組件的半導體基材内形成的通道的内表面覆蓋住一部 分，同時在通道周圍有形成與第一個區域相鄰二另外一種 載體類型的第二個區域，其中第一個區域是由經適糸 1303871 _五'、發明說明（3) — 摻雜的多晶矽所構成，而沒有注入多晶矽的通道部分則以 一種電介質注滿。 . 通道狀的®^0保護結構讓第一種電荷載體類型的區域 旎夠在一定程度上潛入第二種電荷載體類型的區域，也就 、，說讓第一種電荷載體類型的區域至少有一部分能夠潛入 第二種電荷載體類型的區域，因此主動pn結的面積相對於 所需的晶片面積就會明顯變大，這樣就可以使ESD保護結 構的載流能力獲得同等程度的提升。各種不同的ESD保護 &構的主動pn結的面積可以十分靈活的調整，最大可以調 胃到和整個通道的外表面積一樣大。 、、士發明=一種有利的實施方式將通道深度設計成大於 通道見度，這種實施方式的優點是可以獲得非常有利的 ESD保護結構所需的晶片面積和主動pn結的面積的比例關 係，因^此可以用相當有效率的方式形成載流能力極佳的 E^D保遵結構。以上提及之pn結也可以是叩結，端視㈣保 護結構的構造形式而定。 、以經考驗過的所謂的渠溝過程模式將ESD保護結構製 ^成位於通道内的半導體二極體的形式可以製作出通道的 面至y有一部分被覆蓋住的第一個區域。這個區域可 月匕疋1^型導電也可能是η型導電，端視受保護的半導體組件 $種=而定。將第一個區域製作成Ρ型導電區域是屬於常 f的製作方式，如果將第一個區域製作成η型導電區域則 疋屬於特殊狀況’例如用來保護各種不同的互補金屬氧化 物半導體（CMOS)組件。

1303871 五、發明說明（4) ----- 照本!务明的方法，通道的内表面至少有-部分被第 品域覆蓋住，其他未被第一個區域覆蓋住的通道部分 •二# ^外一種材料注滿’只要第一個區域與半導體組件之 羞構件的相同電荷載體類型上的一個區域（以下簡稱 二第個接觸位置）之間有形成導電接觸，就可以確保在 SD#的情況下’電荷的分路會經過這個接觸位置。不過在 正系It况下’第一個區域會將通道的整個内表面覆蓋住。 pn型或np型半導體二極體是由摻雜第一個區域及第二 g區域所形成’其中第二個區域可以是由受保護的半導體 胃件的槽構成’因此第二個區域的摻雜就是由受保護的半 V體組，的槽決定。例如，在其内部形成通道的第二個區 域可以是半導體組件的11型槽，這樣第一個區域就是由一 種P型導電摻雜多晶矽所構成。 疋否可以將現有半導體組件的結構作為第二個區域使 用’或是要在半導體基材内形成第二個區域，完全視半導 體組件的結構及要達到的耐電流性的個別情況而定。 以多晶石夕構成第一個區域就可以用極低的電阻接通本 發明的ESD保護結構的pn結，這樣通道内的第一個區域的 聯電阻會變得比pn結的電阻更小，所以二極體擊穿的現 象會同時發生在包括位於通道深處的二極體表面的整個二 極體表面。經由這種方式使受保護的半導體組件的載流能 力確κ疋由ρ η結的整個有效表面決定，而且可以在生產過 程中直接调整有效表面的大小。 在本發明的一種有利的實施方式中，位於通道遠離第

第8頁 vS 1303871

一個區域的一個範圍 的摻雜，並將第一個 第一個擊穿後，通道 问位置的區域也發生 五、發明說明（5) 一個P型或η型接觸位置的部分上的第 的ρη結摻雜高於第一個區域其他部分 擊穿位置移到通道底部範圍。在發生 的内電阻造成的電壓降會使通道的較 擊穿現象。 在正常情況下，沒有注入多晶矽的通道部分是以一 電二質（j列如氧化矽）注滿，與受保護的半導體組件的構件 載體類型的一個區域（例如··如果是p型導電的第 ^ 品域，則是P型區域）與第一個區域部分重疊，並且經 —因此而形成的交界面將寄生電荷引開。 、、、 、禹本，明的另外-種有利的實施方式以多晶教滿整個 *此第一個接觸位置的形成及選擇就會變得更 ΐ用=擴大到將整個交界面覆蓋住。這種實施方式： 疋依據要引開的電流大小及根據半導體組件的結構开 成第一個接觸位置的可能性。 傅形 内、、t ^ :上的说明’原則上有效ρη結的表面可以是由通道 制：晶矽的第一個區域的範圍來形成，但是為了降低 二1 ，有效Ρη結的表面最好是由連接在第一個區域上 •第二個區域的形狀及大小來形成。 的載冷处^發明的其他有利的實施方式可以根據所需要 L 二此、將第二個區域製作為埋藏層（Bur ied- 深度位置二ϊ ΐ ΐ條件是第—個區域至少要將埋藏層所在 體組件的】= :的内表面覆蓋住。只要埋藏層與半導 ”邊構件的相同電荷載體類型的區域沒有導電

1303871 五、發明說明（6) -- 接觸，就可以由第三個區域作為這種情況下的第二個接觸 位置，與第二個區域相鄰的第三個區域和第二個區域具有 相同的電荷載體類型，並與第二個區域形成導電連接。 這種構成ESD保護結構的一部分的埋藏層也可以是一 •種半導體組件的一個層。但是第二個區域也可以是由&一個 專為ESD保護結構而使用離子注入法形成的槽區所構成， 這樣做的好處是可以經由pn結的摻雜調整半導體二極體的 擊穿現象。 f外一種可行的方式是第一個區域將通道的整個内表 ^覆盍住’第二個區域則是一個將通道下半部包圍住的埋 藏層，並在這個埋藏層的上方另外設置一個與埋藏芦雷p 緣的區域作為第三個區域，第三個區域具有和第 相同的電荷載體類型’並構成第二悔型或n型接觸=域 這種特殊的實施方式適用於BiCM〇s組件的ESD保護钟 ^因是這種構造方式可以充分利用BiCM〇s組件現有°的結

為了能夠調整電荷的導弓 個區域的摻雜濃度設定成J 以及pn結的摻雜，可以將第 二個區域的摻雜濃度不一 導體二極體的内電；t有效叩結的表面積可以降低半 力性的目的，2 = ϊ ^以達到提高ESD保護結構的栽流能 的實施方式是將=優點，本發明的若干有利 尤其是製作成條帶肤：ίf種不同的延伸的幾何形狀， ★请▼狀、迴紋波狀、或是環狀。

第10頁 1303871

由於通道的形狀決定了半導體二極體的形狀，同奸 決定了擊穿面[因此可以依據能夠供ESD保護結構使用寸也 空間來決定通道的形狀，以便形成一個最佳的過渡面。 了達到這個目的，ESD保護結構也可以是由兩個或更夕個、、 半導體二極體構成。 例如，如果半導體組件的受保護的構件是半導體組 的輸入/輸出襯墊（I/O Pads)，則可以將設置在輸入 襯墊（I/O Pads)下方的半導體二極體製作成平行的條^ 狀、迴紋波狀、或是環狀。 "^ ® 同樣的，在這種情況下的一種有利的方式是使第一個 區域的多晶石夕直接與襯墊的金屬化部分連接。 第1 a及1 b圖顯示的以現有技術製作的esd保護二極體 被整合在一個未在第1 a及1 b圖中詳細繪出的半導體組件的 輸入/輸出襯墊（I/O Pads)中。第la及lb圖顯示的ESD保護 二極體都是由一個與第一個連接襯墊（2)的p型區域形成導 電接觸的P型導電摻雜槽（p型槽）（1)所構成，而且這個？型 槽（1)與一個位於半導體基材（3)底部區域的η型導電摻雜 槽（η型槽）連接。ρ型槽（1)&η型槽（4)之間的接觸面構成 效ρ η結（5 )的表面，且其大小係直接由這兩個槽的水平 長度或垂直長度決定。在第la圖中的叩結（5)向水平方向 延伸’在第la圖中的？11結（5)向垂直方向延伸，因此由p型 槽（1)及η型槽（4)構成的二極體會在垂直方向（第ia圖）及 水平方向（第lb圖）上被擊穿。 在發生ESD的情況時，因蓄積而產生的過剩電荷會經

第11頁 1303871

五·、發明說明（8) 由與二極體的η型槽（4)及第二個連接襯墊（7)的η型區形成 導電接觸的另外一個η型槽（6 )以低電阻的方式被引導到供 電線路。 第2圖顯示的本發明的E S D保護結構也是一種半導體二 -極體。這種半導體二極體是由ρ型導電的第一個區域（8)所 構成。第一個區域（8)將設置在一個η型槽（4)内的通道（9) 的整個内表面覆蓋住，而且這個覆蓋層的厚度小於通道寬 度的一半。通道（9 )内未被覆蓋住的部分則以電介質（1 〇 ) 注滿。 ^ 第一個區域（8)與第一個連接襯墊（2)的ρ型區域在第 一個接觸位置（11)形成導電接觸。半導體基材（3)將通道 (9)整個包圍住的η型槽（4)構成將第二個連接襯墊（7)的!！ 型區域（第二個接觸位置（12))整個包圍住的第二個區域 (13)。有效ρη結（5)的表面是由通道（9)的外表面構成。通 道（9)的外表面是由第一個區域（8)及第二個區域（13)之間 的父界面所構成，且其大小和通道（9)的内表面一樣。發 生ESD的情況時，過剩的電荷是以習見的方式經由供電線 路被引出。 % 這種作為ESD保護結構用的半導體二極體的製造工作 是和半導體組件的製造工作同時進行的，不過此處僅說明 esd保護結構的製造過程。以各向異性腐餘的方法在一個 作為原材料且具有足夠厚度的η犁摻雜層内钱刻出一個通 道（9)或是多個通道（9)。在通道（9)内離析出的ρ型摻雜多 晶石夕形成厚度已預先設定的第一個區域（8)，接著再形成

第12頁 1303871

將通道（9)注滿的氧化物層（1〇)。在原材料的n型槽（4)内 的連接襯墊（2，7)的ρ型區域及η型區域都 組件的過程中形成。 衣仏千等體 、第3圖顯示的ESD保護結構也具有一個半導體二極體的 •構造，而且其大多數元件也都和第2圖顯示的半導體二極 ，的元件相同。在第3圖的實施方式中，第二個區域 疋由一個可以用離子注入的方式形成的埋藏層（丨6 )所構 成。埋藏層（16)將通道（9)的下半部分包圍住，因此只有 道（9)的下半部的外表面是作為第一個區域（8)在通道 胃）的下半部及位於埋藏層（1 6 )的第二個區域（丨3 )之間的 pri結（5)。構成η型槽（4)的第3個區域（14)就是用來將過剩 電荷引導到供電線路的第二個區域d 3)與第二個連接襯墊 (7)的η型區域的導電接觸。因此第二個接觸位置（12)就是 苐3個區域（14)及弟一個連接概塾（7)的η型區域之間的交 界面。 如苐4圖顯示的本發明的E S D保護結構充分利用到受保 義的B i C Μ 0 S組件的現有結構’這個現有結構包括一個ρ型 導電承載基材（15)、一個ρ型導電埋藏層（16)、以及一個 作為層狀的ρ型槽（1)。在這種實施方式中，通道（9)的 範圍一直延伸到觸及承載基材（1 5 )的位置，也就是說通道 (9)會穿過ρ型槽（1)及埋藏層（16)，並使第二個區域（13) 被分成這兩個層。由於第二個召開（1 3 ) ρ型摻雜層，因此 位於通道（9)内的第一個區域（8)具有η型摻雜的多晶矽， 並與第二個連接襯墊（7)的η型區域形成導電接觸。

1303871 五·、發明說明（10) 第5a及5b圖的實施方式顯示本發明的ESD保雙社 可能的幾何造型及延伸範圍，其中第5a圖的結構是、、#由構夕的 條帶狀且相互平行的半導體二極體所構成，第5b$的 •是由一個環狀的半導體二極體所構成。此處顯示的半導體 二極體具有一種前面提及的可能的結構。不過這些ESI)保 護結構並不是經由每一個具有這種結構的半導體二極體與 ，Λ)ΓΛ區域及p型區域連接，…接與連 接襯塾（2，7)的金屬化部分連接。 %

1303871 圖·式簡單說明 第la及lb圖一種以現有技術製作之ESD保護二極體的示 意圖。 第2圖本發明的一種ESD保護結構的示意圖。 第3圖一種具有埋藏層的ESD保護結構二示意 第4圖一種BiCMOS的ESD保護結構的示意 第5a及5b圖$同ESD保護結構 主要元件符號說明 1 丁 ^圖

Ρ型槽 半導體基材 ρη結 7第二個連接襯墊的η型 8 第一個區域 10電介質 1 2第二個接觸位置 1 4第三個區域 16埋藏層 第個連接概塾的Ρ型 η型槽 另外一個η型槽 a通道 11第一個接觸位置 13第二個區域 15承載基材 17連接襯墊的金屬化部 區域 區域 分

Claims (1)

1. J303871 > j號 9411mm 申請專利範圍 i i種：護結構，這種保護結構是由至 導電d s π 所構成，此種半導體二極體的Ρ型 以區分別與半導體組件之受保護構件的 二二 個區域的第-個接觸點及第 保護妹播f成v電連接，這種半導體組件的ESD 型的第個「铽為·半導體二極體的一種電荷載體類 基才(3；； Λ^8)至少將—個在半導體組件的半導體 時在5^形成的通道（9)的内表面覆蓋住—部分，同 電行=i周圍有形成與第一個區域（8)相鄰的另外一種 其中第-個區域(8) 晶矽的、s、“ $摻雜的夕曰曰矽所構成，❿沒有注入多 2· 如申过^道邛分則以一種電介質（10)注滿。 3. 構，UJ圍第1項的半導體組件的esd保護結 位置⑴ϋ又位於通道（9)遠離第—*型或n型接觸 (5)摻雜含上彳的第一個區域（8)的一個範圍的Pn結 如申弟一個區域（8)其他部分的摻雜。 其特^ ^利巧第1項的半導體組件的ESD保護結構， 如申j為·以多晶矽將整個通道（9)注滿。 其d利？圍第1項的半導體組件的esd保護結構， 面覆蓋ί ’ = 一個區域⑻至少將通道（9)底部的内表 5. 埋藏H，與其相鄰的第二個區域(13)構成-個 歟層（Burled 一 Layer)(16)。 * X IU 利範Γ4項的半導體組件的ESD保護結構， 文為· Μ第三個區域U4)作為第二個接觸位置

   第16頁 1303871

   申請專利範圍 (j 2 ) ’、第三個區域（1 4 )和第二個區域（1 3 )具有相同的 電荷載體類型，並與相鄰的第二個區域（1 3)及半導體 組件的叉保護構件的相同導電類型的區域形成導電連 接。 6. 8. =申凊專利範圍第！項的半導體組件的ESD保護結構， 二特徵為丄第—個區域（8)將通道（9)的整個内表面覆 =住+’第二個區域（13)是一個將通道（9)下半部包圍住 一埋藏層（16)，並在這個埋藏層（16)的上方另外設置 厂個與埋藏層（1 6)電絕緣的區域作為第三個區域 電2葡Ϊ f個區域（14)具有和第二個區域（13)相同的 (=載體類型’並構成第二個p型或n型接觸位置 :广圍Γ或6項的半導體組件的_保護結 區域(:;=雜=一^ 護結i專Ϊ :: J1、』或6項的半導體組件的ESD保 數值大於Λ 道深度除以通道寬度所得之 體組件_保護結構， 申明專利範圍第1頊的本婁舻 其特徵為，保二 構成。 旻、°稱疋甶至v兩個半導體二極體所

   1303871 ψ ή . J_案號94116191_/ /年7月曰 修正_ 六、申請專利範圍 11 .如申請專利範圍第1項的半導體組件的ESD保護結構， 其特徵為：半導體組件的受保護的構件是半導體組件 的輸入/輸出襯墊（I/O Pads)。 1 2.如申請專利範圍第1 1項的半導體組件的ESD保護結構， 其特徵為：第一個區域（8 )的多晶矽直接與連接襯墊 (1 7 )的金屬化部分連接。

   第18頁 r -«»： 1 S