TWI397261B

TWI397261B - 用於頻率轉換之三態截波電路

Info

Publication number: TWI397261B
Application number: TW096117978A
Authority: TW
Inventors: Lin Chia-Liang
Original assignee: Realtek Semiconductor Corp
Priority date: 2006-05-21
Filing date: 2007-05-21
Publication date: 2013-05-21
Also published as: TW200744318A; CN101123697A; CN101079593B; US20100029238A1; TWI392358B; US7822402B2; CN100568934C; US7903762B2; TWI349481B; CN101106662A; US20070270109A1; US7620381B2; US20070268961A1; TW200818904A; US20070270117A1; CN101079593A; TW200746813A; CN100539653C; US7881691B2

Description

用於頻率轉換之三態截波電路

本發明有關於一種頻率轉換，特別是關於一種可抑制諧波混合之頻率轉換之技術領域。

直接轉換接收機(direct conversion receiver)係為一眾所皆知的技藝。請參閱第1圖，其顯示一習知之直接轉換接收機100之功能方塊圖。直接轉換接收機100包含一前置濾波器(pre－filter)110、一低雜訊放大(low－noise amplifier，LNA)120、一同相(In－phase)路徑I包含一第一混合器130_I、一第一低通濾波器(low pass filter，LPF)140_I、一第一類比數位轉換器(analog－digital converter，ADC)150_I；以及一正交(quadrature)路徑Q包含一第二混合器130_Q、一第二低通濾波器140_Q以及一第二ADC 150_Q。前置濾波器110對一無線射頻輸入信號RF_IN進行初步地濾波並傳送一輸出信號至LNA 120，其中LNA 120係對前置濾波器110所輸出的輸出信號進行一低雜訊放大，以產生一無線射頻信號122以作為一同相路徑(I)及一正交路徑(Q)之一輸入信號。此同相路徑接收無線射頻信號122，並轉換為一第一數位基頻信號BB_I，其中轉換流程為：藉由使用混合器130_I對無線射頻信號122及一同相時脈LO_I進行混合，使用低通濾波器140_I對混合器130_I之輸出信號進行濾波並使用第一類比至數位轉換器(ADC)150_I將低通濾波器140_I之輸出信號轉換為第一數位基頻信號BB_I。正交路徑接收無線射頻信號122，並將其轉換為一第二數位基頻信號BB_Q，其中轉換流程為：使用混合器130_Q對無線射頻信號122及一正交時脈LO_Q進行混合，使用低通濾波器140_Q對混合器130_Q之輸出信號進行濾波，並使用第二類比至數位轉換器150_Q將低通濾波器140_Q之輸出信號轉換為第二數位基頻信號BB_Q。一般而言，輸入信號RF_IN為一種包含許多頻譜成分(spectral)之寬頻信號，其中僅窄頻成分會被選出的。為了滿足直接轉換之條件，同相時脈LO_I與正交時脈LO_Q必須有相同的頻率，其為欲得之窄頻成分之頻率，且同相時脈LO_I與正交時脈LO_Q間的相位差必須為90度。

雖然直接轉換接收機之工作原理已是為人所熟知，但由於兩混合器(130_I及130_Q)進行信號混合所產生的”諧波混合”問題，使得將直接轉換接收機運用至一電視調諧器(tuner)有一定的困難度。特別地，混合器在輸入射頻信號及本地振盪(LO)之奇數級諧波(Odd order harmonics)中容易產生偽(spurious)混合產物。舉例來說，一調諧器被調整以從排列於47 MHz至862 MHz間的複數個頻道中選擇一頻道。假使使用直接轉換架構使調諧器被調整至100 MHz，兩個本地振盪時脈(LO_I及LO_Q)也必需在100 MHz的頻率。當成功地轉換欲得頻道(100 MHz)至兩基頻信號後，在300MHz頻道中不欲得之信號也會被轉換成為兩基頻信號之一部分，因為在300MHz的不欲得的信號也將與這些本地振盪信號之第三諧波混合。混合器能以一”相乘式混合器(multiplying mixer)”或一”切換式混合器”(switching mixer)來實現，但兩者皆無法避免上述”諧波混合”的問題。

所以，一種可避免諧波混合問題的頻率轉換方法是目前迫切需要的。

本發明係揭露一種具有三種狀態的截波(tri－state chopper)電路。此截波電路係接收一輸入信號與一三態控制信號且產生一輸出信號，其中當三態控制信號在一第一狀態時，輸出信號追蹤輸入信號之幅度及符號；當三態控制信號在一第二狀態時，輸出信號追蹤輸入信號之幅度，但輸出信號具有一相反(opposite)符號；以及當三態控制信號在一第三狀態時，輸出信號係設為零。

此外，在本發明之一實施例中，其揭露一種頻率轉換器，此頻率轉換器係接收一輸入信號與一周期性控制信號且產生一輸出信號，其中當周期性三態控制信號在一第一狀態時，輸出信號追蹤輸入信號之幅度及符號；當周期性三態控制信號在一第二狀態時，輸出信號追蹤輸入信號之幅度，但此輸出信號具有一相反符號；以及當周期性三態控制信號在一第三狀態時，輸出信號係設為零。

再者，在本發明之另一實施例中，其揭露一種頻率轉換器，此頻率轉換器包含複數個頻率轉換路徑，此些頻率轉換路徑用以接收一共通輸入信號及複數個周期性控制信號，且分別地產生複數個轉換信號，及一加總電路，用於將所有轉換信號進行加總以產生一輸出信號。其中，至少一頻率轉換路徑包含一用以接收一三態信號及產生一轉換信號之三態截波(tri－state chopper，TSC)電路。其中，當此三態信號為一第一狀態時，轉換信號與共通輸入信號呈比例關係，當此三態信號為一第二狀態時，轉換信號與共通輸入信號之一反轉呈比例關係，當此三態信號為一第三狀態時，此轉換信號係設為零。

再者，在本發明之另一實施例中，其揭露一種正交頻率轉換器，此正交頻率轉換器包含一第一頻率轉換器，其包含：一第一並聯轉換路徑群，係用於接收一輸入信號及一第一周期性三態信號群，且將輸入信號轉換為一第一轉換信號群；及一第一加總電路，係加總此第一轉換信號群以產生一第一輸出信號，一第二頻率轉換器，其包含：一第二並聯轉換路徑群，係用於接收輸入信號及一第二周期性三態信號群，且將輸入信號轉換為一第二轉換信號群；及一第二加總電路，係加總第二轉換信號群以產生一第二輸出信號。

再者，在本發明之另一實施例中，其揭露一種實現頻率轉換方法，此方法包含：接收一輸入信號及一周期性三態信號；以及產生一輸出信號以回應輸入信號及周期性三態信號之一狀態。

再者，在本發明之另在一實施例中，其揭露一種實現頻率轉換方法，此方法包含：接收一輸入信號及相同頻率但不同時序之複數個周期性三態信號；產生複數個轉換信號以回應輸入信號及周期性三態信號之多個狀態；以及加總所有的轉換信號以產生一輸出信號。

本發明係有關於一種三態截波電路及其在諧波拒斥混合頻率轉換之應用。以下詳細地討論目前較佳的實施例。然而應被理解的是，本發明提供許多可適用的發明觀念，而這些觀念能被體現於很寬廣多樣的特定具體背景中。所討論的特定具體的實施例僅是說明使用本發明的特定結構，而且不會限制本發明的範圍。

三態截波器(tri－state chopper，TSC)係接收一輸入信號及一三態控制信號且產生一輸出信號。一三態控制信號具有三種狀態，分別為－1、1及0。在一第一狀態(“1”)中，輸出信號追蹤輸入信號之幅度及符號；在一第二狀態(“－1”)中，輸出信號追蹤輸入信號之幅度，但輸出信號具有一相反(opposite)符號；在一第三狀態(“0”)中，忽略輸入信號而輸出信號係為0。一三態控制信號能由兩個或更多二進制控制信號所表示。在一較佳實施例中，兩個二進制邏輯信號SN(表示為“sign”)及信號ZR(表示為“zero”)可用來表示為一三態信號。如第2(A)圖所示，一TSC電路200接收一輸入信號IN及由兩個控制信號SN及ZR所表示的一三態信號，且產生一輸出信號OUT。信號SN及信號ZR皆為邏輯信號，且每一信號具有兩種邏輯狀態：分別為高(H)及低(L)。當信號SN為高但信號ZR為低時，此三態信號為第一狀態(“1”)，在此一實施例中，輸出信號OUT跟隨輸入信號IN之幅度及符號，如輸出信號OUT與輸入信號IN呈比例關係。當信號SN與信號ZR皆為低時，此三態信號為第二狀態(“－1”)，在此一實施例中，輸出信號OUT跟隨輸入信號IN之幅度，但輸入信號IN具有一相反(opposite)符號，如輸出信號OUT與輸入信號IN之一反轉信號呈比例關係。當信號ZR為高時，此三態信號為第三狀態(“0”)，則忽略輸入信號而輸出信號OUT為零。

請參閱第2圖，其繪示一TSC之一實施時序圖。圖中，於時間間隔210、230、250及270間，信號ZR為高，所以此三態控制信號為第三狀態(“0”)，因而輸出信號OUT為零。於時間間隔220及260間，信號ZR為低但信號SN為高，所以此三態控制信號為第一狀態(“1”)，因此輸出信號OUT跟隨輸入信號IN之幅度及符號。於時間間隔240及280間，信號ZR與信號SN皆為低，所以此三態控制信號為第二狀態(“－1”)，因此輸出信號跟隨輸入信號IN之幅度，但輸出信號具有一相反符號。

透過上述說明可知，兩控制信號SN(表示為“sign”)及信號ZR(表示為“zero”)及上述編碼流程可用來表示一控制一TSC電路之三態控制信號。然而，熟知此技藝人士所知悉，一三態控制信號可藉由多種可選擇的編碼流程而被表示。特別地，兩個二進制控制信號能表示四個狀態，但一三態控制信號只能具有三個狀態。因此，設計者能自由地選擇任一機制將兩個二進位控制信號所表示的四個不同的狀態對應到三個不同的狀態。

在一實施例中，設計者可選擇使用三個二進制信號C₁ 、C_－1 、及C₀ 表示一三態控制信號。在任一時間片刻中，此三個二進制信號之其一必定為高，且其餘兩個必定為低。當C₁ 為高及C_－1 與C₀ 皆為低時，此三態控制信號為一第一狀態；當C_－1 為高及C₁ 與C₀ 皆為低時，此三態控制信號為一第二狀態；及當C₀ 為高及C₁ 與C_－1 為低時，此三態控制信號為一第三狀態。

如第3圖所示，其繪示一包含複數個開關SW之一TSC電路300之實施例之電路圖。圖中，此實施例係使用一差動電路，其中輸入信號係以一差動信號IN＋/－表示，輸出信號係以一差動信號OUT＋/－表示，第一控制信號SN係以SN＋及SN＋的邏輯性反轉信號SN－來實現，而第二控制信號ZR以ZR＋及ZR＋的邏輯性反轉ZR－來實現。每一開關(310－380)具有兩種狀態：關閉“(closed)“及打開“(open)“，其係由一邏輯信號所控制；當此控制邏輯性信號為高時，則此開關為關閉狀態，相反地，當控制邏輯性信號為低時，則此開關為打開狀態。在第一狀態時，即信號ZR為低(如，ZR＋為邏輯性低，且ZR－為邏輯性高)及信號SN為高(如，SN＋為邏輯性高，且SN－為邏輯性低)，則差動信號IN＋透過開關SW 310及開關SW 360與差動信號OUT＋耦接，同時，差動信號IN－透過開關SW 340及開關SW 370與差動信號OUT－耦接。在一第一狀態內，輸出信號可在無極性翻轉(polarity flip)的情況下跟隨輸入信號。在第二狀態時，即信號ZR為低(如，ZR＋為邏輯性低，且ZR－為邏輯性高)及信號SN也為低(如，SN＋為邏輯性低，且SN－為邏輯性高)，則差動信號IN＋透過開關SW 320及開關SW 370與差動信號OUT－耦接，同時，差動信號IN－透過開關SW 330及開關SW 360與差動信號OUT＋耦接。在第二狀態內，輸出信號跟隨輸入信號，但此輸出信號具有一極性翻轉。在第三狀態內，即信號ZR為高(如，ZR＋為邏輯性高，且ZR－為邏輯性低)，差動輸入信號IN＋/－及差動輸出信號OUT＋/－互相耦接，差動信號IN＋透過開關SW 350與差動信號IN－耦接，且差動信號OUT＋透過開關SW 380與差動信號OUT－耦接。在此第三狀態內，差動輸出信號係為零。開關電路可以使用一電晶體(例如是：MOSFET)來實現，且實施方式此已是為人所熟知的技術，故在此不在贅述。

以三態截波器為基礎之頻轉換接收器

當TSC之三態信號係為周期性信號時，例如控制信號SN及控制信號ZR在一較佳的編碼流程中皆為周期性，則此TSC電路亦可用來實現一頻率轉換。當TSC電路被用作實現頻率轉換裝置時，此TSC電路比一習知的混合器有一較佳的諧波抑制。習知混合器係類似於一具兩狀態之截波電路，其接收一輸入信號及一本地振盪(local oscillator)信號並產生一輸出信號，而輸出信號係跟隨輸入信號，除非本地振盪信號為高否則輸出信號將會條件地被翻轉(依據信號極性)。

在混合器中，此輸出信號等同於輸入信號乘上一方波，其中此方波之頻率與本地振盪信號之頻率相同。在數學上可由下列傅立葉級數(Fourier series)來表示50%工作周期之周期T之一方波：其中，ω＝2π/T。因此，此方波具有較強的第3級及第5級諧波。另一方面，TSC電路具有額外自由度，讓一使用者藉由使用兩控制信號SN及ZR(相對於在習知混合器僅使用一控制信號LO)來操作諧波混合之相對強度。特別地，當信號SN為一週期T之方波且信號ZR為一T/2週期的矩形波時，此輸出信號OUT等同於輸入信號IN乘上一週期T之多層傳送－3(multi－level 3－transmit，MLT－3)波。如第4圖所示，其繪示一MLT－3波之一實際波形圖，此MLT－3波為相應信號SN為一周期T之方波及信號ZR為一T/2週期的矩形波。圖中，MLT－3波具有三個的級別：分別是：”1”(當信號SN＝1且信號ZR＝0)，”－1”(當信號SN＝0且信號ZR＝0)及”0”(當信號ZR＝1)。此MLT－3波顯示一周期性圖樣(pattern)：0、1、0、－1、0、1、0及－1等。MLT－3波停留在三個的級別”1”、”0”及”－1”且分別為T₁ 、T₀ 及T_－1 。為了具有偶數級(even－order)諧波抑制，設計者必須使T₁ ＝T_－1 。在基本頻率(Fundamental Frequency)(如1/T)之重要的任一特定奇數級諧波之相對強度可藉由在T₁ 及T之間選出一較恰當的比例而被抑制。在一實施例中，當T₁ /T＝1/3(且同樣地，T_－1 /T＝1/3及T₀ /T＝1/6)時，MLT－3波可由下列傅立葉級數來表示：

至此，在第3級及第9級及在一般任一3K級(其中K為一整數)諧波皆為零。因此，TSC電路可提供一諧波拒斥(harmonic rejection)之選擇彈性，這在一習知混合器內不可能存在。

選擇T₁ /T＝1/3(且同樣地，T_－1 /T＝1/3及T₀ /T＝1/6)時可導致任一3K級諧波之完美拒斥(perfect rejection)，所以此比例係為最佳的選擇。在許多的應用層面來說，第5級及第7級係最被期望可完整地拒斥，及/或某些其它的奇數級諧波亦是如此。使用許多並聯的TSC電路，且每一TSC電路執行一特定的MLT－3乘法運算時，可實現完美拒斥之目的。

以三態截波器基礎之諧波拒斥頻率轉換

在第5A圖之一實施例中，一諧波拒斥頻率轉換器500A包含複數個TSC基頻轉換路徑及一加總電路，此些轉換路徑係以並聯方式建構，其將一輸入信號RF轉換為複數個轉換信號，而一加總電路係將加總此些信號以產出一輸出信號IF。每一轉換路徑包含一增益元件及一TSC電路，此增益元件係藉由一增益因素對輸入信號RF進行縮放，而TSC電路係接收已縮放之RF信號並使用兩控制信號進行一MLT－3乘法運算以將已縮放RF信號轉換為一中頻輸出信號。例如，在第一轉換路徑中，增益元件510_1以增益因素G1對輸入信號RF進行縮放以產生已縮放之RF信號RF_1，接著TSC電路520_1根據兩控制信號SN_1及ZR_1進行一MLT－3乘法運算以將已縮放RF信號轉換為一輸出信號IF_1。所有TSC電路之輸入訊號由加總電路530進行加總，以產生最後輸出訊號IF。可藉由選擇適當的增益參數(G1、G2等等)及所有控制訊號(SN_1、ZR_1、SN_2、ZR_2等等)之時序來達到諧坡拒斥之功效。在第5B圖所示之另一實施例中，每一轉換路徑之增益元件之位置係與TSC電路之位置交換。例如，第一增益元件510_1之位置與TSC電路之位置交換。明顯地，第5B圖所示之頻率轉換器500B之功能與第5A圖所示之頻率轉換器500A之功能相同。

在一特定的實施例中，設計者使用三個TSC電路(例如在第5A圖及第5B圖中N＝3)，所有TSC電路可對具有T1/T值為1/3(T－1/T＝1/3且T0/T＝1/6)的MLT－3波進行相乘。此些MLT－3波具有相同的頻率(1/T)但是相異的相位。第一MLT－3波(對應第一TSC電路520_1)之時序比第二MLT－3波(對應第二TSC電路520_2)早.，同樣地，第二MLT－3波(對應第二TSC電路520_2)之時序比第三MLT－3波(對應第三TSC電路520_3)早。這三個MLT－3波可以下列數學式來表示：

其中.＝2/T。當選擇.＝T/12例如.＝/(6)、G ₂ ＝－2cos(5/6)．G ₁ 及G ₃ ＝G ₁ 時，透過疊加三個MLT－3波可獲得一合成波，如下列數學式所示：

如此，可消除第5級及第7級諧坡，且在此合成波中直到第11級諧坡都無偽波(spurious free)。

請參閱第6(A)圖，其繪示此三個TSC電路及相對應MLT－3波之時序圖。所有三個”sign”控制訊號(SN_1、SN_2及SN_3)皆為週期T而工作週期50%之方波(square wave)，且此些訊號之時序係分別間隔T/12，例如，信號SN_2較信號SN_1延遲T/12，而信號SN_3較信號SN_2延遲T/12。所有三個”zero”控制訊號(ZR_1、ZR_2及ZR_3)皆為週期T/2而工作週期1/3(例如每一週期包含一高期間T/6及一低期間T/3)之矩形波(rectangular wave)，且此些訊號之時序係分別間隔T/12，例如，信號ZR_2較信號ZR_1延遲T/12，而信號ZR_3較信號ZR_2延遲T/12。在第6(A)圖中，此些分別對應三個TSC電路之MLT－3波形係標示為M1、M2及M3。透過以個別的增益對MLT－3信號進行縮放並加總此些已縮放之信號，可得到一近似理想正弦波之合成波，如第6(B)圖所示。相較於一方波或一MLT－3波，由於此合成波近似理想正弦波，因此其諧波被大大地抑制。請注意，在此係以每一TSC電路中的增益元件來進行縮放，並使用一加總電路來進行加總。

請參閱第7圖，其繪示一產生用於第6(A)圖所示之三個MLT－3波之控制信號之實施例。相位鎖定電路(PLL)提供一週期T/12之第一時脈CLK。而除2計數器710根據第一時脈CLK產生一週期T/6之第二時脈CLK2。而除3計數器720根據第二時脈CLK2產生一週期T/2之第三時脈CLK3。由於時脈CLK6由除3計數器所產生，因此其工作週期為1/3，其原因已為大家所熟知，在此不再贅述。週期T之第四時脈CLK12係由第二除2計數器730從第三時脈CLK6產生，且第四時脈CLK12之工作週期為1/2。第一暫存器陣列包含資料正反器(data flip flop，DFF)741、742及743，係用作於此第三CLK6於第一時脈CLK之一上緣部時進行取樣，以產生三個”zero”信號，分別為ZR_1、ZR_2及ZR_3。此一結果，此三個”zero”信號具有相同的T/2周期及相同的1/3工作周期，但時序之間隔為一T/12。第二暫存器陣列包含資料正反器(data flip flop，DFF)751、752、753及754係用於此第四CLK12於第一時脈CLK之一上緣部時進行取樣，以產生三個”sign”信號，分別為SN_1、SN_2及SN_3。因此，此三個sign信號具有相同的T周期及相同的1/2工作周期，但彼此的時序間隔為T/12。請注意，有一個DFF(751)設置在第二暫存器陣列內，因而，相較於前述三個”zero”信號，此三個”sign”信號具有額外延遲T/12。資料正反器、除2計數器及除3計數器之詳細電路實施例已為熟知此技藝人士所知悉，故在此不在贅述。

綜合上述說明，一諧波抑制頻率轉換可使用複數個並聯TSC電路來實現，每一TSC電路係以兩個控制信號所控制，以實現複數個MLT－3相乘以及對乘法結果進行加權加總。實際上，T1＝T－1＝T/3且T0＝T/6之MLT－3波形具有零第3級諧波的特性，並可透過對三個並聯MLT－3相乘並對相乘結果做加權加總，來達到直到第9級諧波皆諧波拒斥之功效。一般而言，一設計者可選擇適當地MLT－3波形、並聯TSC電路及對每一並聯相乘結果進行加權加總，便可獲得具有一欲得諧波拒斥之欲得合成波。

以三態截波器為基礎之直接轉換接收器

在一直接轉換接收器內，一正交頻率轉換器必須包含一同相(I)轉換路徑及一正交(Q)轉換路徑。上述提及的以TSC為基礎之轉換原理可延續至正交頻率轉換。於第8圖所示，一正交頻率轉換器係使用複數個TSC電路。一輸入訊號RF分別透過一同相轉換路徑及一正交轉換路徑轉換為一同相信號I及一正交輸出信號Q。此同相轉換路徑包含一第一群增益元件(810_1I、810_2I等)、使用一第一群控制信號(SN_1I、ZR_1I、SN_2I、ZR_2I等)之一第一群TSC電路(820_1I、820_2I等)及一第一加總元件830I。而正交轉換路徑包含一第二群增益元件(810_1Q、810_2Q等)、使用一第二群控制信號(SN_1Q、ZR_1Q、SN_2Q、ZR_2Q等)之一第二群TSC電路(820_1Q、820_2Q等)及一第二加總元件830Q。所有”sign”信號(SN_1I、SN_1Q、SN_2I、SN_2Q等)必為相同周期T，而所有”zero”信號(ZR_1I、ZR_1Q、ZR _2I、ZR_2Q等)必為相同周期T/2。正交轉換路徑大致上與同相轉換路徑相同。同樣地，用於正交轉換路徑之控制信號(如SN_1Q、ZR_1Q、SN_2Q、ZR_2Q等)之各自波形大致上與用於同相轉換路徑之控制信號(如SN_1I、ZR_1I、SN_2I、ZR_2I等)類似，然而此些波形相對於在同相轉換路徑內則有近似一固定的時序偏移量T/4。舉例來說，SN_1Q與SN_1I具有相同波形，但SN_1Q相對於SN_1I有一固定的不變的時序偏移量T/4，及ZR_1Q與ZR_1I具有相同波形，但ZR_1Q相對於ZR_1I有一固定的時序偏移量T/4。每一TSC電路係能有效地執行一MLT_3乘法運算，其中，在正交轉換路徑內TSC電路之任一MLT_3波相對於在同相轉換路徑內的任一MLT_3波具有一時序偏移量T/4。

接著，以下將討論每一轉換路徑皆使用三個TSC電路及對於所有的TSC電路使用具有T₁ /T＝T_－1 /T＝1/3及T₀ /T＝1/6之相同的MLT－3波之電路設計。如第9圖所示，此圖係為前述實施方案之一時序示意圖。所有”sign”信號有相同周期T及相同的1/2工作周期，及所有”zero”信號有相同周期T/2及相同的1/3工作周期。SN_2I、SN_3I、SN_1Q、SN_2Q及SN_3Q分別地相對於SN_1I、SN_2I、SN_3I、SN_1Q及SN_2Q具有一固定的時序偏移量T/12，且ZR_2I、ZR_3I、ZR_1Q、ZR_2Q及ZR_3Q分別地相對於ZR_2I、ZR_3I、ZR_1Q及ZR_2Q具有一固定的時序偏移量T/12。如第10圖所示，其繪示一產生這些控制信號之實施電路圖。第10圖所繪示之電路係與第7圖相同，除了下列描述以外，分別是：被加在”zero”暫存器陣列內的三個額外的DFF(1044－1046)，此些DFF係對於正交路徑而產生三個”zero””控制信號(如ZR_1Q、ZR_2Q及ZR_3Q)，以及被加在”sign”暫存器陣列內的三個額外的DFF(1055－1057)，此些DFF係對於正交路徑而產生三個”sign”控制信號(如SN_1Q、SN_2Q及SN_3Q)。在正交路徑內的每一控制信號相對於在同相路徑則具有一T/4時序延遲(當CLK的周期為T/12時，此延遲係由三個DFF所引起)。舉例來說，ZR_1Q相對於ZR_1I有一T/4延遲及SN_1Q相對於SN_1I有一T/4延遲。

如第11圖所示，其繪示一以TSC為基礎之正交頻率轉換器之直接轉換接收器之方塊示意圖。圖中可知，接收器1100包含一前置濾波器(pre－filter)1110、一低雜訊放大(low－noise amplifier，LNA)1120、一選擇性濾波器(optional filter)1125、一TSC基頻轉換器1130、一同相(In－phase)路徑I及一正交(quadrature)路徑。同相路徑I包含一第一低通濾波器(low pass filter，LPF)1140_I及一第一類比至數位轉換器(analog－digital converter，ADC)1150_I。正交路徑Q包含一第二低通濾波器1140_Q、一第二ADC 1150_Q、時脈產生器(例如是：PLL)1160及一控制信號產生器1170。由天線所接收的輸入信號RF_IN經前置濾波器1110濾波後，再經LNA 1120放大，接著經選擇性濾波器1125濾波，再透過TSC基頻轉換器1130轉換為兩種信號1135_I及1135_Q。信號1135_I經第一低通濾波器1140_I濾波後，透過第一ADC 1150_I而被數位化為一第一輸出信號BB_I，同時，信號1135_Q經第二低通濾波器1140_Q濾波後，透過第二ADC 1150_Q而被數位化為一第二輸出信號BB_Q。相位鎖定迴路1160用以產生一時脈信號CLK，而此時脈信號CLK頻率可為欲得之射頻信號之頻率的12倍。此時脈信號CLK被提供至控制信號產生器1170，以產生複數個”sign”控制信號(SN)及複數個”Zero”控制信號(ZR)，如第10圖所示。這些SN及ZR信號被提供至一TSC基頻轉換器1130，其電路實施例請參閱第8圖。

另一實施例

如上述所題及的技術內文可知，本發明可以多種形式來實現，例如：1.一附加在相關聯TSC電路(於一頻率轉換路徑)之增益元件，用以有效縮放TSC電路所執行的MLT－3乘法運算結果，此增益元件能被設置在TSC電路之前或TSC電路之後。舉例來說，於第8圖中增益級810_1I能被設置在TSC 820_1I之前，但同樣地也能被設置在TSC 820_1I之後。在第8圖中，若增益元件810_1I被置放在TSC 820_1I之後(如增益元件810_2I被設置在TSC 820_2I之後，增益元件810_1Q被設置在TSC 820_1Q等等)，則其餘的增益元件也可同樣地被置放在各自TSC電路之後，致使所有並聯的路徑亦有良好的相配。

2.一附加在相關聯TSC電路(於一頻率轉換路徑)之增益元件，用以有效縮放TSC電路所執行的MLT－3乘法運算，且此增益元件係使用一電流模式(current－mode)裝置，如轉導放大器(trans－conductance amplifier)，或一電壓模式(voltage－mode)裝置，如運算放大器(operational amplifier)之其一來實現。

3.一用於對複數個TSC基頻轉換電路之所有輸出信號進行加總之加總電路，其可由下列方式得以實現，(1)當在TSC基頻轉換路徑內所有的增益元件以電流模式裝置來實現，將所有輸出端之直接相連，或(2)當在TSC基頻轉換路徑內所有的增益元件以電壓模式裝置來實現時，以一運算放大器來實現加總電路。

4.設計者可選擇在數位時域內實現”縮放”及”加總”功能，以取代複數個用來實現”縮放”功能之類比增益元件及用來將複數個轉換路徑之輸出信號加總之一類比加總電路。在一數位時域之實施例不需要類比增益元件，其分別地使用複數個TSC電路以將一輸入射頻信號轉換為複數個轉換信號，此些轉換信號分別地由複數個低通濾波器進行濾波，而此些低通濾波器之輸出信號由複數個類比至數位轉換器被數位地為複數個數位字元；此些數位字元分別地由複數個數位式增益元件進行縮放；最後將縮放後之數位字元加總在一起以產生一最終輸出信號。請參閱第11圖，當在TSC基頻轉換電路1130內於數位時域內實現”縮放”及”加總”功能時，信號1135I與信號1135Q為最後已數位化基頻輸出信號，而低通濾波器1140_I、低通濾波器1140_Q、ADC 1150_I與ADC 1150_Q必須被移除。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之請求項所界定者為準。

100．．．直接轉換接收機

110．．．前置濾波器

120．．．低雜訊放大器

122．．．無線射頻信號

130_I．．．第一混合器

130_O．．．第二混合器

140_I．．．第一低通濾波器

140_Q．．．第二低通濾波器

150_I．．．第一類比至數位轉換器

150_Q．．．第二類比至數位轉換器

200．．．TSC電路

210,220,230,240,250,260,270,280．．．時間間隔

300．．．TSC電路

310,320,330,340,350,360,370,380．．．開關(SW)

500A．．．頻率轉換器

510_1,510_2,510_N．．．增益元件

520_1,520_2,520_N．．．TSC電路

530．．．加總電路

710,730．．．除2計數器

720．．．除3計數器

741,742,743,751,752,753,754．．．資料正反器(DFF)

810_1I,810_2I．．．第一增益元件

820_1I,820_2I．．．第一TSC電路

830I．．．第一加總元件

810_1Q,810_2Q．．．第二增益元件

820_1Q,820_2Q．．．第二TSC電路

830Q．．．第二加總元件

1044,1045,1046,1055,1056,1057．．．資料正反器(DFF)

1110．．．前置濾波器

1120．．．低雜訊放大器

1125．．．選擇性濾波器

1130．．．TSC基頻轉換器

1140_I．．．第一低通濾波器

1140_Q．．．第二低通濾波器

1150_I．．．第一類比至數位轉換器

1150_Q．．．第二類比至數位轉換器

1160．．．相位鎖定迴路以及

1170．．．控制信號產生器

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖示之詳細說明如下：第1圖係繪示習知直接轉換接收器之方塊示意圖；第2圖係繪示一三態截波器(tri－state chopper)電路之符號(A)及一實際電路(B)；第3圖係繪示一三態截波器電路之一實施電路；第4圖係繪示在一三態截波器電路之一實施MLT－3波形示意圖；第5A圖係繪示使用複數個三態截波器電路之一頻率轉換器之實施電路；第5B圖係繪示使用複數個三態截波器電路之一頻率轉換器之另一實施電路；第6圖標誌(A)係繪示多個控制信號之一時序圖及於第5A圖或第5B圖之頻率轉換器之相關MLT－3波形，標誌(B)係繪示經加權總合後的一混合波形；第7圖係繪示於第6圖用於產生控制信號之一實施電路；第8圖係使用兩群TSC電路之一正交頻率轉換器之一實施電路；第9圖係繪示於第8圖之正交頻率轉換器之控制信號之一時序示意圖；第10圖係繪示於第9圖用於產生控制信號之一實施電路；以及第11圖係繪示使用一TSC基頻正交轉器之一直接轉換接收器。

300．．．TSC電路

310,320,330,340,350,360,370,380．．．開關(SW)

Claims

一種截波(chopper)電路，係接收一輸入信號與一控制信號，且依據該輸入信號以及該控制信號以產生一輸出信號，該截波電路包含複數個開關，其中當該控制信號在一第一狀態時，控制該些開關使該輸出信號追蹤該輸入信號之幅度(magnitude)及符號(sign)；當該控制信號在一第二狀態時，控制該些開關使該輸出信號追蹤該輸入信號之幅度，但該輸出信號具有一相反符號(opposite sign)；以及當該控制信號在一第三狀態時，控制該些開關使該輸出信號係設為零。
如請求項1所述之截波電路，其中該控制信號係根據一第一二進制信號及一第二二進制信號來編碼。
如請求項1所述之截波電路，其中該輸入信號係以一包含一正端及一負端之差動信號(differential signal)來實現；以及該輸出信號亦以一包含一正端及一負端之差動信號來實現。
如請求項3所述之截波電路，其中在該第三狀態時，該輸出端藉由將該輸出信號之該正端與該輸出信號之該負端短路而設為零。
如請求項3所述之截波電路，其中當該控制信號在該第一狀態時，該輸入信號之該正端被耦接至該輸出信號之該正端及該輸入信號之該負端被耦接至該輸出信號之該負端；以及當該控制信號在該第二狀態時，該輸入信號之該正端被耦接至該輸出信號之該負端及該輸入信號之該負端被耦接至該輸出信號之該正端。
如請求項2所述之截波電路，其中每一該開關所具有兩種狀態，其由該第一二進制信號或該第二二進制信號所控制。
如請求項6所述之截波電路，其中該複數個開關更被劃分為一第一開關群及一第二開關群，其中該第一開關群皆使用該第一二進制信號以用作自身開關控制信號，及其中該第二開關群皆使用該第二二進制信號以用作自身開關控制信號。
如請求項1所述之截波電路，其中該控制信號係為週期性。
如請求項8所述之截波電路，其中該截波電路具有一選擇性諧波拒斥(harmonic rejection)的功能。
如請求項9所述之截波電路，其中該選擇性諧波拒斥係以適當地選擇該控制信號之時序來實現。
一種頻率轉換器，係接收一輸入信號與一周期性控制信號且產生一輸出信號，該頻率轉換器包含複數個開關，其中當該周期性控制信號在一第一狀態時，控制該些開關使該輸出信號追蹤該輸入信號之幅度及符號；當該周期性控制信號在一第二狀態時，控制該些開關使該輸出信號追蹤該輸入信號之幅度，但該輸出信號具有一相反符號；以及當該周期性控制信號在一第三狀態時，控制該些開關使該輸出信號係設為零；其中該周期性控制信號係以一周期之一第一二進制信號及一半周期之一第二周期性二進制信號來編碼。
如請求項11所述之頻率轉換器，其中該輸入信號及該輸出信號為一差動信號。
如請求項12所述之頻率轉換器，其中在該第三狀態時，該輸出端藉由將該輸出信號之一正端與該輸出信號之一負端短路而設為零。
如請求項13所述之頻率轉換器，其中當該周期性控制信號在該第一狀態時，該輸入信號之該正端被耦接至該輸出信號之該正端及該輸入信號之該負端被耦接至該輸出信號之該負端；以及當該周期性控制信號在該第二狀態時，該輸入信號之該正端被耦接至該輸出信號之該負端及該輸入信號之該負端被耦接至該輸出信號之該正端。
如請求項11所述之頻率轉換器，其中該些開關包含一第一開關群及一第二開關群，其中該第一開關群根據該第一二進制信號而運作，及其中該第二開關群根據該第二二進制信號而運作。
一種頻率轉換器，包含：複數個頻率轉換路徑，每一頻率轉換路徑包含有一三態截波電路，該複數個頻率轉換路徑用以接收一共通輸入信號及複數個周期性控制信號，且分別地產生複數個轉換信號；及一加總電路，用於將所有該複數個轉換信號進行加總以產生一輸出信號；其中該複數個周期性控制信號有相同的周期但具有不同的時序，當該各自周期性控制信號於一第一狀態時，對每一該複數個轉換路徑之各自轉換路徑係與該共通輸入信號呈比例關係，當該各自周期性控制信號於一第二狀態時，該轉換信號係與該共通輸入信號之一反轉信號呈比例關係，及當該各自周期性控制信號於一第三狀態時，該轉換信號係設為零。
如請求項16所述之頻率轉換器，其中該輸入信號係以一包含一正端及一負端之差動信號來實現；對每一該複數個轉換路徑之各自轉換信號亦以一包含一正端及一負端之差動信號來實現。
如請求項16所述之頻率轉換器，其中每一該複數個轉換路徑之各自轉換信號係由一第一二進制信號及一第二二進制信號來編碼。
如請求項18所述之頻率轉換器，其中在每一頻率轉換路徑內的該三態截波電路包含一第一開關群及一第二開關群。
如請求項19所述之頻率轉換器，其中該第一開關群係由該第一二進制信號所控制，而該第二開關群係由該第二二進制信號所控制。
一種頻率轉換系統，包含：一第一頻率轉換器，其包含：一第一群並聯轉換路徑，係用於接收一輸入信號及一第一群周期性三態信號，且將該輸入信號轉換為一第一群轉換信號；及一第一加總電路，係對該第一群轉換信號進行轉換以產生一第一輸出信號；以及一第二頻率轉換器，其包含：一第二群並聯轉換路徑，係用於接收該輸入信號及一第二群周期性三態信號，且將該輸入信號轉換為一第二群轉換信號；及一第二加總電路，係對該第二群轉換信號進行轉換以產生一第二輸出信號；其中該第一群周期性三態信號內的所有三態信號及該第二群周期性三態信號內的所有三態信號具有相同的周期但有不同的時序。
如請求項21所述之頻率轉換系統，其中該一第一群並聯轉換路徑內的每一轉換路徑更包含一增益元件，同樣地，該一第二群並聯轉換路徑內的每一轉換路徑更包含一增益元件。
如請求項21所述之頻率轉換系統，其中該第一頻率轉換器所包含的電路與該第二頻率轉換器相同。
一種頻率轉換系統，包含：一第一頻率轉換器，其包含：一第一群並聯轉換路徑，係用於接收一輸入信號及一第一群周期性三態信號，且將該輸入信號轉換為一第一群轉換信號；及一第一加總電路，係對該第一群轉換信號進行轉換以產生一第一輸出信號；以及一第二頻率轉換器，其包含：一第二群並聯轉換路徑，係用於接收該輸入信號及一第二群周期性三態信號，且將該輸入信號轉換為一第二群轉換信號；及一第二加總電路，係對該第二群轉換信號進行轉換以產生一第二輸出信號；其中該第二群周期性三態信號與第一群周期性三態信號相同，但具有一固定時序偏移量。
一種實現頻率轉換之方法，包含：接收一輸入信號及一周期性三態信號；以及產生一輸出信號以回應該輸入信號及該周期性三態信號之一狀態；其中該周期性三態信號係以一周期之第一二進制信號及一半周期之第二二進制信號來編碼。
如請求項25所述之方法，其中當該周期性三態信號在一第一狀態時，該輸出信號追蹤該輸入信號之幅度及符號；當該周期性三態信號在一第二狀態時，該輸出信號追蹤該輸入信號之幅度，但該輸出信號具有一相反符號；以及當該周期性三態信號在一第三狀態時，該輸出信號係設為零。
一種實現頻率轉換之方法，包含：接收一輸入信號及相同頻率但不同時序之複數個周期性三態信號；使用複數個轉換路徑而產生複數個轉換信號，以回應該輸入信號及該周期性三態信號之多個狀態；以及加總該複數個轉換信號以產生一輸出信號；其中對於每一該複數個轉換路徑：當轉換信號所相應的周期性三態信號於一第一狀態時，則對應的轉換信號與該輸入信號呈比例關係；當轉換信號所相應的周期性三態信號於一第二狀態時，則對應的轉換信號與該輸入信號之一反轉信號呈比例關係；當轉換信號所相應的周期性三態信號於一第三狀態時，則對應的轉換信號設為零。