TWI221675B - MOS-type variable capacitance element - Google Patents

Description

1221675 玖、發明說明 (發明說明應欽明：發明所厲之技術領域、先前技财、内容，實施方式及圓式簡單說明） C 明所屬技4^"領域;j 發明領域 本發明係關於一種MOS型可變電容元件。特別是有關 5於可以容易地以一般的半導體電路裝置之製造程序加以製 造，而且具有良好的可變電容特性，並提高電壓控制振盪 器等之性能的MOS型可變電容元件。 L· ittr Ίι 發明背景 ίο 使用可變電容元件的電路之一例可舉例如電壓控制振 盪電路（以下簡稱為VCO電路）。第14圖中例示VCO電路1〇〇 為其一例。VCO電路1〇〇中包含2個可變電容元件1〇2。形 成在其連接點，即結點1 〇4施加控制電壓vc的狀態。此處 ，因為結點1 〇 5係直流地被施加一定的電壓，故可藉調整 15控制電壓VC的方式而調整可變電容元件1〇2之電容值。因 此，在vco電路1〇〇中，可以利用控制電壓Vc來控制取決 於可變電容元件102和線圈103的LC共振頻率。相對於控制 電壓VC，此種VCO電路的特性以其所獲得之振盪頻率係 在廣範圍做線形變化者為宜。 20 為獲得vc〇電路100之特性，必需採用可以相對於控 制電壓VC在廣範圍獲得線形的電容變化之可變電容元件。 專利文獻1，特開2000-58877號公報中如第15圖所示 係模式地示意所揭露之M〇s型可變電容元件的平面圖，第 16圖所不為第15圖中沿Α·Α，線的斷面圖。M〇s型可變電容 6 1221675 玖、發明說明 元件200係如第16圖所示，在n型矽半導體基板2〇1内形成 有由P井所構成之第1半導體層202。在該第1半導體層2〇2 的表面選擇性地擴散有p型雜質而形成第2半導體層2〇3。 另，與該第2半導體層203相隔開來，形成有選擇性地擴散 5高濃度的P型雜質而成之接觸層204。然後在第2半導體層 203的表面形成由氧化矽所構成的閘絕緣層2〇5，而該閘絕 緣層205的表面則形成有閘電極2〇6。 第2半導體層203係由具有複數個（圖中為2個）不同的平 帶電壓之區域203a及203b所構成。平帶電壓不同的區域 10 203&及20补，係以其雜質濃度呈階段性變化的方式形成。 平帶電壓不同的區域2〇3a及203b分別構成電容ci〇0及 C200。因此，M0S型可變電容元件2〇〇之電容^1〇〇及 CT200即為電容01〇〇及C2〇〇之合成電容。電容ci〇〇及 C200會因變更閘電極206和接觸層204間之端子間電壓v丁 15而、憂化，所以MOS型可變電容件2〇〇之電容CT100產生變 化。 在此’將相對於區域2〇3a及203b之平帶電壓分別為 VFB、VFB’時之端子間電壓VT的電容變化特性示於π圖 (a)。因應平帶電壓VF]B、VFB，之差異，電容cl〇〇&C2〇〇 20各自的特性曲線會並行移動，而開始產生電容變化之端子 間電壓VT的電壓值會發生偏移，但是電容C100及C200的 特性曲線本身之形狀則無變化。因此，此等合成電容，即 M〇S型可變電容元件200的電容CT100，如第17圖（b)所示 ’相對於端子間電壓VT，在相當於依電容C100及C200而 7 玖、發明說明 决疋之電容變化區域的範圍，會形成具有線形性的特性。 10 然而，前述習知技術中存在如下所述之問題。亦即， 專利文獻1所揭示之MOS型可變電容元件200中，如第17圖 所示，透過將在平帶電壓不同的2個區域之電容變化力二 合成的方式，雖然獲得電sCT1〇〇的線形特性，但是在 VCO電路100所要求之可變電容元件1〇2令，某些情況會要 求相對於控制電產ντ在更廣的範圍具有線形性優良㈣ 性。MOS型電容元件中必需設置多數個平帶電麼互有 差異的區域。為製作多數個區域，必需進一步使用供選擇 性地擴散雜質之曝光用遮草’進而伴隨著必需額外增加曝 光步驟、洗淨步驟等程序。除了製造步驟變得複雜以外， 同時也無法避免製造成本的增加，這些都是問題。 15 、本發明係為解決前述之習知技術所具有的問題點而完 、者亦即本毛日月之目的係為相對於控制電塵VT能在廣 範圍獲得線形性良好的特性’也能對應地獲得VCO電路等 之，月b改善’此外’提供_種^仍型可變電容元件，其構 &間爭’而且在-般的半導體電路裝置之製造程序令，毋 需額外增加遮罩及步驟即可容易地製造。 【明内容L】 20 發明概要 為達成述目的，中請專利範圍第1項之型可變 電=元件的特徵在於具借，以第夏導電型所構成之至少-個第1半導體層，去 W接於第1半導體層，以第2導電型 所構成之至少一個第2半導體層，和，在第i及第2半導體 8 1221675 玖、發明說明 層各自的正上方，配置至少各-個的間絕緣層，和，配置 在閑絕緣層上之閘極層，和，鄰接閑絕緣層而配置之第1 或第2導電型的源極層，且以問極層和源極層做為電極。 在申請專利範圍第1項之M〇s型可變電容元件中，除 了在第1導電型之第1半導體層，以閘絕緣層、閘極層及鄰 接於閘絕緣層之第1或第2導電型的源極層而構成之第1 MOS構造外，在第2導電型之第2半導體層具有以閘絕緣層 、閑極層及鄰接於閘絕緣層之第1或第2導電型的源極相 構成之第2 MOS構造。 ίο 猎此，及第2 MOS構造中有一個會成為源極層與 後閘極（back gate)的導電型不同之一般的增強型m〇s構造 。另一個則成為源極層與後閘極為相同的導電型之構 造。2個不同的MOS構造被並列連接可以構成M〇s型可變 電容元件。 15 20 一般的增強型MOS構造中，對應電極間之偏電壓，在 閘絕緣層正下方之第i或第2半導體層的載波狀態係由反轉 狀悲朝空乏狀態進行變化。對應該變化，電極間之％〇§電 谷时的電谷，會從單獨依閘絕緣層而定之電容，變化成由 閘系巴緣層與空乏層之串聯連接而形成之電容，電容值則減 少。在此，電容值之減少除了因電容的串聯連接導致之減 少外，由於空乏層變寬造成之電容值本身的減少，會變得 急遽。 相對於此，在源極層與後閘極為相同的導電型之％〇3 構造中，對應電極間之偏電壓，在閘絕緣層正下方之第i 9 1221675 玖、發明說明 或第2半導體層的載波狀態會從蓄積狀態附近朝空乏狀態 進行金化。對應该變化，電極間之M〇s電容器的電容，在 由閘絕緣層與空乏層之串聯連接而形成的電容中，會對應 空乏層之變寬而變化，形成減少的狀態。電容值之減少因 5為只僅依靠空乏層的變寬，所以形成緩和的減少。 MOS型可變電容元件為上述2種不同的M〇s構造之並 列連接，其電容值為二者的合成電容值。除發生電容變化 的偏電壓值在各別的MOS構造中不相同乃一般情形外，具 有急遽的電容變化特性之構造與具有緩和的電容變化特性 1〇之構造互相組合的結果，合成電容值相對於廣範圍的偏電 壓變成具有線形特性。可以獲得容易調整電容的1^〇3型可 變電容元件。 而’申請專利範圍第2項之MOS型可變電容元件的特 徵在於’申請專利範圍第1項記載之M〇s型可變電容元件 15中，第1半導體層為半導體基板，第2半導體層則是從半導 體基板的表面，沿深度方向上選擇性地形成者。在第i導 電型的半導體基板内，第2半導體層被形成為第2導電型的 井。另’申请專利範圍第3項之MOS型可變電容元件的特 欲在於’申請專利範圍第1項記載之MO S型可Ί危電容元件 20中具備半導體基板，第i半導體層係從半導體基板的表面 沿深度方向選擇性地被形成，而第2半導體層則是從第i半 導體層的表面沿深度方向，在第丨半導體内選擇性地被形 成者。在半導體基板内，第1半導體層被形成為第1導電型 的井，並進一步於基中將第2半導體層選擇性地形成為第2 10 1221675 玖、發明說明 導電型的井。而，申請專利範圍第4項之MOS型可變電容 元件的特徵在於，申請專利範圍第1項記載之MOS型可變 電容元件中具備半導體基板，而第1及第2半導體層係從半 導體基板的表面沿深度方向選擇性地被形成。在半導體基 5 板内，第1及第2半導體層被形成為第1及第2導電型的井。 據此，可以利用MOS構造之半導體積體電路裝置中通 常所使用的製造程序，來構成可變電容範圍不同之2種類 的MOS構造。在一般的製造程序中，而且並不需要額外增 加製造步驟，即可以實現合成電容相對於偏電壓之可變電 10容範圍為廣範圍之MOS型可變電容元件。可以不伴隨額外 的製造成本，並直接適用於過去以來所製造的半導體積電 路裝置中。 另’申請專利範圍第5項之MOS型可變電容元件的特 徵在於，申請專利範圍第1至第4項之至少一項所記載的 15 M〇S型可變電容元件中，源極層之雜質濃度比相同導電型 之第1或第2半導體層之雜質濃度為高。藉此，可以容易地 將電極從源極層引出來。 而，申請專利範圍第6項之M〇S可變電容元件的特徵 在於，申請專利範圍第丨至第5項之至少一項所記載的M〇s 20型可變電容元件中，至少在第1及第2半導體層中之一者的 閘、、、巴、’彖層之正下方區域，與第丨及第2半導體層之主體 (bUlk)區域中的雜質濃度係為不同的雜質濃度。藉此 以適田地凋正對應偏電壓之電容變化特性。 此處，利用對間絕緣膜正下方的區域選擇性地實施雜 11 1221675 玖、發明說明 質擴散之方式，可以獨立地 也對弟1或弟2半導體層調整雜質 濃度。 、 另’申請專利範圍第7項之聰可變電容元件的特徵 在於，申請專利範圍第1至第6項之至少_項所記載的刪 5型可變電容元件中，於源極層中包含相互鄰接，並被配置 在第1半導體層内之閘絕緣層與第2半導體層内之閘絕緣層 之間的第1共有源極層，且第1共有源極層係跨過第i及第2 半V奴層而配置。藉此，在以和閘絕緣層鄰接之源極層所 構成的MOS構造布局（lay〇ut)中，可以將源極層的中間區 10域當做第1及第2半導體層的邊界，而將2個不同的m〇s構 造並列地配置。 另，申响專利範圍第8項之MOS可變電容元件的特徵 在於，中請專利範圍第i至第7項之至少_項所記載的M〇s 型可變電谷疋件中，於閘絕緣層中包含越過第丨半體層與 15第2半導體層的邊界而配置之延長閘絕緣層，而與延長閘 絕緣層鄰接之源極層中則包含越過第1半導體層與第2半導 體層的邊界而配置之延長源極層，或者，越過橫跨第^及 第2半導體層的區域而被配置在第1或第2半導體層之第2共 有源極層。藉此，可以橫過第丨及第2半導體層而配置延長 20閘絕緣層。伴隨著，也可以跨過第1及第2半導體層的邊界 而配置延長源極層或弟2共有源極層。在以和閘絕緣層鄰 接之源極層所構成的MOS構造布局中，可以適當地切割區 分2個不同的MOS構造。 圖式簡單說明 12 1221675 玖、發明說明 容元件心#M〇S型可變電容元件與〇井3無關的部分 。另一方面，第2圖（b)則是MOS型可變電容元件比，係 MOS型可變電容元件丨中與11井3相關的部分。 MOS型可變電容元件lat，分別對端子12、13、^施 加電£VG、VD、VS。被施加於端子M之電壓乂8為接地電 壓。控制電壓vc被外加（參見第14圖）而成為電壓vd。和 對端子12直流地施加一定的電壓成為電壓vg相結合，端 子間電壓ντ可以寫成VT=VD_VG。端子間電麗ντ的增減 可以利用電壓VD之增減來加以控制。 ίο 15 當端子間電心丁小，且相對於電壓VG之㈣叩㈣ 麼差不大時’在閉氧化膜4的正下方形成反轉層。M0S型 可文電合7G件la中之端子12及13間的電容c a成為開氧化 版4之電容’維持著的電容值。如果端子間電虔π變 大’且電壓VD相對於電壓VG而變大，則^層會從源極 層型半導體基板2的接合面朝P型半導體基板2伸長。 電合C a成為閘氧化膜4與空之層之串聯連接的電容，電容 值會減少。相對於端子間㈣ντ之電容c a的特性示於第3 圖⑷。在M〇S型可變電容元件1钟可以藉由在從反轉區域 至空乏區域的空乏層之變化而獲得電容變化。 20 其次，在_型可變電容元件㈣，分別對端子12、 13、14施加電堡％、叩，。在時3中形成施加電魔 W的狀態。控制電㈣被外加於端子13(參見第關）而 成為電麼VD。對端+ ] 9古X丄 而子12直w地外加一定的電壓成為電壓 VG。因為端子間電㈣為ντ，—叩，故端子間電壓 15 玖、發明說明 VT的增減變成受到電壓VD之增減所控制。 對c知子間電壓ντ從小電壓值變化成大電壓值的情 况，電壓VD之電壓差相對於電壓VG逐漸變大。藉此，閘 氧化膜4的正下方，空乏層會從蓄積層被形成的狀態之接

I狀心而逐漸伸長。相對於此時之端子間電壓的電容C b，其特性示於第3圖（1))。在M〇s型可變電容元件b，電 令C b成為閘氧化膜4與空乏層之串聯連接的電容，變成空 乏層從接近蓄積區域的狀態緩緩地伸長之特性，電容值減 少而可獲得電容變化。 1〇 在此，在第3圖⑷及⑻中，當比較電容C a及C b時， 在M〇S型可變電容元件1a，如果對應端子間電壓VT，反 轉層被形成，並從利用閘氧化膜4維持一定電容值的狀態 形成空乏層，則會變成由空乏層決定之電容成分被串聯連 接的If it gj為除了電容值因電容成分的串聯連接而減少 15外，因空乏層的變寬，被串聯連接之電容值本身也減少， 文電谷C a乃形成對應端子間電壓η，電容值急遽地減少 之特性。相對於此，纟刪型可變電容元㈣，從端子間 電壓VT之大電壓值的階段即形成有空之層，電容C b變成 由閘絕緣膜4決定之電容成分，和由空乏層決定之電容成 2〇分的串聯連接。因此，取決於端子間電壓VT的電容值之 賴寺性，變成僅依存於空乏層的長度，和刪型可變電 谷儿件la的情形相比，相對於端子間電屋ντ的電容值之變 化曲線變成緩和的曲線。 此處，將第3圖（a)及（b)所示之_型可變電容元件卜 16 1221675 玖、發明說明 及lb的電容C a及C b之變化特性重疊描繪另外示於第4圖 (a)。MOS型可變電容元件la之電容CT係將MOS型可變電 容元件1 a及1 b的電容C a及C b並列連接而成。因此，如第 4圖（b)所示，相對於端子間電壓”的電容變化特性，即為 5 示於第4圖（a)之電容C a及C b的電容變化特性之合成結果 。另外’將第4圖（b)中透過平帶電壓不同的2個區域（2〇3a 、203b)而獲得之示於第4圖（c)的電容ci〇〇、C2〇〇之變化 特性（第17圖（a))予以合成，所獲得之依據習知技術的1^〇§ 型可變電容元件200之電容CT100的變化特性，亦在比較的 10 目的下予以示出。 由於MOS型可變電容元件化，其電容變化形成和緩的 曲線，所以MOS型可變電容元件1之電容變化特性，除了 相對於端子間電壓VT而有良好的線形性以外，而且相對 於習知技術之MOS型可變電容元件2〇〇的電容變化特性， 15可以在廣範圍得到線形的特性。因此，亦可賦與VCO電路 1〇〇性能上的改善。 再者’ MOS型可變電容元件1之製造可以採用一般的 半導體積體電路裝置之製造工程而容易地進行。因此，沒 有因遮罩增加而招致成本上昇的情形。 第5圖至第10圖係從MOS型可變電容元件丨的上方視之 時的布局例。第5至第1〇圖中，源極層8和閘電極6被交互 地配置在p型半導體基板2上。閘絕緣膜（未圖示）被配置於 閘電極6的下方。而，在p型半導體基板2配置有和此等有 別之接觸層11。第5圖至第1〇圖中11井3分別被任意地配置 17 1221675 玖、發明說明 。在第5圖中分成3個區域，配置成以閘電極6每隔一個即 包含所規定之MOS型可變電容元件單元。第6圖中，係包 含鄰接的3個MOS型可變電容元件單元而配置者。第7圖中 ，係包含MOS型可變電容元件單元的通道寬度方向之一部 5 分而配置者。在第8圖中，係被配置於MO S型可變電容元 件單元之通道寬度方向中的兩端部及中間部3個區域。在 第9圖係面對鄰接的3個MOS型可變電容元件單元並包含通 迢寬度方向的一部分而配置。第1〇圖係將第6圖與第9圖的 配置組&而成者。任一者均可表現如前所述之相對於端子 〇間電壓ντ的可變電容特性。另，有關n井3之配置並無不 受限於此寺態樣，而可以配置於適當的位置。 第11圖顯示應用本發明於M0S型可變電容元件21做為 實施態樣2之一例。M0S型可變電容元件21係於？型半導體 基板22中形成有〇井23及1)井25。於11井23及？井乃形成有閘 丨5絕緣膜24,而於閘絕緣膜24上又形成有閘電極％。除了與 閘絕緣膜24鄰接以外，在時23、？井25，及跨過口井^和口 井25的區域，在各個表面上形成有3個選擇性地擴散了高 濃度之η型雜質的源極層28。且，和該源極層28隔離開而 在Ρ型半導體基板22的表面上，形成有選擇性地擴散了高 2〇 /辰度之ρ型雜質的接觸層31。問電極％由端子切共給電壓 另口 MOS型可變電容元件21的動作及其作用·效果基 本上與M0S型可變電容元件1相同，故此處省略其說明。 而，貫施態樣3，如示於第12圖之M〇s型可變電容元 件41，在P型半導體基板中形成P井45，於ρ井45中形成4 18 1221675 玖、發明說明 43亦可。 在P井45及η井43上形成有閘絕緣膜44，在閘絕緣膜44 上則形成有閘電極46。除了與閘絕緣膜44鄰接以外，在ρ 井45、η井43，及跨過ρ井45與η井43的區域，於各個表面 5上形成有3個選擇性地擴散了高濃度的η型雜質之源極層48 。而且，和源極層48相隔，在{3井45的表面形成有選擇性 地擴散了高濃度的Ρ型雜質之接觸層51。閘電極46由端子 52供給電壓。源極層48由端子53，接觸層51由端子科供給 電壓。此態樣亦可獲得與MOS型可變電容元件丨基本上相 10 同的重作及作用·效果。 配合半導體積體電路裝置之製造工程，可以選擇 型可變電容元件1、21或41。#，在任一者中都可以如實 施態樣1中所示，將11井配置在適當的位置。 15 以上，如果依據所詳細說明之實施態樣的]^〇§型可變 包谷元件，則在貫施悲樣1(第1圖）係將η井3形成於ρ型半導 體基板2中。在實施態樣2(第丨丨圖）係形成？井25和^井23。 在貫施態樣3(第12圖）則是將η井43形成於口井化中。在口型 半導體基板2及η井3、ρ井2^_23，或口井^心井化的 正上方形成閘絕緣膜4、24，在閘絕緣膜4、24上形成閘電 極6、26。和問絕緣膜4、24鄰接，在p型半導體基板2及打 井3、ρ井25及η井23，或ρ井45及時43的表面上，形成3個 選擇性地擴散了高濃度之η型雜質的源極層8、28。藉外加 控制電壓VT於源極層8、28與問電極6、％之間的方式， 可以相對於控制電壓VT在廣範圍獲得線形性良好的電容 19 玖、發明說明 特性。 亦即，構成了導電型互不相同之，以源極層8、28與 後閘極，即p型半導體基板2、？井25所構成之一般的增強 型MOS構造，和以互為相同的導電型之源極層8、28與後 5閘極，即n井23所構成之MOS構造二種相異的^1〇8構造。 此等M〇s構造可以被並列連接而構成MOS型可變電容元件。 在一般的增強型MOS構造中，閘絕緣膜4、24正下方 後閘極中的載波狀態會對應電極間之控制電壓VT而從 反轉狀態向朝乏狀態進行變化。因應該變化，電極間之 10 MOS電容器的電容會從單獨依閘絕緣膜4、而定之電容 ，變化成因閘絕緣膜4、24與空乏層的串聯連接而形成的 電夺電合值會減少。在此，電容值之減少除了因電容的 串聯連接造成之減少以外，因空乏層變寬所造成之電容值 本身的減少，故形成急峻的狀態。 相對於此，在源極層8、2 8和後閘極為相同的導電型 之MOS構中n絕緣膜4、24正下方之後問極中的載波 狀態係對應電極間之控制電壓ντ*從蓄積狀態附近朝空 乏狀怨發生變化。電極間之M〇s電容器的電容因應該變化 ，而在因閘絕緣膜4、24與空乏層之串聯連接而形成的電 谷中對應空乏層之變寬而變化並且減少。電容值之減少 因為僅依存於空乏層的變寬，故成為緩和的減少。 MOS型可變電容元件丨、21、41係上述2種不同的 構ie之並歹J連接，其電容值為兩者的合成容量值。除了發 生電容變化的控制電壓值在各個MOS構造中互不相同乃一 20 1221675 玖、發明說明 般狀況外，將具有急峻的電容變化特性之構造，和具有緩 和的電容變化特性之構造加以組合的結果，合成電容值變 成在廣範圍相對於偏電壓具有線形特性。可以獲得容易調 整電容之MOS型可變電容元件。 5 在依據習知技術的M〇s型可變電容元件令，為了相對 於控制電壓VT而在廣範圍獲得線形性良好之電容特性， 設有平帶電壓不同的區域。然而，對於變更平帶電壓，電 合麦化僅起始控制電壓值偏移，特性曲線的形狀則無變化 。因此，為了在廣範圍獲得線形性良好的電容特性，必需 10 5又有複數個平帶電壓相異的區域。為了設置複數個平帶電 壓相異的區域，必需分別改變雜質濃度，製造程序變得複 雜。伴隨著，除了必需額外增加遮罩外，曝光步驟、洗淨 步驟等之製造程序增加，導致成本增大。 另一方面，在本實施態樣之MOS型可變電容元件夏、 15 21、4丨中，可以以一般的半導體積體電路裝置之製造程序 ,容易地製造相對於控制電壓VT在廣範圍中線形性良好 之電容特性。因此，可以廉價地提供電容特性良好之M〇s 型可變電容元件。在MOS構造之半導體積體電路裝置中， 利用通常所使用的製造程序即可以構成可變電容範圍不同 20的2種M〇S構造，並且可以在一般的製造程序中，而且是 不額外增加製造步驟的情形下，實現相對於偏電壓之合成 電容的可變電容範圍為廣範圍之M〇s型可變電容元件i、 21、41。也可以在不伴隨有額外的製造成本下，直接應用 於過去以來所製造之半導體積體電路裝置中。 21 1221675 玖、發明說明 此處，源極層8、28的雜質濃度比起是相同導電型之 第1或第2半導體層的，p型半導體基板2或η井3，p井25*n 井23，p井45或η井43之雜質濃度，屬於高濃度。藉此，從 源極層8、2 8可以容易地引出電極。 10 另，在ρ型半導體基板2及η井3，ρ井25及η井23，或者 ，ρ井45及η井43當中之至少任一者中，閘絕緣膜4、24的 正下方區域，與主體區域令之雜質濃度為不同的雜質濃度 。藉此，可以適當地調整對應控制電壓VT之電容變化特 性。此處，利用對閘絕緣膜4、24的正下方區域選擇性地 實施雜質之擴散的方式，可以獨立地調整雜質濃度。 對所有連接源極層8、28的端子13、33外加控制電容 之控制電壓VT。可以在與連接所有的閘電極6、％之端子 15 12、32之間構成MOS型可變電容元件丨、21、41。藉此， 可以使應型可變電容元件卜^之電容^為特性 互異之2個MOS型構造的合成電容。 再者，如第5至第1〇圖所示，有關以正下方有閘絕緣 膜之閘電極6和鄰接的源極層8所構成iM〇s構造的布局， 20 可以將源極層8的中間區域當做邊界而並列地配置2個不同 的MOS構造。另’可以橫斷㈣半導體基板加井3的邊界 而配置閘電極6做為延長閘絕緣層。伴隨此，可以跨過ρ型 半導體基板2與n井3的邊界而配置源極層8做為延長源極層 或第2共有源極層。在義構造布局中，可以適當地切割 區分2個不同的M0S構造。關於η井3之配置並不限於第$圖 至第10圖的情形’而可以配置在適合的場所。此外，適當 22 1221675 玖、發明說明 地組合第5圖至第10圖的可能性自亦不待多言。 而，本發明並不限於前述實施態樣，在不脫離本發明 之旨趣的範圍内，可以有各種改良、變形亦不待多言。在 實施態樣中，雖將本發明應用於P型半導體基板上，但是 5當然也可以應用在η型半導體基板上。此時，只要將所有 的井、源極層、接觸層做成和在本實施態樣所示之導電型 相反的導電型即可。 另，也可以構成示於第13圖之實施態樣4的1^〇8型可 10 15 20 變電容元件61。可以考慮應用8〇1等之技術，將内面的半 導體基板予以研磨的情形。在鄰接卩型半導體層62心型半 導體層63上，形成有閘絕緣膜64，閘絕緣膜料上則形成有 閘電極66。除和閘絕緣膜64鄰接之外在p型半導體層Qn 型半導體層63各自的表面上形成有選擇性地擴散了高濃度 之η型不純物的源極層68。在第13圖雖示出於ρ型半導體層 62和η型半導體層63之各個區域形成有源極層μ的情形， 惟如實施態樣1至3所示，亦可以形成在跨過？型半導體層 62和η型半導體層63的區域。源極㈣由端子73供給㈣ 。而’由未圖示出之端子對ρ型半導體層62、η型半導體層 63供給預定電壓的情況亦不待言。此情形亦可獲得和實: 態樣1至3所示之刪型可變電容元件基本上同等的動作及 作用·效果。 產業上之利用可能性 依據本發明’除了可以相對於端子間電壓VT，在廣 範圍獲得線形性良好的特性，則電路等之性能改善亦4 23 1221675 玖、發明說明 64…閘絕緣膜 6 6…閘電極 6 8…源極層 72…端子 73…端子 100··· VCO 電路 102···可變電容元件 10 3…線圈 104···結點 105···結點 200··· MOS型可變電容元件 204···接觸層 205···閘絕緣層 2 0 6…閘電極

26

Claims (1)

1. 、申請專利範圍 以第1導電 -種M〇S型可變電容元件，特徵在於其具備 型構成之至少一個第丨半導體層，和 鄰接於第1半導體層 一個第2半導體層，和 以第2導電型所構成之至少 在前述P及第2半導體層各自的正上方，配W 至少各一個的閘絕緣層，和 配置在前述閘絕緣層上之閘極層，和 鄰接前述閘絕緣層而配置之筮彳$

   i之第丨或弟2導電型的源 極層 10 ^ 亚以前述閘極層和前述源極層做為電極。 2.如申請專利範圍第1項記載之M〇s型可變電容元件，特 徵在於前述第1半導體層為半導體基板，前述第2半導 體層則是從半導體基板的表面，沿深度方向上選擇性 地形成者。 3·如申凊專利範圍第丨項記載之M〇s型可變電容元件，其 具備半導體基板，且特徵在於

   前述第1半導體層係從半導體基板的表面沿深度方 向選擇性地被形成， 前述第2半導體層係從前述第丨半導體層的表面沿 沬度方向，在前述第1半導體内選擇性地被形成。 4‘如申請專利範圍第1項記載之]^〇8型可變電容元件，其 具備半導體基板，且特徵在於 前述第1及第2半導體層係從前述半導體基板的表 面沿深度方向選擇性地被形成。 27 1221675 拾、申請專利範圍 5·如申請專利制第丨項至第4項之至少任—項記載的 MOS型可變電容元件，特徵在於前述源極層之雜質濃 度比相同導電型之第i或第2半導體層之雜質濃度為高。 6.如申請專利範圍第1項至第4項之至少任一項記載的 MOS型可變電容元件，特徵為至少在前述第（及第2半 導體層中之任一者的前述閉絕緣層之正下方區域，& 前述第1及第2半導體層之主體區域中的雜質漠度係為 不同的雜質濃度。 7·如申請專利範圍第!項至第4項之至少任一項記載的 10 MOS型可變電容元件，特徵在於，源極層中包含 相互鄰接’且被配置在前述第丨半導體層内之前述 閉絕緣層與前述第2半導體層内之前述閘絕緣層之間的 弟1共有源極層， 月述第1共有源極層係跨過前述第丨及第2半導體層 15 而配置。 8.如申請專利範up項至第4項之至少任_項記載的 MOS型可變電容元件，特徵在於前述閘絕緣層中包含 越過前述第1半體層與第2半導體層的邊界而配置 之延長閘絕緣層， 在與則述延長閘絕緣層鄰接之前述源極層令包含 越過前述第i半導體層與第2半導體層的邊界而配置之 延長源極層，或者，越過橫跨前述第1及第2半導體層 的區域而被配置在前述第1或第2半導體層之第2共有源 極層。 28 1221675 拾、申請專利範圍 9. 一種MOS型可變電容元件，特徵在於其係由第1 MOS 型可變電容元件，和 比前述第1 MOS型可變電容元件，其相對於端子 間電壓之電容變化區域的線形性更為廣範圍之第2 5 MOS型可變電容元件的合成電容所構成。

   10. 如申請專利範圍第9項記載之MOS型可變電容元件，特 徵在於前述第2 MOS型可變電容元件具備源極層及汲 極層，和由同一導電型的半導體層所構成之後閘極層。

   29