TWI296151B - Methods and apparatuses for providing stacked-die devices - Google Patents
Methods and apparatuses for providing stacked-die devices Download PDFInfo
- Publication number
- TWI296151B TWI296151B TW094125491A TW94125491A TWI296151B TW I296151 B TWI296151 B TW I296151B TW 094125491 A TW094125491 A TW 094125491A TW 94125491 A TW94125491 A TW 94125491A TW I296151 B TWI296151 B TW I296151B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- sub
- package
- distance
- interconnects
- Prior art date
Links
Classifications
-
- H10W74/117—
-
- H10W90/00—
-
- H10W90/701—
-
- H10W70/60—
-
- H10W74/00—
-
- H10W90/722—
-
- H10W90/732—
-
- H10W90/754—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Packaging Frangible Articles (AREA)
Description
1296151 ^ (1) 九、發明說明 【發明所屬之技術領域】 ' 本發明之實施例主要有關於積體電路之領域,更詳而 、 言之,用於堆疊晶粒以產生堆疊晶粒的裝置之方法以及設 備。 【先前技術】 # 若能於矽電路板表面上較爲密集地封裝晶片,可降低 模組的尺寸與成本以及增進系統之性能。使封裝密度達到 最大限度之一種可行的方法涉及將晶片往上互相堆置以形 成立體堆疊,稱爲堆疊晶片裝置或堆疊晶粒裝置。過去數 v 年來已花費許多精神致力於在可能之處堆疊晶片。此種晶 片堆疊方法包含將數個尺寸漸減之晶片堆疊以利於線接合 ,或使用間隔體堆疊數個尺寸相同之晶片,或針對上層之 晶粒利用下斜技術或使用"T型切割"晶粒。當晶粒有堆疊 # 更多之趨勢,從目前典型裝置中2-4堆疊之晶粒到即將到 來之未來中6-8或更多堆疊之晶粒,許多問題隨之而生。 例如,針對漸減尺寸的方法,最後會達到一個上層晶 粒尺寸無效的情況。針對下斜或τ型切割晶粒方法’堆疊 中下層與上層晶粒之間尺寸差會有所限制(亦即較難製造 懸突物且導致較不穩定之堆疊晶粒裝置)° 此外,這些方法的每一個都會產生更多良率之損失。 當堆疊晶粒數量增加時’良率損失更大。堆疊晶粒裝置道1 到完成前並不會完整地被測試。可在堆疊前於晶粒級對個 -4- 1296151 ^ (2) 別的晶粒完成溫度以及其他容限測試,但此種 表示堆疊晶粒之裝置的整體功能。尤其是當堆 實施邏輯處理裝置的情況中,於整個裝置之所 ‘ 完成之前,速度測試並不可靠。 爲了解決堆疊限制以及良率損失之問題, 晶粒子封裝之槪念。於此種方法中,產生並測 疊晶粒裝置的多個子封裝。當順利測試後,堆 ® 接兩個或更多子封裝以形成堆疊晶粒裝置。 第1圖描述根據先前技術中由堆疊之子封 疊晶粒裝置。堆璺晶粒裝置1〇〇,如第1圖戶斤 個子封裝105a、105b以及105c,其可爲堆疊 ’諸如封裝105b以及105c。封裝l〇5a包含 1 2:0之基板1 1 〇a (例如球柵陣列(BGA )) 1 1 〇 a之下表面1 1 1。導電球1 2 0係用以電性連 至主機板(未顯示)。晶粒1 3 0a配置於基板 ⑩1 12之上。 封裝105b包含具有晶粒130c堆疊於晶輕 的堆疊晶粒之裝置。封裝1 0 5 c包含具有如 13 0d-13 Of相互堆疊之堆疊晶粒的裝置。所有g 、130b、130c、130d-130f電性連接至個別基枝 或透過線接合1 40互相電性連接。各子封裝的 於子封裝堆疊前典型地由用以保護之塑封材料 子封裝之間由互連1 50互相電性連接,其可爲 的銅接合。 測試並無法 ®晶粒之一 有電性連結 已提出堆疊 試各包含堆 疊並電性連 裝構成的堆 示,包含三 晶粒之封裝 具有導電球 形成於基板 接基板ll〇a 1 1 〇a上表面 [130b之上 所示般晶粒 向晶粒130a I 110a-110c 線接合140 145覆蓋。 子封裝之間 -5- 1296151 一 合 之接 失接 損連 率間 良之 及裝 以封 制子 限成 疊形 堆, 決如 解例 ο 〇 1 點 置缺 裝有 之樣 粒同 晶但 } 疊 , (3)堆點 缺 些 之銅佈植需要額外的空間。亦即,子封裝之間的互連1 5 Ο " 必須與線結合1 40保持某程度之距離,使得互連1 50不會 被塑封材料1 45所覆蓋。這增加堆疊晶粒之裝置的大小。 另外’形成銅佈植需要額外的處理(如鑽孔),其增加成 本並且實際上限制各封裝之結構至標準形狀與大小。第 ® 1Α圖爲參照第1圖描述之堆疊晶粒之裝置〗00用之子封 裝俯瞰圖。如第1 A圖所示,用於連接子封裝的銅佈植互 、 連1 5 0具有承載件1 5 5。承載件1 5 0係超出可放置線接合 140之基板1 l〇a上的區域。針對特定尺寸,晶粒130a、 基板ll〇a以及因而子封裝105a必須足夠大以容納承載件 1 55 〇 【發明內容】及【實施方式】 ® 於下列說明中,提出各種特定細節。惟,應了解到本 發明之實施例可不具有這些特定細節而實施。於其他範例 中,並未詳細顯示熟知之電路、結構與技術以不混淆對於 本說明之了解。 於整篇說明書中對於”一實施例”或”實施例”之參照意 指與該實施例關聯描述之特定特徵、結構或特性包含於本 發明至少一實施例中。因此,"於一實施例中”或”於實施 例中”措辭於說明書中各處之出現並非絕對皆參照相同的 實施例。此外,可以任何適當方法結合於一或更多實施例 -6 - (4) 1296151 中的特定特徵、結構或特性。 又’發明態樣係在少於單一揭露之實施例中所有特徵 中。因此,實施方式之後的申請專利範圍在此特地包含於 ' 此賓施方法中,其中每一項申請專利範圍可獨立存在,作 爲本發明之個別的實施例。 第2圖描述根據本發明一實施例子封裝用之基板的上 視與側視圖。基板210具有互連240以及子封裝互連250 ® ’其可例如爲用於電性連接於堆疊子封裝結構中一子封裝 至其之上的另一子封裝的導電金屬球。子封裝互連250可 、 類似典型用於表面安裝封裝利用於晶粒下側上之B G A。根 據本發明一實施例,子封裝互連形成於基板上側(晶粒側 )。子封裝互連25 0並不連接,因此可接近以及於子封裝 互連250之間實現線接合。針對一實施例,於形成將提供 子封裝間互連的子封裝互連250之前,線接合可一路形成 至將放置子封裝互連之處。子封裝互連經由互連240電性 ® 連接至晶粒230。基板之下側可具有傳統BGA或金屬島用 以電性連接至下面的子封裝。 第3 A-3D圖描述根據本發明一實施例製造子封裝之程 序。如第3A圖中所示,基板310爲具有用於晶粒附接以 及線接合或覆晶附接之特徵的傳統基板。基板3 1 0之下表 面311具有如參照上述第1圖之導電金屬球320。基板 310具有子封裝互連350形成於上表面312。子封裝互連 350附接至形成近基板310周圍的金屬墊(未圖不)。子 封裝互連3 5 0,其可爲導電金屬球,可由鉛/錫合金之焊料 (5) 1296151 形成。於替代實施例中,子封裝互連3 5 0可由金屬或其他 適當導電金屬形成。針對此種實施粒,子封裝互離3 5 0可 使用類似傳統BGA球附接方法之程序附接。 ' 針對本發明一實施例,於基板3 1 0上表面3 1 2形成子 封裝互連3 5 0之後,將積體電路晶片(晶粒)附接至基板 3 1 〇。根據本發明一實施例,晶粒可實施各種種類之記憶 體裝置或邏輯處理器裝置。晶粒,於堆疊晶粒結構中可爲 • 一個晶粒或多個晶粒,係使用傳統晶粒附接方法以及材料 附接至基板3 10以及互相附接。如第3 Β圖所示,晶粒 3 3 0a係附接至基板310上表面312以及晶粒3 3 0b係堆疊 並附接至晶粒3 3 Oa上。各晶粒可使用傳統方法(如線接 ^ 合或覆晶附接)電性連接至基板以及互相連接。子封裝互 連3 50延伸於上表面3 1 2上大於晶粒堆疊之距離。 如第3 C圖所示,附接囊封已附接之晶粒或晶粒堆疊 以保護晶粒以及(若有任何)關聯之線(如線接合),周 ^ 時令子封裝互連350之上部分351暴露。囊封物延伸於上 表面3 1 2高於晶粒堆疊,但不如子封裝互連3 5 0般高。針 對本發明一實施例,囊封物345爲熱固材料,諸如環氧化 物或聚合樹脂,其可包括各種含量(如從0-80%重量)之 矽土或其他非有機粒子以變更熱膨脹係數(CTE )、模數 或黏性。針對本發明一實施例,此種熱固材料可包含助熔 劑以於後續軟熔程序期間提供助熔能力。針對本發明一實 施粒,晶粒堆疊之囊封,如第3 C圖所示,係經由將於下 更詳細說明之模板印刷程序實現。 -8- 1296151 _ (6) 如第3D圖所示,囊封物3 45可涵蓋整個子封裝互連 3 5 0。子封裝互連3 5 0可維持囊封狀態,其中該子封裝爲 堆疊子封裝裝置中最上面的子封裝。其中該子封裝互連將 * 用於電性連接子封裝至堆疊子封裝結構中其上之另一個子 封裝,可透過諸如硏磨或雷射鑽孔的已知方法暴露子封裝 互連3 5 0之上部分。
將堆疊於另一子封裝上之子封裝可不包含諸如BGA • 的導電金屬球,氮可包含島墊3 2 1對應將堆疊於上之子封 裝的子封裝互連。 囊封 ^ 針對本發明一實施例,子封裝之晶粒之囊封可使用模 板印刷程序實現。可藉由將模板印刷程序最佳化以及針對 改良的可處理性(processability )、囊封性能以及熱固特 性之材料上的選擇,控制囊封物之高度覆蓋。第4圖描述 ® 根據本發明一實施例囊封子封裝之晶粒同時暴露出子封裝 互連上部分的程序。程序400,如第4圖所示,從操作 4 05開始,其中提供模板並置於基板上方。圖案化可爲薄 鎳板之模板以覆蓋各子封裝互連之一些上部分。 於操作4 1 0,提供可印刷模板囊封物。典型囊封物並 非可印刷之模板,但可藉由降低其黏性而變成如此,例如 添加溶劑至囊封材料。 於操作4 1 5,施加可印刷模板囊封物至晶粒。控制囊 封物之量,使得晶粒(如晶粒堆疊)以及關聯的線完全被 -9 - (7) 1296151 囊封同時留下各子封裝互連之上部分暴露。子封裝互連的 下部分亦被囊封。實際上,一些囊封物可能保留在子封裝 互連上部分,但低黏性之囊封物能幫助降低這些囊封物的 量。 於操作420,將基板置於升高的溫度下,以移除溶劑 (亦即蒸發一些或所有於操作4 1 0中添加的溶劑)。針對 本發明一實施例,基板置於大約1 〇〇 °C溫度下大約兩小時 > 。依照欲蒸發之溶劑量,可變更此種蒸發程序之溫度與時 間。於軟熔前盡可能地移除促進模板印刷程序之溶劑,以 降低若溶劑沒移除可能於固化/軟熔期間形成之空隙。溶 劑之移除增加所施加之囊封物的黏性。針對本發明一實施 例,於烘烤後,於後續軟熔期間固化(交鏈)囊封物,此 將於下詳述。針對本發明一實施例,此固化與焊料軟熔同 時實現。針對本發明一實施例,囊封物之固化動力係特別 針對降低與接合形成干擾而定。
I 軟熔 互連兩個或更多子封裝以形成根據本發明一實施例之 堆疊子封裝裝置。子封裝互相堆疊,使得最上面之子封裝 下側上之島墊或導電金屬球對應堆疊中下一個較低之子封 裝暴露出之子封裝互連。附接實現軟熔程序或其他傳統表 面安裝程序以於子封裝間產生互連。於軟熔期間,由於溫 度增加而降低囊封物之黏性。上層之子封裝的島墊與下層 子封裝之子封裝互連之間有濕潤力(w e 11 i n g f 〇 r c e ),使 -10- 1296151 (8) 子封裝互連表面上任何剩餘的囊封物材料被迫出,允許子 封裝間適當之互連形成。 第5圖描述根據本發明一實施例由堆疊的子封裝構成 * 之堆疊晶粒之裝置。於第5圖中顯示之堆疊晶粒裝置500 包含三個子封裝5 05 a、5 05b以及5 05 c,其可爲根據本發 明一實施例產生之堆疊晶粒之子封裝。子封裝5 05a包含 具有導電球5 20之基板510a。子封裝5 05 a具有以囊封物 # 5 45 a囊封之晶粒5 3 0a以及5 3 0b。暴露出子封裝互連5 50a 之上部分551a並形成與形成於子封裝505b下表面上之島 墊521b之互連。子封裝505b具有以囊封物545b囊封附 接至基板510b之晶粒530c以及530d。暴露出子封裝互連 ' 5 5 0b之上部分551b並形成與形成於子封裝5 05c下表面上 之鳥墊521c之互連。子封裝505c具有以囊封物545c囊 封附接至基板5 1 0c之晶粒5 30e以及53 0f。整個子封裝互 連55 0c也被囊封。堆疊晶粒裝置500以及堆疊晶粒裝置 ® 500之堆疊的各子封裝皆爲範例。堆疊晶粒之裝置可具有 任何合理數量的堆疊子封裝以及各子封裝可具有一晶粒或 任何數量的堆疊晶粒。 一般事項 本發明之實施例提供用於製造具有堆疊子封裝結構之 堆疊晶粒裝置之方法與設備。已描述包含特定特徵或程序 之本發明的各種實施例。針對本發明替代實施例,可變更 這些特徵或程序。例如,雖然普遍地以導電金屬球描述作 -11 - 1296151 ‘ (9) 爲子封裝互連,但根據本發明的替代實施 當材料或形狀。 已描述本發明之實施例爲具有各種操 * 操作僅爲範例,且可能係以它們最基本形 添加或刪除操作至/自該程序,或修改操 各種實施例本發明之基本範疇。例如,於 照第4圖說明,可省略覆蓋子封裝互連的 • 程序,可藉由拖曳橡膠清潔器橫越過施加 以暴露出子封裝互連。針對此種實施例, ^ 連表面上之有限的囊封物材料會於軟熔期 面,其起因於囊封物之黏性以及子封裝互 ' 裝對應島墊之間濕潤力的增加。因此,任 不會干擾互連適當之形成。 根據本發明一實施例,可於軟熔之前 充塡(no-flow underfill)以提供較佳之 ® 。於本發明之替代實施例中,底膠充塡材 連接後施加。 雖已藉由數個實施例說明本發明,熟 了解到本發明並不限於所述之實施例,但 請專利範圍之精神與範疇內之變更以及變 此上述說明應僅視爲例示性而非限制性。 【圖式簡單說明】 可參照上述說明與用以圖解本發明實 例其可爲任何適 作之程序。這些 式作描述,但可 作而不悖離根據 程序400中,參 操作。針對此種 之囊封物表面, 殘留於子封裝互 間流下離開該表 連與連接之子封 何殘留的囊封物 施加無流式底膠 連結形成與散熱 料可於子封裝已 悉該項技藝者將 仍可以於所附申 化據以實施。因 施例之附圖最佳 -12- (10) 1296151 了解本發明。於圖中: 第1圖說明根據先前技術由堆疊子封裝構成的堆疊晶 * 粒裝置; ' 第1 A圖爲根據先前技術堆疊晶粒裝置之堆疊子封裝 的俯瞰圖; 第2圖爲根據本發明一實施例子封裝用之基板的上與 側視圖; # 第3A-3D圖說明用於製造根據本發明一實施例之子封 裝的程序; 第4圖說明根據本發明一實施例用於囊封子封裝之晶 粒同時暴露子封裝互連上部分之程序;以及 ' 第5圖說明根據本發明一實施例由堆疊子封裝構成的 堆疊晶粒裝置。 【主要元件符號說明】 _ 100 :堆疊晶粒之裝置 105a,b,c :封裝 110a-c:基板 1 1 1 :下表面 1 1 2 :上表面 120 :導電球 130a-f:晶粒 1 4 0 ·線接合 :塑封材料 -13- 1296151 (11) 150 :互連 1 5 5 :承載件 2 1 0 :基板 • 230 :晶粒 2 4 0 :互連 2 5 0 :子封裝互連 3 1 0 :基板 # 311 :下表面 312 :上表面 3 2 0 :導電金屬球 3 2 1 :島墊 3 3 0 a,b :晶粒 3 45 :囊封物 3 5 0 :子封裝互連 3 5 1 :上部分 馨4 0 0 :程序 405,410,415,420 :操作 5 00 :堆疊晶粒之裝置 5 05 a-c :子封裝 5 1 Oa-c :基板 520 :導電金屬球 521b,c :島墊 530a-f:晶粒 5 45 a-c :囊封物 (12) 1296151 5 5 0a-c :子封裝互連 55 1a_b :上部分
-15-
Claims (1)
1296151 鬌 十、申請專利範圍 附件2A ' 第94 1 2549 1號專利申請案 • 中文申請專利範圍替換本 民國97年1月18日修正 1·-種用以提供堆疊晶粒裝置的設備,包含: φ 具有上表面與下表面之第一基板; 一組一或更多晶粒附接至該第一基板之上表面,該一 或更多晶粒於該上表面上延伸第一距離; 一或更多互連形成於該第一基板之上表面上,該一或 ' 更多互連於該上表面上延伸第二距離; 平坦囊封物,設置於該第一基板之上表面上並於該上 表面上延伸第三距離,該第三距離大於該第一距離以及小 於該第二距離,以囊封該一或更多晶粒以及暴露該一或更 φ 多互連的一部分;以及 該第一基板上之第二基板,該第二基板具有下表面及 形成於該第二基板之該下表面上的一或更多導電墊,各導 電墊係從該第二基板之該下表面延伸向下至該第二距離而 未延伸至該第三距離。 2 ·如申請專利範圍第1項之設備,其中於堆疊晶粒組 態中該一或更多晶粒相互附接以及最上面之晶粒的最上部 分於該上表面上延伸該第一距離。 3 ·如申請專利範圍第1項之設備,其中該一或更多晶 1296151 粒具有關聯之線,該些關聯之線於該上表面延伸第四距離 ,該第四距離小於第一距離,以囊封該些關聯之線。 4.如申請專利範圍第1項之設備,其中該囊封物爲熱 固材料。 5 ·如申請專利範圍第1項之設備,其中該第二基板進 一步具有一上表面及附接至該第二基板之該上表面的第二 組之一或更多晶粒,且各個導電墊電性耦合至形成於該第 一基板上表面上的該一或更多互連之對應互連。 6. 如申請專利範圍第4項之設備,其中該熱固材料爲 環氧化物。 7. 如申請專利範圍第3項之設備,其中該等晶粒之一 或更多者的關聯線包含線接合。 8. 如申請專利範圍第1項之設備,其中該等晶粒之一 或更多者具有邏輯處理器裝置實施於其上。 9. 一種提供堆疊晶粒之裝置的系統,包含: 第一子封裝;以及 第二子封裝,該第二子封裝堆疊於該第一子封裝之上 並且與其電性連接,第一子封裝以及第二子封裝的每一個 包含基板,具有附接至該基板上表面之一或更多晶粒以及 形成於該基板之上表面上之一或更多互連,以及設置於該 基板之上表面上的囊封物,以囊封該一或更多晶粒以及暴 露該一或更多互連每一個的上部分,其中該第一子封裝之 囊封物具有一平坦上表面且該第一子封裝之該一或更多互 連每一個的該上部分係延伸於該平坦上表面上,以及該第 -2- 1296151 二子封裝之該基板具有形成於一下表面上的一或更多導電 墊’各導電墊係從該第二子封裝之該基板的該下表面延伸 * 向下’以接觸該第一子封裝之一對應互連,而不延伸至該 • 平坦上表面。 10.如申請專利範圍第9項之系統,其中各導電墊電 性耦合至形成於該第一子封裝之基板上表面上的該一或更 多互連之對應互連。 • 11·如申請專利範圍第10項之系統,進一步包含: 連續堆疊於第二子封裝之上之一或更多額外的子封裝 ,各額外的子封裝包含基板,具有附接至該基板上表面之 一或更多晶粒以及形成於該基板之上表面上之一或更多互 ' 連,以及設置於該基板之上表面上的囊封物,以囊封該一 或更多晶粒以及暴露該一或更多互連每一個的上部分以及 形成於下表面上之一或更多導電區域,各導電區域電性耦 合至形成於該下一個子封裝之基板上表面上的該一或更多 φ 互連之對應互連。 1 2 ·如申請專利範圍第9項之系統,其中於堆疊晶粒 組態中該一或更多晶粒互相附接。 1 3 ·如申請專利範圍第9項之系統,其中該一或更多 晶粒具有關聯之線,該關聯之線完全由該囊封物所囊封。 14.如申請專利範圍第13項之系統,其中該等晶粒之 一或更多者的關聯線包含線接合。 1 5 .如申請專利範圍第9項之系統,其中該囊封物爲 熱固材料。 -3 - 1296151 1 6.如申請專利範圍第1 5項之系統,其中該熱固材料 爲環氧化物。 1 7 ·如申請專利範圍第9項之系統,其中該些晶粒之 一或更多者具有邏輯處理器裝置實施於其上。 1 8 . —種提供堆疊晶粒之裝置的方法,包含: 形成一或更多互連於基板之上表面,該一或更多互連 於該基板之上表面上延伸第一距離; 附接一組一或更多晶粒至該基板之上表面,該一或更 多晶粒於該上表面上延伸第二距離; 置放模板於基板上,該模板具有對應形成於該上表面 上之該一或更多互連之圖案,其中該模板將形成在該一或 更多互連的任一者上之囊封物的量降低;及 施加囊封物於該基板之上表面上而該模板係位於該基 板上,使之於該上表面上延伸第三距離,該第三距離大於 第一距離以及小於第二距離。 1 9 ·如申請專利範圍第1 8項之方法,其中該囊封物爲 熱固材料。 2 0.如申請專利範圍第19項之方法,其中該熱固材料 爲環氧化物。 2 1 ·如申請專利範圍第20項之方法,進一步包含: 於施加該熱環氧化物至基板之上表面前,減少該熱環 氧化物的黏性。 22·如申請專利範圍第21項之方法,其中減少該熱環 氧化物的黏性包含將溶劑加至該熱環氧化物。 1296151 23.如申請專利範圍第18項之方法,進一步包含: \ 將具有上表面以及下表面之第二基板堆疊於該基板上 ' ,該第二基板具有附接至該第二基板上表面之第二組一或 * 更多晶粒,以及形成於該第二基板下表面上之一或更多導 電區域,各導電區域對應形成於該基板上表面上之該一或 更多互連的一互連。 24·如申請專利範圍第23項之方法,進一步包含: # 實現軟熔程序,以於形成於該基板上表面上之各互連 以及形成於該第二基板下表面上之各導電區域之間形成電 性連結。 25.如申請專利範圍第18項之方法,進一步包含: 施加橡膠清潔劑於囊封物上,以降低形成於該一或更 多互連任一者上延伸於該基板上表面上大於該第二距離之 距離的囊封物量。 2 6 ·如申請專利範圍第1 8項之方法,其中該一或更多 Φ 晶粒具有關聯之線,該些關聯之線完全由該囊封物所囊封 〇 27.如申請專利範圍第26項之方法,其中該等晶粒之 一或更多者之關聯的線包含線接合。 2 8 ·如申請專利範圍第1 8項之方法,其中該等晶粒之 一或更多者實施邏輯處理器裝置。 < 1 ) -5-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/917,142 US7187068B2 (en) | 2004-08-11 | 2004-08-11 | Methods and apparatuses for providing stacked-die devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200618253A TW200618253A (en) | 2006-06-01 |
| TWI296151B true TWI296151B (en) | 2008-04-21 |
Family
ID=35355605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094125491A TWI296151B (en) | 2004-08-11 | 2005-07-27 | Methods and apparatuses for providing stacked-die devices |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7187068B2 (zh) |
| JP (1) | JP4610616B2 (zh) |
| CN (1) | CN101002319B (zh) |
| DE (2) | DE112005001949B4 (zh) |
| TW (1) | TWI296151B (zh) |
| WO (1) | WO2006020438A1 (zh) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987314B1 (en) * | 2004-06-08 | 2006-01-17 | Amkor Technology, Inc. | Stackable semiconductor package with solder on pads on which second semiconductor package is stacked |
| US7875966B2 (en) * | 2005-02-14 | 2011-01-25 | Stats Chippac Ltd. | Stacked integrated circuit and package system |
| US7265442B2 (en) * | 2005-03-21 | 2007-09-04 | Nokia Corporation | Stacked package integrated circuit |
| US7628871B2 (en) * | 2005-08-12 | 2009-12-08 | Intel Corporation | Bulk metallic glass solder material |
| US7675152B2 (en) * | 2005-09-01 | 2010-03-09 | Texas Instruments Incorporated | Package-on-package semiconductor assembly |
| US20080054431A1 (en) * | 2006-08-31 | 2008-03-06 | Tingqing Wang | Embedded package in package |
| TWI336502B (en) * | 2006-09-27 | 2011-01-21 | Advanced Semiconductor Eng | Semiconductor package and semiconductor device and the method of making the same |
| JP2008235401A (ja) | 2007-03-19 | 2008-10-02 | Spansion Llc | 半導体装置及びその製造方法 |
| TWI335070B (en) * | 2007-03-23 | 2010-12-21 | Advanced Semiconductor Eng | Semiconductor package and the method of making the same |
| JP5081578B2 (ja) * | 2007-10-25 | 2012-11-28 | ローム株式会社 | 樹脂封止型半導体装置 |
| US8049320B2 (en) * | 2008-02-19 | 2011-11-01 | Texas Instruments Incorporated | Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom |
| US7871861B2 (en) * | 2008-06-25 | 2011-01-18 | Stats Chippac Ltd. | Stacked integrated circuit package system with intra-stack encapsulation |
| TWI473553B (zh) * | 2008-07-03 | 2015-02-11 | 日月光半導體製造股份有限公司 | 晶片封裝結構 |
| CN101728354B (zh) * | 2008-10-27 | 2013-07-10 | 松下电器产业株式会社 | 电子设备及其制造方法 |
| US8012797B2 (en) * | 2009-01-07 | 2011-09-06 | Advanced Semiconductor Engineering, Inc. | Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries |
| US20100171206A1 (en) * | 2009-01-07 | 2010-07-08 | Chi-Chih Chu | Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same |
| TWI499024B (zh) * | 2009-01-07 | 2015-09-01 | 日月光半導體製造股份有限公司 | 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法 |
| CN101894829B (zh) * | 2009-05-19 | 2012-06-27 | 国碁电子(中山)有限公司 | 堆叠式封装结构 |
| US8125066B1 (en) * | 2009-07-13 | 2012-02-28 | Altera Corporation | Package on package configurations with embedded solder balls and interposal layer |
| TWI469283B (zh) * | 2009-08-31 | 2015-01-11 | 日月光半導體製造股份有限公司 | 封裝結構以及封裝製程 |
| US7923304B2 (en) * | 2009-09-10 | 2011-04-12 | Stats Chippac Ltd. | Integrated circuit packaging system with conductive pillars and method of manufacture thereof |
| US8198131B2 (en) * | 2009-11-18 | 2012-06-12 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor device packages |
| TWI408785B (zh) * | 2009-12-31 | 2013-09-11 | 日月光半導體製造股份有限公司 | 半導體封裝結構 |
| US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| TWI419283B (zh) * | 2010-02-10 | 2013-12-11 | 日月光半導體製造股份有限公司 | 封裝結構 |
| TWI411075B (zh) | 2010-03-22 | 2013-10-01 | 日月光半導體製造股份有限公司 | 半導體封裝件及其製造方法 |
| US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
| US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
| US8742603B2 (en) * | 2010-05-20 | 2014-06-03 | Qualcomm Incorporated | Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC) |
| US9735113B2 (en) | 2010-05-24 | 2017-08-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP |
| US8039275B1 (en) * | 2010-06-02 | 2011-10-18 | Stats Chippac Ltd. | Integrated circuit packaging system with rounded interconnect and method of manufacture thereof |
| US8754516B2 (en) * | 2010-08-26 | 2014-06-17 | Intel Corporation | Bumpless build-up layer package with pre-stacked microelectronic devices |
| US8378477B2 (en) * | 2010-09-14 | 2013-02-19 | Stats Chippac Ltd. | Integrated circuit packaging system with film encapsulation and method of manufacture thereof |
| TWI451546B (zh) | 2010-10-29 | 2014-09-01 | 日月光半導體製造股份有限公司 | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
| US8546193B2 (en) | 2010-11-02 | 2013-10-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure |
| TWI445155B (zh) | 2011-01-06 | 2014-07-11 | 日月光半導體製造股份有限公司 | 堆疊式封裝結構及其製造方法 |
| US9171792B2 (en) | 2011-02-28 | 2015-10-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages having a side-by-side device arrangement and stacking functionality |
| US8927391B2 (en) * | 2011-05-27 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package process for applying molding compound |
| US8461676B2 (en) | 2011-09-09 | 2013-06-11 | Qualcomm Incorporated | Soldering relief method and semiconductor device employing same |
| US9240387B2 (en) | 2011-10-12 | 2016-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level chip scale package with re-workable underfill |
| US8664040B2 (en) * | 2011-12-20 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exposing connectors in packages through selective treatment |
| US9368398B2 (en) | 2012-01-12 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of fabricating same |
| US9257333B2 (en) | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
| US9401308B2 (en) | 2013-03-12 | 2016-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging devices, methods of manufacture thereof, and packaging methods |
| US8987058B2 (en) | 2013-03-12 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for wafer separation |
| US9437564B2 (en) | 2013-07-09 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of fabricating same |
| US10015888B2 (en) | 2013-02-15 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect joint protective layer apparatus and method |
| US9589862B2 (en) | 2013-03-11 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
| US9263839B2 (en) | 2012-12-28 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved fine pitch joint |
| US9287143B2 (en) | 2012-01-12 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for package reinforcement using molding underfill |
| US9607921B2 (en) | 2012-01-12 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package interconnect structure |
| KR20130089473A (ko) * | 2012-02-02 | 2013-08-12 | 삼성전자주식회사 | 반도체 패키지 |
| US9385006B2 (en) * | 2012-06-21 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an embedded SOP fan-out package |
| KR101923535B1 (ko) | 2012-06-28 | 2018-12-03 | 삼성전자주식회사 | 패키지 온 패키지 장치 및 이의 제조 방법 |
| US9082776B2 (en) | 2012-08-24 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package having protective layer with curved surface and method of manufacturing same |
| TWI601252B (zh) * | 2015-05-22 | 2017-10-01 | 南茂科技股份有限公司 | 封裝結構的製作方法以及使用其所製得之封裝結構 |
| US9892962B2 (en) | 2015-11-30 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level chip scale package interconnects and methods of manufacture thereof |
| TWI622139B (zh) * | 2016-03-08 | 2018-04-21 | 恆勁科技股份有限公司 | 封裝基板 |
| US9859253B1 (en) * | 2016-06-29 | 2018-01-02 | Intel Corporation | Integrated circuit package stack |
| US20220406751A1 (en) * | 2021-06-22 | 2022-12-22 | Intel Corporation | Quasi-monolithic hierarchical integration architecture |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040052A (en) | 1987-12-28 | 1991-08-13 | Texas Instruments Incorporated | Compact silicon module for high density integrated circuits |
| US5422435A (en) | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
| JPH07335783A (ja) | 1994-06-13 | 1995-12-22 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
| US6194250B1 (en) * | 1998-09-14 | 2001-02-27 | Motorola, Inc. | Low-profile microelectronic package |
| JP2000178414A (ja) * | 1998-12-16 | 2000-06-27 | Tokuyama Corp | 半導体封止材用球状シリカ |
| JP3500995B2 (ja) * | 1998-12-18 | 2004-02-23 | 株式会社デンソー | 積層型回路モジュールの製造方法 |
| TW434850B (en) * | 1998-12-31 | 2001-05-16 | World Wiser Electronics Inc | Packaging equipment and method for integrated circuit |
| US6326555B1 (en) * | 1999-02-26 | 2001-12-04 | Fujitsu Limited | Method and structure of z-connected laminated substrate for high density electronic packaging |
| JP3798597B2 (ja) * | 1999-11-30 | 2006-07-19 | 富士通株式会社 | 半導体装置 |
| TW449689B (en) | 1999-12-10 | 2001-08-11 | Via Tech Inc | Motherboard and computer system for flexible using SDRAM and DDRAM |
| JP2001223227A (ja) * | 2000-02-08 | 2001-08-17 | Nitto Denko Corp | 半導体封止用樹脂組成物および半導体装置 |
| JP3916854B2 (ja) * | 2000-06-28 | 2007-05-23 | シャープ株式会社 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
| TW461058B (en) | 2000-10-19 | 2001-10-21 | Siliconware Precision Industries Co Ltd | Stacked multi-chip package structure with integrated passive components |
| JP3798620B2 (ja) | 2000-12-04 | 2006-07-19 | 富士通株式会社 | 半導体装置の製造方法 |
| US6414384B1 (en) * | 2000-12-22 | 2002-07-02 | Silicon Precision Industries Co., Ltd. | Package structure stacking chips on front surface and back surface of substrate |
| US6448506B1 (en) | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
| DE10110203B4 (de) | 2001-03-02 | 2006-12-14 | Infineon Technologies Ag | Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung |
| US7034386B2 (en) | 2001-03-26 | 2006-04-25 | Nec Corporation | Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same |
| JP4483136B2 (ja) * | 2001-06-20 | 2010-06-16 | ソニー株式会社 | 半導体デバイスの実装方法及び半導体装置の製造方法 |
| US6730536B1 (en) * | 2001-06-28 | 2004-05-04 | Amkor Technology, Inc. | Pre-drilled image sensor package fabrication method |
| JP3781998B2 (ja) * | 2001-10-30 | 2006-06-07 | シャープ株式会社 | 積層型半導体装置の製造方法 |
| JP3972182B2 (ja) * | 2002-03-05 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6906416B2 (en) * | 2002-10-08 | 2005-06-14 | Chippac, Inc. | Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package |
| JP2004327855A (ja) * | 2003-04-25 | 2004-11-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US20040262728A1 (en) * | 2003-06-30 | 2004-12-30 | Sterrett Terry L. | Modular device assemblies |
| US7345361B2 (en) * | 2003-12-04 | 2008-03-18 | Intel Corporation | Stackable integrated circuit packaging |
-
2004
- 2004-08-11 US US10/917,142 patent/US7187068B2/en not_active Expired - Lifetime
-
2005
- 2005-07-27 TW TW094125491A patent/TWI296151B/zh not_active IP Right Cessation
- 2005-07-29 CN CN2005800269708A patent/CN101002319B/zh not_active Expired - Fee Related
- 2005-07-29 DE DE112005001949.7T patent/DE112005001949B4/de not_active Expired - Fee Related
- 2005-07-29 WO PCT/US2005/027103 patent/WO2006020438A1/en not_active Ceased
- 2005-07-29 DE DE112005003862.9T patent/DE112005003862B4/de not_active Expired - Fee Related
- 2005-07-29 JP JP2007525653A patent/JP4610616B2/ja not_active Expired - Fee Related
- 2005-08-24 US US11/212,015 patent/US7867818B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7187068B2 (en) | 2007-03-06 |
| WO2006020438A1 (en) | 2006-02-23 |
| JP4610616B2 (ja) | 2011-01-12 |
| DE112005003862B4 (de) | 2016-07-21 |
| CN101002319A (zh) | 2007-07-18 |
| US20060033193A1 (en) | 2006-02-16 |
| DE112005001949T5 (de) | 2007-05-31 |
| DE112005001949B4 (de) | 2014-11-27 |
| DE112005003862A5 (de) | 2014-09-18 |
| HK1109678A1 (zh) | 2008-06-13 |
| TW200618253A (en) | 2006-06-01 |
| US7867818B2 (en) | 2011-01-11 |
| US20060035409A1 (en) | 2006-02-16 |
| CN101002319B (zh) | 2011-08-17 |
| JP2008510304A (ja) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI296151B (en) | Methods and apparatuses for providing stacked-die devices | |
| US10559525B2 (en) | Embedded silicon substrate fan-out type 3D packaging structure | |
| US12362263B2 (en) | Electronic package and method of fabricating the same | |
| TWI605526B (zh) | 扇出系統級封裝及用於形成其之方法 | |
| CN1148804C (zh) | 高集成度芯片上芯片封装 | |
| TWI329918B (en) | Semiconductor multi-package module having wire bond interconnection between stacked packages | |
| CN101252125A (zh) | 具减缩结构的复数晶粒封装结构与其形成方法 | |
| TW200931628A (en) | Stacking die package structure for semiconductor devices and method of the same | |
| WO2009016497A2 (en) | Die stacking apparatus and method | |
| TW201142998A (en) | System-in-package | |
| TW200845343A (en) | Semiconductor device package having multi-chips with side-by-side configuration and the method of the same | |
| CN113410215B (zh) | 半导体封装结构及其制备方法 | |
| TWI779560B (zh) | 具有多個電壓供應源的半導體封裝結構及其製備方法 | |
| CN205488088U (zh) | 埋入硅基板扇出型3d封装结构 | |
| KR20070076448A (ko) | 집적 회로 및 그 형성 방법 | |
| US20240274578A1 (en) | Stacked semiconductor device | |
| CN101241902A (zh) | 多芯片的半导体封装件及其制法 | |
| CN117276243A (zh) | 半导体封装体及其形成方法 | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100865046B1 (ko) | 적층형 다이 디바이스들을 제공하는 방법 및 장치들 | |
| TW202425107A (zh) | 半導體元件及其製造方法 | |
| CN117650127A (zh) | 一种半导体封装结构及其制备方法 | |
| CN117650124A (zh) | 一种半导体封装结构及其制备方法 | |
| HK1109678B (zh) | 用於提供堆叠管芯器件的方法和裝置 | |
| KR20040091985A (ko) | 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |