[go: up one dir, main page]

TWI295845B - Punch type substrate strip - Google Patents

Punch type substrate strip Download PDF

Info

Publication number
TWI295845B
TWI295845B TW095105993A TW95105993A TWI295845B TW I295845 B TWI295845 B TW I295845B TW 095105993 A TW095105993 A TW 095105993A TW 95105993 A TW95105993 A TW 95105993A TW I295845 B TWI295845 B TW I295845B
Authority
TW
Taiwan
Prior art keywords
substrate
slots
plating
substrate strip
line
Prior art date
Application number
TW095105993A
Other languages
English (en)
Other versions
TW200733330A (en
Inventor
She Hong Cheng
Kuo Hua Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW095105993A priority Critical patent/TWI295845B/zh
Priority to US11/700,224 priority patent/US7663208B2/en
Publication of TW200733330A publication Critical patent/TW200733330A/zh
Application granted granted Critical
Publication of TWI295845B publication Critical patent/TWI295845B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H10W70/05
    • H10W70/68
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

1295845 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種沖壓型基板條(punch type SUbstrate strip),特別係有關於一種在電鍍後能增加電鍍線 斷路點配置空間之沖壓型基板條。 【先前技術】 一習知沖壓型基板條包含有複數個一體結合之基板單 疋,該些基板單兀係作為晶片㈣,以#製成纟式積體電 路封裝構造或積體電路模組構造,再以沖壓(punch)方式單 體化分離該些積體電路封裝構造或積體電路模組構造。由 於積體電路封裝構造微小化,因此使得該些基板單元之線 路佈局雄、度越來越密集,相對地使得線路佈局的空間越來 越小,若是直接變更該些基板單元的内部線路結構,則會 影響該些基板單元之電性傳遞功能、電屏蔽功能、線路層 數增加的成本或介電層結合強度。為了避免變更該些基板 單元的内部線路結構,因此應當著重在基板條兩側邊執空 間的改善’否則會影響到最終產品之原始設計架構。 本國專利證書第1246380號「印刷電路板的製造方法」 揭露一種在電鍍後使導電指斷路之方法,一電鍍線係先連 接一接地/電源線至一位於基板周邊區之電鍍匯流線 (Plating bus),另以一連接線(可視為電鍍線之增設線段) 連接該接地/電源線至導電指,之後形成防焊層特別顯露該 連接線,以圖案化覆蓋該連接線之方式電鍍該導電指,之 後能藉由姓刻方式移除該連接線,達到該導電指與該電鍍 1295845 匯流線之間電性斷路,方可防止靜電放電損傷該導線指或 其連接之内部線路。其斷路區即是該連接線,並位於該基 板内部’故已變更該基板之内部線路設計,並且製程步驟 增加。另,印刷電路板並無槽孔結構不適用於沖壓型基板 條。 另,本國專利公告第479334號「球栅陣列式晶片封 裝結構中之電鍍線路製程」另揭示有一種電鍍線斷路方 法’其在習知技術中即揭露一種沖壓型基板條,複數個連 接導電指之電鍍線係個別連接至一位在基板單元區外部 的電鍍匯流排,在電鍍之後,形成一狹長槽孔,該槽孔對 準於該電鍍匯流排形成位置,以移除該電鍍匯流排,以斷 路該些電鍍線,使該些電鍍線為個別電性獨立。然大部分 的電鍍線之配置形成位置是受限於槽孔的長度。 如第1圖所示,一種習知沖壓型基板條1,包含複數 個基板單元10。並且該沖壓型基板條1係具有複數個槽孔 20 ’該些槽孔20係形成於該些基板單元10之周緣,以利 冲切。該基板條1係設置有複數個位在該些基板單元工〇 内之連接墊11以及複數個連接該些連接墊U之電链線 12 ’該些電鍵線12之複數個斷路端點12A係位於該些槽 孔20之一内侧長邊2 i。當電鍍線配置空間不足時,複數 個側向連接電鍍線13係延伸至該些槽孔2〇之一内侧短邊 22 ’該些電鍍線13並具有複數個位於該内側短邊22之斷 路端點13A。由於該槽孔20之該内側短邊22寬度有限, 可以配置該些斷路端點13A之數量有限,因此無法提供更 1295845 夕的空間作為密集電鍍線的拉出延伸。 : 【發明内容】 本發明之主要目的係在於提供一種沖壓型基板條,其 係包3複數個基板單元並具有複數個槽孔與至少一電鍍 f匯集孔或電鑛線匯錢口,該些槽孔係形成於該些基板 單元之周緣,該電錢線匯集孔係位於該些基板單元外側, 部分之電鍍線係可往該電鍍線匯集孔/電鍍線匯集缺口延 _ 伸並具有一位於該電鑛線匯集孔/電鑛線匯集缺口内之斷 路端點,以提供更多的電鍍線拉引空間、增加電鍍線斷路 點配置空間,以擴散電鍍線之間距或解決電鍍線過於密集 的問題。 依據本發明,一種沖壓型基板條係包含複數個基板單 元並具有複數個槽孔與至少一電鍍線匯集孔或電鍍線匯 集缺口,該些槽孔係形成於該些基板單元之周緣,該電鑛 線匯集孔/缺口係位於該些基板單元外侧,該基板條係設置 ® 有複數個在該些基板單元内之連接墊、複數個連接該些連 接墊之第一電鍍線及至少一第二電鍍線,該些第一電鍛線 係具有複數個位於該些槽孔内之第一斷路端點,該第二電 鍍線係往該電鍍線匯集孔/缺口延伸並具有一位於該電鍛 線匯集孔/缺口内之第二斷路端點,以擴大該些電錢線之間 距或解決電鍍線過於密集的問題。 【實施方式】 在本發明之一第一具體實施例中,如第2圖所示,揭 示一種沖壓型基板條100,其係包含複數個基板單元11〇, 1295845 該些基板單元11G係作為晶片承載件以製成 封裝構造或模組構造。並且,該沖壓型基板條⑽係ΙΓ 複數個射“20與至少一電鐘線匯集孔13〇,其中,料 槽=20係形成於該些基板單元⑽之周緣以使該些基 板早兀110可在封裝製程或是模組製程後藉由沖切方式麵 易地單體化分離。該㈣孔12()係可為條狀孔、L形孔: 或门形孔’在本實施例中,該些槽孔12G係為條狀槽孔。 該電鍍線匯集孔130係位於該些基板單元110之外,即位 在該基板條100之廢料區。在本實施例中,該電鍍線匯集 孔130係可鄰近該些基板單元11〇之其中至少一角隅。 另,在每一基板單元110内可定義有一封膠區115,在每 一基板單70 110之其中一角隅係形成有一金屬注澆口 1 50 ’該金屬注澆口 i 5〇係延伸至該封膠區i i 5,以利模封
膠體(圖未繪出)可經由該金屬注澆口 15〇形成於該封膠區 115上’並且藉由該注澆口 15〇可容易脫模,不會損傷該 些基板單元11 〇内部的線路結構。 如第3圖所示,在該些基板單元11〇内,該基板條1〇〇 係設置有複數個連接墊111以及複數個連接該些連接墊 111之第一電鍍線112及至少一第二電鍍線113。由於該些 槽孔120與該電鍍線匯集孔13〇係是該一電鍍步驟之後形 成,因此該些連接墊111係已形成有一電鍍金屬層。此外, 在本實施例中,該基板條100係另設置有複數個鍍通孔 114,以電性連接該些連接墊ill至該基板條100另一表 面之球墊或外接墊(圖未繪出),該些鍍通孔114並與該些 1295845 第一電鍍線112或與該第二電鍍線113電性連接。 該些第一電锻線112係具有複數個位於該些槽孔120 、 内之第一斷路端點U2A,在本實施例中,該些第一斷路 端點112A係排列於該些槽孔12〇之其中一内側長邊。該 第二電鍍線113係延伸過該些槽孔12()之間並具有一位於 該電鍍線匯集孔130内之第二斷路端點n3A。在本實施 例中,該基板條1 〇〇在該些槽孔丨2〇之間之區域係定義為 ❿ /中壓°卩12 1 ’該第二電鑛線113係通過該些沖壓部121。 由於,該些第一電鍍線112具有該些第一斷路端點U2A, 該第二電鑛線113具有該第二斷路端點U3A,且該些第一 斷路端點112A與該第二斷路端點113A係分別位於該些槽 m 孔120與電鍍線匯集孔13〇内,因此可避免在運輸該基板 條100時產生靜電放電(ESD)而損壞該基板條1〇〇。此外, 藉由該電鍍線匯集孔130匯集該第二電鍍線113之第二斷 路端點113A,可以使該些電鍍線之間距擴大或可解決電 瞻鍍線過於密集的問題。另,在本實施例中,如第2、3圖 所示,該基板條1〇〇係具有複數個定位孔14〇,以供定位 該基板條1 00於一製程機台内,以利運輸該基板條丨, 而該電鍍線匯集孔130係鄰近於其中一定位孔14〇。 本發明在第一具體實施例中之該電鍍線匯集孔13〇除 了可為通孔型態,在不同實施例中,亦可為缺口槽之形狀 變化。 在本發明之一第二具體實施例中,如第4圖所示,另 揭示一種沖壓型基板條200,其係包含複數個基板單元 -1295845 210 ’該沖壓型基板條200係具有複數個槽孔220與至少 二 一電鍍線匯集缺口 230。該些槽孔220係形成於該些基板 單元210之周緣,以利沖切方式單體化分離。在本實施例 _ 中,該些槽孔220係為L形槽孔220。該電鍍線匯集缺口 230係位於該些基板早元210之外侧,其缺口形狀可為u 形或圓弧形。在該些基板單元210内,該基板條2〇〇係設 置有複數個第一電鑛線211與至少一第二電鍍線212,該 _ 些第一電鍍線211與該第二電鍍線212連接至適當之連接 墊或鍍通孔,以利在形成該些槽孔220之前在連接墊之金 屬表面形成一電鍍金屬層。該些第一電鍍線211係具有複 數個位於該些槽孔220内之第一斷路端點211A,該第二 電鍍線212係延伸過該些槽孔220之間並具有一位於該電 鍍線匯集缺口 230内之第二斷路端點212A,以避免在運 輸該基板條200時產生靜電放電(ESD)。因此,藉由該電 鍍線匯集缺口 230匯集該第二電鍍線212之第二斷路端點 春 2 12A,可提供更多的電鍍線引拉空間,以擴大電鍍線之間 距或解決電鍍線過於密集的問題。 本發明之保護範圍當視後附之申請專利範圍所界定 者為準,任何熟知此項技藝者,在不脫離本發明之精神和 範圍内所作之任何變化與修改,均屬於本發明之保護範 圍。 【圖式簡單說明】 第1圖:習知沖壓型基板條顯示其電艘線部位之局部放大 示意圖。 1295845 第2圖:依據本發明之第一具體實施例,一種沖壓型基板 條之示意圖。 第3圖:依據本發明之第一具體實施例,該沖壓型基板條 顯示其電鍍線匯集孔之局部放大示意圖。 第4圖·依據本發明之第二具體實施例,另一種沖壓型基 板條顯示其電鍍線部位之局部放大示意圖。 【主要元件符號說明】
1 沖壓型基板條 10 基板單元 11 連接墊 12 電鍍線 12A 斷路端點 13 側向連接電鍍線 13A 斷路端點 20 槽孔 21 内側長邊 22 内側短邊 100 沖壓型基板條 110 基板單元 111 連接墊 112 第一電鍍線 112A 第一斷路端點 113 第二電鍍線 113A 第二斷路端點 114 鍍通孔 115 封膠區 120 槽孔 121 沖壓部 130 電鍛線匯集孔 140 定位孔 150 注洗口 200 沖壓型基板條 210 基板單元 211 第一電鍍線 211A 第一斷路端點 212 第二電鍍線 212A 第二斷路端點 220 槽孔 230 電鍍線匯集缺口

Claims (1)

1295845 十、申請專利範圍: " 1、一種沖壓型基板條,包含複數個基板單元並具有複數 , 槽孔與至少一電鑛線匯集孔,該些槽孔係形成於該 些基板單元之周緣,該電鍍線匯集孔係位於該些基板 單元之外侧,該基板條係設置有複數個位在每一基板 單疋内之連接墊以及複數個連接該些連接墊之第一 電鍍線與至少一第二電鑛線,該些第一電鍍線係具有 春 複數個位於該些槽孔内之第一斷路端點,該第二電鍍 線係延伸過該些槽孔之間並具有一位於該電鍍線匯 集孔内之第二斷路端點。 2、如申請專利範圍第丨項所述之沖壓型基板條,其中該 基板條在該些槽孔之間係定義為一沖壓部,該第二電 錄線係通過該些沖壓部。 3如申請專利範圍第1項所述之沖壓型基板條,另具有 複數個定位孔,而該電鍍線匯集孔係鄰近於其中一定 Φ 位孔。 4、 如申請專利範圍第1項所述之沖壓型基板條,其中該 些連接墊係形成有一電鍍金屬層。 5、 如申請專利範圍第1項所述之沖壓型基板條,其中該 些槽孔係為條狀孔、L形孔、或门形孔。 6 一種沖壓型基板條,包含複數個基板單元並具有複數 個槽孔與至少一電鍍線匯集缺口,該些槽孔係形成於 該些基板單元之周緣,該電鑛線匯集缺口係位於該些 基板單元外側,該基板條係設置有複數個位在每一基 12 Γ295845 板單元内之連接墊以及複數個連接該些連接墊之第 一電鍍線與至少一第二電鍍線,該些第一電鍍線係具 有複數個位於該些槽孔内之第一斷路端點,該第二電 鍍線係延伸過該些槽孔之間並具有一位於該電鍍線 匯集缺口内之第二斷路端點。 7、 如申請專利範圍第6項所述之沖壓型基板條,其中該 基板條在該些槽孔之間係定義為一沖壓部,該第二電 鍛線係通過該些沖壓部。 8、 如申請專利範圍第6項所述之沖壓型基板條,其中該 些連接墊係形成有一電鍍金屬層。 9、 如申請專利範圍第6項所述之沖壓型基板條,其中該 些槽孔係為條狀孔、L形孔、或门形孔。 10、如申請專利範圍第6項所述之沖壓型基板條,其中該 電鍍線匯集缺口之形狀係為ϋ形或圓弧形。
13
TW095105993A 2006-02-22 2006-02-22 Punch type substrate strip TWI295845B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095105993A TWI295845B (en) 2006-02-22 2006-02-22 Punch type substrate strip
US11/700,224 US7663208B2 (en) 2006-02-22 2007-01-31 Punch type substrate strip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095105993A TWI295845B (en) 2006-02-22 2006-02-22 Punch type substrate strip

Publications (2)

Publication Number Publication Date
TW200733330A TW200733330A (en) 2007-09-01
TWI295845B true TWI295845B (en) 2008-04-11

Family

ID=38427971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095105993A TWI295845B (en) 2006-02-22 2006-02-22 Punch type substrate strip

Country Status (2)

Country Link
US (1) US7663208B2 (zh)
TW (1) TWI295845B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782574B (zh) * 2010-01-11 2016-11-09 弗莱克斯电子有限责任公司 具有成型带倒装成像器底座的照相机模块及制造方法
TWI811053B (zh) * 2022-08-04 2023-08-01 矽品精密工業股份有限公司 承載結構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124644C (zh) * 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
TW479334B (en) 2001-03-06 2002-03-11 Siliconware Precision Industries Co Ltd Electroplated circuit process in the ball grid array chip package structure

Also Published As

Publication number Publication date
TW200733330A (en) 2007-09-01
US20070195508A1 (en) 2007-08-23
US7663208B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
CN101814484B (zh) 芯片封装体及其制作方法
US11917750B2 (en) Shielding structure for system-in-package and electronic device
CN101728364A (zh) 芯片封装体及制作方法
CN101345227A (zh) 引线框架、包括该引线框架的半导体封装及其制造方法
US20190006302A1 (en) Process for fabricating a circuit substrate
TWI222186B (en) Method for manufacturing package substrate strip and structure from the same
CN111128961A (zh) 晶片封装体与电源模组
TW200725824A (en) A package structure with a plurality of chips stacked each other
US7829977B2 (en) Low temperature co-fired ceramics substrate and semiconductor package
US8125061B2 (en) Semiconductor package and method of manufacturing the same
WO2001067833A1 (en) A printed circuit board assembly with improved bypass decoupling for bga packages
TW490839B (en) Conducting wire layer structure
US20110084410A1 (en) Wiring Substrate for a Semiconductor Chip, and Semiconducotor Package Having the Wiring Substrate
US7598608B2 (en) Mounting substrate
TWI295845B (en) Punch type substrate strip
JP4148069B2 (ja) マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
US7154048B2 (en) Common electrode wire for plating
WO2001003184A1 (fr) Composant electronique
CN114073171A (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
JP5264797B2 (ja) 半導体装置
CN101840903B (zh) 封装基板以及芯片封装结构
JP2005166892A (ja) スタック型小型メモリカード
CN100586249C (zh) 冲压型基板条
CN114423176B (zh) 包括侧面pin脚的pcb板及其制造方法、通信模组
JP2002359325A (ja) 半導体装置用基板その製造方法および半導体装置