TWI284401B - Chip embedded packaging structure - Google Patents

Description

1284401 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種埋入式電子封裝結構，尤指一種將主動及 被動元件接著於線路增層結構與散熱基板之間的埋入式電子封裝 結構。 又 【先前技術】 Φ 近年來，隨著資訊家電產品以及通訊產品的蓬勃發展，資訊 傳輸的容量大為擴增，訊號傳輸的速度要求也大幅提高，同時在 多功能手持式電子產品的驅動下，半導體製程發展無可避免朝高 谷篁、窄線寬的高密度化、高頻、低耗能、多功能整合方向演進。 因此在1C封裝技術方面，為配合高j/〇數、高散熱以及封裝 鲁CSP)、覆晶(FlipChip，Fc)等高階封裝型態需求持續升高。另外， 電路板的疊層(lamination)技術也就必須朝 输度的特靖，並為了更進—步能縮小電路板 求’而發展出表面接著有覆晶晶片以及如電阻器、電容器 器等之被動元件的多層電路板。 一 ^ 、然而’覆晶晶片與接著於多層電路板表面之被動元件仍需透 過多層電路板中之線路層紐連接，故往往因為連線距離太長， 而影響電性的表現。因此，多層電路板内部空間之運用以達到縮 1284401 :積以=τ散熱效率以及縮短與半導體晶㈣ 心料 抓^、磁能的封裝結構，皆是急需克服與發 展的方向。 ^ 【發明内容】 有鑑於此，本發明之主要目的在提供一種埋入主動及被動元 件之埋入式電子封裝結構，以改善_之缺點。 人為達上述目的，根據本發明之較佳實施例，本發明之結構係 包含有·—第一金屬板；一第二金屬板，設於該第一金屬板之上 表面々’該第二金屬㈣形成有至少—貫賴口，且該第二金屬板 與該第一金屬板係構成一散熱基板；至少一半導體晶片及至少一 曰曰片式電谷元件分別接置於該第一金屬板表面，而收納於該第二 金屬板所形成之該貫穿開口中；一被動元件層，設置於該第二金 屬板之部分上表面；以及至少一線路增層結構，設於該散熱基板 表面並覆蓋該半導體晶片、該晶片式電容元件與該被動元件層。 其中本發明結構中之該線路增層結構係包含有：一介電層;至少一 形成於介電層上之線路層;以及至少一穿過介電層以導接至線路層 之導電盲孔，以使該線路增層結構得以透過該導電盲孔電性連接 至該晶片式電容元件、半導體晶片及被動元件層;且該線路增層結 構之外緣表面形成有一防焊層，且該防焊層係形成有複數個開孔 以顯露出部分該線路層作為複數個電性連接墊。 1284401 由於本發明係將主動元件與被動元件設置於一散熱基板表 面，因此具有以下優點：（ι)可以提昇電子元件的散熱效果。 因佈線距離的縮短’可以提昇產品的性能。（3)因佈線空間應用 更佳，可以縮小產品的體積。（4)本發明之被動元件層形成一金 屬-絕緣層·金屬間隔結構之電容。 為了使貴審查委員能更近-步瞭解本發明之特徵及技術内 谷’凊參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅 供參考與辅助說明用，並非用來對本發明加以限制者。 【實施方式】 ❿ 請參考第1圖’第i圖為本發明之較佳實施例中的埋入主動 及被動元件之埋人式電子封裝結構概圖。如第i騎示，此結 構之底部為-第-金屬板10，接著一第二金屬板12設於第一金屬 板10之上表面且與第-金屬板10構成一散熱基板14。其中第二 金屬板12係形成有至少-貫穿開口，例如：貫穿和16及17。 本發明之第一金屬板1〇與第二金屬板的由相同或不同之金屬 =所構成。例如働卜金屬板，崎此金屬板形成具有一預定 =之凹口，進而構成具有貫穿開口之第二金屬板12以及第一金 全屬Γ。或者疋直接於—金屬板表面形成—具有貫穿開口之另一 層’以構成第二金屬板12具有貫穿開口並形成於第一金屬板 ^表面之賴練14結構。❹卜，本發料 板1〇亦可為單—金屬層、多層之金屬金屬或金屬'絕緣材料^ 1284401 之堆疊結構，而且凡具有良好的導熱功能之金屬材料皆為本發明 應用涵蓋之範壽。 隨後將至少-半導體晶片18及—晶片式電容元件19以黏著 材（圖未不)分別接置於第一金屬板1〇而收納於第二金屬板I?所 形成之貫穿開口 16及Π中。其中，半導體晶片18之主動面係包 含有複數個電極墊181，而半導體晶片18可為主動元件，例如： 記憶體、發光元件或積體電路晶片等，而晶片式電容元件19亦類 似半導體晶#般，其主細包含有複數個電極墊191。本發明之半 導體晶片18係應用-黏著材(圖未示)固定於第一金屬板1〇之上表 面；同理，晶片式電容元件19亦應用-黏紐固定於第一金屬板 ίο之上表面，如此不但可使半導體晶片18與晶片式電容元件19 之向外電性連接的距離驗，進而提昇電性效能；而接著於金屬 板表面更能有效提4各電子元件的散熱效率，而錄㈣電性表 現0

然後於第二金屬板12之部分上表面設置一被動元件層20。被 動兀件層20可為一具有高介電常數之介電材料層，且此介電材料 層表面設置有至少一由一金屬層所構成之線路層22，其中線路層 22、介電材料層及第二金屬板12係形成一金屬'絕緣層_金屬 (Metal_Insulator»Metal，MIM)間隔結構之電容。接著形成一線路增 層結構3及一線路增層結構4於散熱基板14表面並覆蓋於晶片式 電谷元件19、半導體晶片is與被動元件層2〇上方。其中，線路 1284401 增層結構3,4係分別包含有介電層31，4卜形成於介電層3i，4i上 之線路層32,42，以及穿過介電層31，41 1乂導接至線路層兑犯之 導電盲孔33,43，以使線路增層結構3,4得以透過導電盲孔33,43 1：性連接至半導體晶片18及晶片型電容元件19各主動面上之複 數個電極塾m，m、被動元件層2G上之線路層22與第二金屬板 12表面’用轉通半導體晶片18、晶片型電容元件㊇及被動元 件層20上之線路層22,並可視實際產品設計之需求而選擇性的電 • 性連接散熱基板14以製作成具有接地的功能。，且線路增層結構 4之外緣表面形成有-防焊層5，防焊層5係形成有複數個開孔34 以顯露出部分祕層42作域脑電錢缝36。如此即完成本 發明之埋入主動及被動元件之埋入式電子封裝結構。 值得注意的是，完成本發明之較佳實施例之後，如第2圖所 不，本發明更可結合覆晶封裝技術，而於線路增層結構4外緣表 面形成有-防焊層5，且防焊層5係形成有複數個開孔％以顯露 # ⑽分線路層42作為電性連接塾36，並接置有複數個錫球6與至 少-覆晶元件7，而覆晶元件7可例如記憶體、發光元件或積體電 路晶片等；且覆晶元件7係以複數個焊料凸塊71電性連接部分之 電性連接墊36，使覆晶元件7與封裝結構内部之半導體晶片18、 晶片型電容元件19與被動元件層2〇作電性導接。其中覆晶元件7 更可藉由線路增賴構3,4轉散絲板M雜連接以達成接地 功能。 9 1284401 另外值得注意的是，如第3圖所示，本發明亦可於電性連接 墊36上接置至少一被動元件8，其中被動元件8係可例如為電容、 電感、電阻等；而被動元件8係利用複數個焊料凸塊81電性連接 部分之電性連接塾36，使被動元件8與封裝結構内部之半導體晶 片18、晶片型電容元件19與被動元件層2〇作電性導接。 此外，本發明之散熱基板14未與線路增層結構相接合之表面 φ 另可β又置有至少一散熱結構(圖未式），例如粗糙表面、凹槽、刻痕 或是鰭狀之立體散齡構，_增加散熱基板14之散熱面積。 s上述，本發明埋入主動及被動元件之埋入式電子封裝結 構相較習知技藝至少包括以下之優點： !·散熱基板可以提昇埋入電子元件的散熱效果。 2·主動與被動元件係連接到散熱基板進行接地，故可大幅提升電 性表現與減少雜訊。 » 3.整合絲树及被航件紅基油且被航件層形成一金 屬、、、邑緣層-金屬間隔結構之電容。縮短佈線的距離，可有效提 昇產印雜# ’並制高魏及高性能的目的並使佈線空間應 用更佳，可以縮小產品的體積。 4·埋入之絲树及鶴播與_顧結魏面之覆晶元件 及被動元件可以達到模組化與多功能化的目的。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 1284401 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為本發明之較佳實施例中的埋入主動及被動元件之埋入式 電子封裝結構剖視圖。 第2圖為本發明之第1圖上設置覆晶元件之結構剖視圖。 第3圖為本發明之第2圖上設置被動元件之結構剖視圖。 丨 【主要元件符號說明】 3 線路增層結構 4 線路增層結構 5 防焊層 6 錫球 7 覆晶元件 8 被動元件 10 第一金屬板 12 第二金屬板 14 散熱基板 16 貫穿開口 17 貫穿開口 18 半導體晶片 19 晶片式電容元件 20 被動元件層 22 線路層 31 介電層 32 線路層 33 導電盲孔 34 開口 36 電性連接墊 41 介電層 42 線路層 43 導電盲孔 71 焊料凸塊 81 焊料凸塊 181 電極墊 191 電極墊 11

Claims (1)

1284401 十、申請專利範園： h 一種埋入式電子封裝結構，包含有·· 一第一金屬板； -第二金屬板，設於鄉-金屬板之上表面，該第 =一貫穿開口，且該第二金屬與該第-金屬板係構成 鲁—s少-半導體晶片及至少一晶片式電容元件分別接置於該第 一金屬板表面，而收納於該第二金屬板所形成之該貫穿開口中； -被動元件層，設置於該第二金屬板之部分上表面；以， 及 至少-線路增層結構，設於該散熱基板表面並覆蓋該半導體 晶片、該晶片式電容元件與該被動元件層。 2·如申請專利範圍第i項之埋入式電子封裝結構，其中該半導體 ® μ#與該晶#式電谷it件另分別包含有複數個電極墊形成於一 主動面。 3.如申請專利範圍第i項之埋入式電子封裝結構，其中該半導體 晶片係為一主動元件，且該主動元件包含記憶體、發光元件及 積體電路晶片之其中一者。 4·如申請專利範圍第1項之埋入式電子封裝結構，其中該線路增 12 1284401 層結構係包含有： 一第一介電層； 至少一形成於該第一介電層上之第一線路層;以及 至少一穿過該第一介電層以導接至該第一線路層之導電盲 孔，以使該線路增層結構得以透過該導電盲孔電性連接至該晶片 式電容元件、半導體晶片及被動元件層。 5·如申請專利範圍第4項之埋入式電子封裝結構，另包含有一防 焊層，且該防焊層係形成於該線路增層結構之外緣表面，並形 成有複數個開似麟丨部分該帛-線路層作為複數個電性連 接墊。 6.如申請專概_ 4項之埋人式電子封裝結構，其中該線路增 層結構係可電性連接該散熱基板以達成接地功能。 S

7. 如申請專娜圍第5項之埋人式f子封裝結構，另包含有至* -覆晶树(Flipaiip，FC)，設雜路結歡/ 面，並電性連接部分之該等電性連接墊。 另包含有至少 ，並電性連接 8.如申請專利細第5項之埋人式電子封裝結構， -被動元件，設置於該魏結構之外緣表面 部分之該等電性連接墊。 13 1284401 9. 如申請專利範圍第i項之埋入式電子封裝結構，其中該被動元 件層係為一高介電常數之介電材料層且該介電材料層表面設置 有至少一由一金屬層所構成之線路層。 10. 如申請專利範㈣9項之埋人式電子封裝結構，其中該金屬 層、該介電材料層及該第二金屬板係形成一金屬_絕緣層_金屬 (Metal_Insulator-Metal，MIM)間隔結構之電容。 11·如申請專利範圍第1項之埋入式電子封裝結構，其中該散熱基 板未與該線路增層結構相接合之表面另設置有至少一散熱蜂 構。 一" 12·如申請專利範圍第1項之埋入式電子封裝結構，其中該半導體 晶片及該晶片式電容元件係可藉由線路增層結構電性連接該散 熱基板以達成接地功能。 十一、圖式： 14