TWI269381B - Method of semiconductor planarization process - Google Patents
Method of semiconductor planarization process Download PDFInfo
- Publication number
- TWI269381B TWI269381B TW95103020A TW95103020A TWI269381B TW I269381 B TWI269381 B TW I269381B TW 95103020 A TW95103020 A TW 95103020A TW 95103020 A TW95103020 A TW 95103020A TW I269381 B TWI269381 B TW I269381B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- chemical mechanical
- backfill
- sacrificial layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 29
- 239000000126 substance Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 1
- 238000000227 grinding Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000282320 Panthera leo Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen nitride Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1269381 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體平坦化製程方法，特別是， 關於一種利用化學機械研磨進行平坦化製程的方法。 【先别技術】 在半導體元件製程中，常需要對晶圓的表面進行平坦 化處理，以利後續製程步驟的進行。化學機械研^ (chemical mechanical polishing (CMP))為目前常見的平抽 化技術之一。CMP製程的基本作用係從晶圓表面凸出部 分開始，依其高低照順序研磨而除去，以使表面平坦。 然而，由於不同材質的CMP研磨速率並不相同，因 此經過CMP處理後的表面，可能仍存在凹凸起伏的情 況。隨著製程尺寸的縮小，精密度要求越來越高，這些凹 凸起伏的程度已經超過了所能容忍的誤差極限。因此，如 =增加CMP平坦化的程度，成為製程技術發展的重要課 舉例來說 μ馮寻利公告編號313694號揭露一種積 體電路的平坦化方法’用以改善CMP製程的縣度。然 而，右使用該專利所揭露的方法，顺要進行2次的
CMP ^以及1次的乾钱刻步驟，而這將增加不少製程上的成 本〇 4NTC/05004TW ； 93046 1269381 因此，有必要提供一種可增加CMP製程之平坦度， 而又可最簡化製程所需步驟的方法。 【發明内容】 鑑於先如技術所存在的問題，本發明提供了 ^_種半導 體製程技術，用以平坦化晶圓表面。
根據本發明之一方面，半導體平坦化製程方法包含以 下步驟.在一基板上形成複數個元件，各元件間形成複數 個間隔；形成一回填層’以覆蓋基板、複數個元件及複數 個間隔；形成具有-就厚度之—犧牲層，以覆蓋回填 層；以及執行-化學機械研磨，除去犧牲層及部分回填 層，以形成一平坦化表面；其中，化學機械研磨對回填層 的研磨速率大於對犧牲層的研磨速率。 、
=據本_以—方面，轉體相 基板上形成複數個元件，技件間形= Π成H案化多祕層，填充部分之複數個間 隔，形成一回填層，以覆蓋基板、複數 〃 間隔及圖案化多晶石夕層；在回填層之 複數個 定厚度之一犧牲声·以及勃—一 & ，形成具有一預 案化多晶料，磨絲露出圖 磨對回埴層的二+千坦化表面;其中，化學機械研 、_研磨逮率大於對犧牲層的研磨速率 4NTC/05004TW ; 93046 -6 - 1269381 【實施方式】 本發明揭露一種半導體製程方法，用以平坦化晶圓表 面。本發明係以記憶製程為實施例做說明，然本發明但並 不限於此，本發明所提供的平坦化方法可應用在其他需要 消除高低差的各種積體電路製程步驟中。為了使本發明之 敘述更加詳盡與完備，可參照下列描述並配合圖丨至圖 12之圖式。 圖M2繪示本發明應用在動態隨機存取記憶體之一 實把例的製程流程。在此實施例中，本發明係用以改善位 元線接觸孔形成過程中，所造成動態隨機存取記^體 (DRAM)之陣列區域電路與週邊區域電路的高低差。需注 意的是，本發明所舉實施例只是用以說明，並非用以限制 本發明。糊來說’―般邏輯雜電路誠溝槽隔離 (^hallow trench isolation)或是絕緣層上矽(s〇I)元件的製程 等皆可利用本發明來增&CMp製程的平坦度。 '"王 20、^考^ 1 ’4·百先在基板1〇上形成例如複數個電晶體 、而除電晶體外，元件20、22、24亦可a 電容器或其他電財見元件。在此實_巾，電晶體 及22代表DRAM的陣列區 =声 ，的週邊區域電路。接著在基板i。上：體= i 30’以覆盖電晶體2()、22、24及基板⑺，如圖2所示。 4NTC/05004TW ; 93046 1269381 多晶石夕層3G的雜方法可则習知製程技術，如化學氣 相沉積所形成。由於基板ίο與電晶體20、22、24之間的 高低差，多祕層3G的表面也呈現出相對應的高低^。 接著，參考圖3 ’為利於後續的製程，對多晶石夕層3〇 的表面施財坦化雜’其平坦化的方材_化學機械 研磨(chemical mechanical p〇lishing)。得到多晶石夕層 3〇 的 平坦化表面後’以習知的曝光顯影技術定義出所需曰區域， 並以習知的钮刻技術將多晶石夕層3〇侧出所需圖案，如 圖4所示。 接著，在基板10上共形地形成一氮化層4〇，例如氮 化石夕，而形成圖5所示的結構。接著，在氮化層4〇上形 成回填層50。此回填層5〇可為一删磷矽玻璃(BpSG)， ^形成方法可為習知的沉積方法。由於底下結構的高低 差，回填層50的表面也會有高低起伏，如圖6所示。 同樣地，為了繼續後續的製程步驟，必須對回填層 =的表面進行平坦化處理。然而，當直接對圖6結構進 了化學機械研磨處理時，若要達成理想的平坦化程度，則 :=層5〇的材料必須有相當的厚度才能制理想的平坦 私度。如此不但造成材料浪費，亦影響生產效率。 因此，如圖7所示，在進行化學機械研磨前，先沉積 4NTC/05004TW ； 93046 1269381 -層犧牲層6G，此難層6G的研紐率低於贿石夕玻璃 (回填層50)_速率。犧牲層6〇的材料可例如為氮化 石夕⑼心氮化硼购或塗佈玻璃獅㈣㈣⑽)）。 形成犧牲層6G後’開始進行化學機械研磨步驟。首先， 犧牲層60位置較向的部分會先被研磨t而移除，亦即電晶 體2〇與22上方的犧牲層會先被移除而暴露出部分的回填 層50。由於犧牲層60的研磨速率低於回填層5〇，造成回 填層50所絲的部份產生凹_現象，师細8所示 的結構。研磨繼續進行，使得圖8所示回填層5〇的凹陷 部份由於接觸到氮化層40 *使研磨速率變慢，而圖8所 示的犧牲層6〇則由於接觸到回填層5〇而使研磨速率變 快。因此，▲藉由在同-研磨步獅過程巾所產生的研磨速 度之相反’I：彳b ’便可在化學機械研磨步驟結束後，得到 有平坦表面的結構，如圖9所示。 ^ 犧牲層60的厚度係根據各層間研磨速率的差異及各 層厚，的差異而決定，並可藉由實驗喊出最佳化值。透 過計算及/或實驗找出犧牲層6〇的理想厚度後，只需進Γ 一次化學麵研齡獅可制平坦化的目的。因此，^ 發明可最小化所需的製程步驟來職具有良好平坦度 表面。 』 在得到平坦的晶圓表面後，即可繼續進行後續 步驟。在此實施例中係針對多晶销3G進行綱，^得 4NTC/05004TW ； 93046 1269381 到圖ίο所示的開孔結構。接著，形成—導電層兀於回填 層刈之上，並填充電晶體20及22之間的開孔，如圖^ 所不’其中導電層70的材料可例如為鶴。接著，參考圖 12，以例如化學機械研磨(CMp)之方法，平坦化導電層7〇 至露出_層50表面’而形成具有良好平坦度的動態隨 機存取記舰之位元線接觸。接著，可_進行其他各種 後續的製程步驟，在此不再贅述。 本發明所提供方法可消除例如DRAM製造過程中所 產生之删傘夕玻璃層(BPSG)的高低差異。然而，其他需 要進行平坦化處理的各種半導體製程，亦可運用本發明之 方法。 以上所述僅為本發明之較佳實施例而已，並非用以限 疋本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍内。 【圖式簡單說明】 圖M2為本發明之一實施例的製程剖面流程圖。 【主要元件符號說明】 10、基板 20、22、24電晶體 30、多晶矽層 40、氮化層 4NTC/05004TW ； 93046 -10- 1269381 50、回填層 60、犧牲層 70、導電層
4NTC/05004TW ； 93046 -11 -
Claims (1)
- 申請專利範圍： 一種半導體平坦化製程方法，包含下列步驟： 0)在一基板上形成複數個元件，各該元件間形成 複數個間隔； (b) 形成一回填層，以覆蓋該基板、該複數個元 件及該複數個間隔； (c) 械具有-職厚紅—犧牲層，以覆蓋 填層；以及 $執行-化學機械研磨，除去該犧牲層及部分 〜回填層，以形成一平坦化表面； 於二二Ϊ化學機械研磨對該回填層的研磨速率大 於對該犧牲層的研磨速率。 項1所述之方法，其中該_為_石夕玻璃 ，請求項1所述之方法，其中 氮化矽_、氮化硼或冷你=層的_選自 (s〇G))。 次土佈破璃（Spin On Glass :層與該犧牲層之研磨 传之方法’其中該犧牲層之該預定厚度 係根據该化學機械研磨對該回填， 速率的比值而決定。 4NTC/05004TW ； 93046 -12- .一種半導體平坦化製程方法，包含下列步驟： 複數&^~基板上形成複數個元件，各該元件間形成 個間(I)形成—随化多轉層，填充部分之該複數 =形成-回填層’以覆蓋該基板、該複數個元 件、該複數個間隔及該圖案化多晶矽層； -犧:在：真層之表面’形成具有-預定厚度之 功a(e)執行一化學機械研磨至暴露出該圖案化多晶 矽層，並形成一平坦化表面； 其中’該化學機械研磨對該回填層的研磨速率大 於對該犧牲層的研磨速率。 6·=請求項5所述之方法，其中該回填層為硼鱗石夕玻璃 CBPSG)〇 ，睛求項5所述之方法，其中該犧牲層的材料係選自 氮化石夕_)、氮化蝴或塗佈玻璃(Spin On Glass (SOG)) 〇 8·如明求項5所述之方法，其中該犧牲層之該預定厚度 係根據該化學機械研磨對該回填層與該犧牲層之研磨 速率的比值而決定。 4NTC/05004TW ； 93046 -13- 1269381 9. 如請求項5所述之方法，其中步驟(b)更包含以下步驟： (M)形成一多晶矽層，以覆蓋該基板及該元件； (b2)執行該化學機械研磨，以平坦化該多晶矽 層；以及 (b3)除去該多晶矽層之一部分，以形成該圖案化 多晶矽層。 10. 如請求項5所述之方法，其中該複數個元件為複數個 電晶體。 11. 如請求項10所述之方法，其中在步驟(b)及步驟(c)之 間更包含以下步驟： (cl)在該基板、該複數個元件、該複數個間隔及 該圖案化多晶矽層之表面，共形的形成一氮化層。4NTC/05004TW ； 93046 -14-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW95103020A TWI269381B (en) | 2006-01-26 | 2006-01-26 | Method of semiconductor planarization process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW95103020A TWI269381B (en) | 2006-01-26 | 2006-01-26 | Method of semiconductor planarization process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI269381B true TWI269381B (en) | 2006-12-21 |
| TW200729318A TW200729318A (en) | 2007-08-01 |
Family
ID=38291528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW95103020A TWI269381B (en) | 2006-01-26 | 2006-01-26 | Method of semiconductor planarization process |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI269381B (zh) |
-
2006
- 2006-01-26 TW TW95103020A patent/TWI269381B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200729318A (en) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100373624C (zh) | 半导体存储器装置及其制造方法 | |
| JP2002076142A (ja) | キャパシタの電荷貯蔵電極の形成方法 | |
| TWI232539B (en) | Method for forming intermetal dielectric | |
| CN105931982B (zh) | 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构 | |
| TW201209966A (en) | Split word line fabrication process | |
| TW454256B (en) | Manufacturing method of the dielectric layer in the semiconductor devices by using etching stop layer | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| TW556270B (en) | eDRAM layer hard mask for eDRAM gate etch process | |
| TWI269381B (en) | Method of semiconductor planarization process | |
| TW439148B (en) | Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure | |
| CN101154616A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN114843177B (zh) | 一种沟槽肖特基结构制作方法 | |
| TW417236B (en) | A global planarization process | |
| JPH08222632A (ja) | 多層配線形成方法および構造 | |
| KR100951557B1 (ko) | ＴｉＮ 하부 전극을 갖는 반도체 메모리 소자 및 그제조방법 | |
| CN116940123A (zh) | 铁电存储器及其制造方法 | |
| CN100487894C (zh) | 多晶硅-绝缘层-金属结构的电容及其制作方法 | |
| TWI294668B (en) | Method of fabricating trench isolation for trench-capacitor dram devices | |
| CN113921470B (zh) | 一种半导体结构及其制造方法 | |
| TWI879218B (zh) | 半導體元件的製造方法 | |
| CN113838851A (zh) | 半导体结构、其制作方法、半导体存储器及电子设备 | |
| TW202010049A (zh) | 半導體基板結構及其製造方法 | |
| TWI343625B (en) | A semiconductor device and manufacturing method of the same | |
| TWI284384B (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| JP2917917B2 (ja) | 半導体装置の製造方法 |