TW202401816A

TW202401816A - 磁性記憶裝置

Info

Publication number: TW202401816A
Application number: TW112101372A
Authority: TW
Inventors: 秋山直紀; 吉野健一; 澤田和也; 趙亨峻; 島野拓也
Original assignee: 日商鎧俠股份有限公司
Priority date: 2022-03-11
Filing date: 2023-01-12
Publication date: 2024-01-01
Also published as: TWI878782B

Abstract

本發明之實施形態提供一種特性或可靠性優異之磁性記憶裝置。實施形態之磁性記憶裝置係具備複數個記憶胞者，該複數個記憶胞分別包含：磁阻效應元件；及開關元件，其設置於上述磁阻效應元件之下層側且相對於上述磁阻效應元件串聯連接；且上述開關元件包含：下部電極；上部電極；及開關材料層，其設置於上述下部電極與上述上部電極之間；且上述上部電極包含：第1部分，其由第1材料形成；及第2部分，其設置於上述第1部分之下層側且由與上述第1材料不同之第2材料形成。

Description

磁性記憶裝置

本發明之實施形態係關於一種磁性記憶裝置(magnetic memory device：磁性記憶裝置)。

提案有於半導體基板上將包含磁阻效應元件(magnetoresistance effect element)及選擇器(開關元件)之記憶胞積體化之磁性記憶裝置。

發明所欲解決之課題係提供一種特性或可靠性優異之磁性記憶裝置。

實施形態之磁性記憶裝置係具備複數個記憶胞者，該複數個記憶胞分別包含：磁阻效應元件；及開關元件，其設置於上述磁阻效應元件之下層側且相對於上述磁阻效應元件串聯連接；且上述開關元件包含：下部電極；上部電極；及開關材料層，其設置於上述下部電極與上述上部電極之間；且上述上部電極包含：第1部分，其由第1材料形成；及第2部分，其設置於上述第1部分之下層側且由與上述第1材料不同之第2材料形成。

以下，參照圖式說明實施形態。

圖1係模式性顯示實施形態之磁性記憶裝置之構成之立體圖。

圖1所示之磁性記憶裝置包含：複數個第1配線(wiring line)10，其等分別於X方向延伸；複數個第2配線20，其等分別於Y方向延伸；及複數個記憶胞30，其等連接於複數個第1配線10與複數個第2配線20之間。另，X方向、Y方向及Z方向係相互交叉之方向。更具體而言，X方向、Y方向及Z方向係相互正交之方向。

各記憶胞30包含：磁阻效應元件40；及選擇器(開關元件)50，其設置於磁阻效應元件40之下層側且相對於磁阻效應元件40串聯連接。

第1配線10設置於選擇器50之下層側，與選擇器50電性連接。第2配線20設置於磁阻效應元件40之上層側，與磁阻效應元件40電性連接。第1配線10及第2配線20之一者對應於字元線，第1配線10及第2配線20之另一者對應於位元線。

圖2係模式性顯示記憶胞30之詳細構成之剖視圖。

如圖2所示，記憶胞30包含磁阻效應元件40、選擇器(開關元件)50、硬罩層60及保護絕緣層70。

圖3係模式性顯示磁阻效應元件40之基本構成之剖視圖。

磁阻效應元件40係MTJ(Magnetic Tunnel Junction：磁性隧道接面)元件，包含記憶層(storage layer)(第1磁性層)41、參照層(reference layer)(第2磁性層)42、隧道障壁層(非磁性層(nonmagnetic layer))43、下部電極(bottom electrode)44及上部電極(top electrode)45。

記憶層41係具有可變之磁化方向(variable magnetization direction)之強磁性層(ferromagnetic layer)。所謂可變之磁化方向意指磁化方向相對於特定之寫入電流變化。參照層42係具有固定之磁化方向(fixed magnetization direction)之強磁性層。所謂固定之磁化方向意指磁化方向相對於特定之寫入電流不變。隧道障壁層43係設置於記憶層41與參照層42之間之絕緣層。

於記憶層41之磁化方向與參照層42之磁化方向平行之情形時，磁阻效應元件40係電阻相對較低之低電阻狀態。於記憶層41之磁化方向與參照層42之磁化方向反平行(antiparallel)之情形時，磁阻效應元件40係電阻相對較高之高電阻狀態。因此，磁阻效應元件40可根據電阻狀態記憶2值資料。

又，磁阻效應元件40係STT(Spin Transfer Torque：自旋轉移力矩)型之磁阻效應元件，具有垂直磁化(perpendicular magnetization)。即，記憶層41之磁化方向相對於其膜面垂直，參照層42之磁化方向相對於其膜面垂直。

另，於圖3之例中，雖使用記憶層41位於參照層42之下層側之無底型之磁阻效應元件，但亦可使用記憶層41位於參照層42之上層側之無頂型之磁阻效應元件。

如圖2所示，選擇器50包含下部電極51、上部電極52、及設置於下部電極51與上部電極52之間之選擇器材料層(開關材料層)53。下部電極51與圖1所示之第1配線10電性連接，上部電極52與磁阻效應元件40電性連接。

選擇器50係2端子開關元件，若施加於2端子間(下部電極51與上部電極52之間)之電壓成為閾值電壓以上，則自斷開狀態移行至導通狀態。即，若施加於2端子間之電壓成為閾值電壓以上，則自電性非導通狀態移行至電性導通狀態。

因此，自第1配線10及第2配線20對記憶胞30施加電壓，若施加於選擇器50之電壓成為閾值電壓以上，則電流流至記憶胞30，可對磁阻效應元件40進行寫入或讀取。

選擇器50之上部電極52包含：第1部分52a，其由第1材料形成；第2部分52b，其設置於第1部分52a之下層側且由與第1材料不同之第2材料形成；及第3部分52c，其設置於第2部分52b之下層側且由與第2材料不同之第3材料形成。即，於第1部分52a與第3部分52c之間設置有第2部分52b。另，亦可將選擇器50之上部電極52作為磁阻效應元件之下部電極44共用。

第2部分52b之對於IBE(Ion Beam Etching：離子束蝕刻)之蝕刻速率低於第1部分52a之對於IBE之蝕刻速率。具體而言，於形成磁阻效應元件40之圖案時使用之IBE中，對於第2部分52b之蝕刻速率低於對於第1部分52a之蝕刻速率。因IBE係物理性蝕刻，故通常第2部分52b所使用之第2材料之硬度(hardness)高於第1部分52a所使用之第1材料之硬度。

於第1材料使用含有矽(Si)之材料或含有鉿(Hf)之材料等。即，第1部分52a由Si層(多晶Si層)或Hf層等形成。

於第2材料使用含有鉿(Hf)及硼(B)之材料、含有鎢(W)之材料、含有碳(C)之材料或含有鈦(Ti)及氮(N)之材料等。即，第2部分52b由HfB層、W層、C層或TiN層等形成。

於第3材料使用含有鈦(Ti)及氮(N)之材料、含有碳(C)之材料或含有鋁(Al)之材料。即，第3部分52c由TiN層、C層或Al層等形成。

於選擇器材料層53使用含有矽(Si)、氧(O)及砷(As)之材料。具體而言，於選擇器材料層53使用含有As之矽氧化物(SiO ₂)等。

於選擇器50之下部電極51使用含有鈦(Ti)及氮(N)之TiN層等。

硬罩層60係設置於磁阻效應元件40上，作為藉由IBE形成磁阻效應元件40時之蝕刻用掩膜發揮功能者。硬罩層60與圖1所示之第2配線20電性連接。

保護絕緣層70例如由含有矽(Si)及氮(N)之矽氮化物形成。保護絕緣層70沿著磁阻效應元件40之側面、選擇器50之上部電極52之第1部分52a之側面及硬罩層60之側面設置，覆蓋磁阻效應元件40之側面、選擇器50之上部電極52之第1部分52a之側面及硬罩層60之側面。

因保護絕緣層70設置於選擇器50之上部電極52之第2部分52b之上層側，故未覆蓋上部電極52之第2部分52b及第3部分52c等之側面。

又，保護絕緣層70之下端之位置與上部電極52之第2部分52b之上表面之位置一致。因此，包含於複數個記憶胞30之複數個保護絕緣層70之下端之高度方向之位置一致。

接著，參照圖4～圖7及圖2所示之剖視圖，說明本實施形態之磁性記憶裝置之製造方法。

首先，如圖4所示，於包含半導體基板(未圖示)等之下部區域(未圖示)上形成積層膜。具體而言，形成下部電極層51p、選擇器材料層53p、上部電極層52p及磁阻效應元件層40p。上部電極層52p包含第1部分層52ap、第2部分層52bp及第3部分層52cp。接著，於磁阻效應元件層40p上形成硬罩層60之圖案。

接著，如圖5所示，將硬罩層60作為掩膜使用，藉由IBE蝕刻磁阻效應元件層40p及第1部分層52ap。於磁阻效應元件含有鐵(Fe)或鈷(Co)等之磁性元素，由通常之蝕刻方法難以進行準確之蝕刻。因此，使用物理性蝕刻即IBE。於進行IBE時，一面使基板旋轉，一面自傾斜方向照射氬(Ar)離子束。其結果，磁阻效應元件40之側面及第1部分52a之側面傾斜成錐形狀。

如已闡述般，第2部分52b之對於IBE之蝕刻速率低於第1部分52a之對於IBE之蝕刻速率。因此，第2部分層52bp作為IBE之蝕刻擋止件發揮功能，可選擇性地蝕刻磁阻效應元件層40p及第1部分層52ap。

接著，如圖6所示，於圖5之步驟所獲得之構造之表面堆積矽氮化物層作為保護絕緣層70。

接著，如圖7所示，藉由RIE(Reactive Ion Etching：反應性離子蝕刻)蝕刻保護絕緣層70、第2部分層52bp及第3部分層52cp。藉此，獲得第2部分52b之圖案及第3部分52c之圖案。

再者，如圖2所示，藉由RIE蝕刻選擇器材料層53p及下部電極層51p。藉此，獲得選擇器材料層53之圖案及下部電極51之圖案。

於圖7及圖2之步驟中，自垂直方向進行RIE。因此，第2部分52b之側面、第3部分52c之側面、選擇器材料層53之側面及下部電極51之側面成為垂直。

藉由上述之製造方法，形成如圖2所示之記憶胞30。

如以上，於本實施形態中，因選擇器50之上部電極52包含對於IBE之蝕刻速率較低之第2部分52b，故如以下所述，可獲得優異之磁性記憶裝置。

若假設上部電極52未包含第2部分52b，則於藉由IBE形成磁阻效應元件40之圖案時，有除了上部電極52外亦蝕刻選擇器材料層53之虞。因此，有選擇器材料層53受到IBE損傷，使選擇器50之特性或可靠性降低之虞。

於本實施形態中，第2部分52b之對於IBE之蝕刻速率低於第1部分52a之對於IBE之蝕刻速率。因此，於藉由IBE形成磁阻效應元件40之圖案時，第2部分52b作為IBE之蝕刻擋止件發揮功能。其結果，可防止由於IBE導致選擇器材料層53被蝕刻。因此，可抑制對於選擇器材料層53之IBE損傷，可獲得特性及可靠性優異之磁性記憶裝置。

又，一般而言，有由微影製程之不均引起，於相鄰之記憶胞30間之空間寬度產生不均之情形。若於空間寬度存在不均，則於形成記憶胞30之圖案時亦產生不均。例如，於空間寬度較小之部位，與空間寬度較大之部位相比蝕刻深度變小。因此，於空間寬度較小之部位，產生於相鄰之記憶胞30間無法分離選擇器50之下部電極51等之問題。

雖為了確實地分離選擇器50之下部電極51，增加IBE之蝕刻量而增大空間寬度即可，但若增加蝕刻量，則產生對於選擇器材料層53之IBE損傷。

於本實施形態中，將選擇器50之上部電極52之第2部分52b作為蝕刻擋止件使用，藉由IBE形成磁阻效應元件40之圖案及選擇器50之上部電極52之第1部分52a之圖案。藉由將第2部分52b作為蝕刻擋止件使用，可不對選擇器材料層53造成IBE損傷地延長進行IBE之時間。因此，可增大相鄰之記憶胞30間之空間寬度。因此，可確實地分離選擇器50之下部電極51，可獲得特性及可靠性優異之磁性記憶裝置。

接著，參照圖8所示之剖視圖，對實施形態之變化例進行說明。

如圖8所示，於本變化例中，選擇器50之上部電極52由第1部分52a及設置於第1部分52a之下層側之第2部分52b形成，於第2部分52b之下層側未設置第3部分52c。其他基本構成與上述實施形態同樣。

於本變化例，亦與上述實施形態同樣，於藉由IBE形成磁阻效應元件40之圖案時，第2部分52b作為蝕刻擋止件發揮功能。因此，可獲得與上述實施形態同樣之效果，可獲得優異之磁性記憶裝置。

雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並未意欲限定發明之範圍。該等新穎之實施形態可由其他各種形態實施，於未脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨，且包含於申請專利範圍所記載之發明及其均等之範圍內。 [相關申請案之參考]

本申請案享受以日本專利申請案2022-038150號(申請日：2022年3月11日)及美國專利申請案17/943160(申請日：2022年9月12日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。

10:第1配線 20:第2配線 30:記憶胞 40:磁阻效應元件 40p:磁阻效應元件層 41:記憶層(第1磁性層) 42:參照層(第2磁性層) 43:隧道障壁層(非磁性層) 44:下部電極 45:上部電極 50:選擇器(開關元件) 51:下部電極 51p:下部電極層 52:上部電極 52a:第1部分 52ap:第1部分層 52b:第2部分 52bp:第2部分層 52c:第3部分 52cp:第3部分層 52p:上部電極層 53:選擇器材料層(開關材料層) 53p:選擇器材料層 60:硬罩層 70:保護絕緣層

圖1係模式性顯示實施形態之磁性記憶裝置之構成之立體圖。圖2係模式性顯示實施形態之磁性記憶裝置之記憶胞之構成之剖視圖。圖3係模式性顯示實施形態之磁性記憶裝置之磁阻效應元件之基本構成之剖視圖。圖4、圖5、圖6及圖7係模式性顯示實施形態之磁性記憶裝置之製造方法之剖視圖。圖8係模式性顯示實施形態之磁性記憶裝置之記憶胞之變化例之構成之剖視圖。

30:記憶胞

40:磁阻效應元件

50:選擇器(開關元件)

51:下部電極

52:上部電極

52a:第1部分

52b:第2部分

52c:第3部分

53:選擇器材料層(開關材料層)

60:硬罩層

70:保護絕緣層

Claims

一種磁性記憶裝置，其係具備複數個記憶胞者，該複數個記憶胞分別包含：磁阻效應元件；及開關元件，其設置於上述磁阻效應元件之下層側且相對於上述磁阻效應元件串聯連接；且上述開關元件包含：下部電極；上部電極；及開關材料層，其設置於上述下部電極與上述上部電極之間；且上述上部電極包含：第1部分，其由第1材料形成；及第2部分，其設置於上述第1部分之下層側且由與上述第1材料不同之第2材料形成。
如請求項1之磁性記憶裝置，其中上述第2部分之對於IBE(Ion Beam Etching)之蝕刻速率低於上述第1部分之對於IBE之蝕刻速率。
如請求項1之磁性記憶裝置，其中上述第2材料之硬度高於上述第1材料之硬度。
如請求項1之磁性記憶裝置，其中上述第2材料係含有鉿(Hf)及硼(B)之材料、含有鎢(W)之材料、含有碳(C)之材料或含有鈦(Ti)及氮(N)之材料。
如請求項1之磁性記憶裝置，其中上述第1材料係含有矽(Si)之材料或含有鉿(Hf)之材料。
如請求項1之磁性記憶裝置，其中上述上部電極進而包含設置於上述第2部分之下層側且由與上述第2材料不同之第3材料形成之第3部分。
如請求項1之磁性記憶裝置，其中上述複數個記憶胞之各者進而包含覆蓋上述磁阻效應元件之側面及上述第1部分之側面之保護絕緣層。
如請求項7之磁性記憶裝置，其中上述保護絕緣層未覆蓋上述第2部分之側面。
如請求項7之磁性記憶裝置，其中上述複數個記憶胞所包含之上述保護絕緣層之下端之高度方向之位置一致。
如請求項1之磁性記憶裝置，其中上述第1部分之側面傾斜，上述第2部分之側面垂直。
如請求項1之磁性記憶裝置，其中上述磁阻效應元件包含：第1磁性層；第2磁性層；及非磁性層，其設置於上述第1磁性層與上述第2磁性層之間。
如請求項1之磁性記憶裝置，其進而具備：第1配線，其設置於上述開關元件之下層側，於第1方向延伸，與上述開關元件電性連接；及第2配線，其設置於上述磁阻效應元件之上層側，於與上述第1方向交叉之第2方向延伸，與上述磁阻效應元件電性連接。