TW202301814A - 連續漸進式類比數位轉換器 - Google Patents
連續漸進式類比數位轉換器 Download PDFInfo
- Publication number
- TW202301814A TW202301814A TW110122830A TW110122830A TW202301814A TW 202301814 A TW202301814 A TW 202301814A TW 110122830 A TW110122830 A TW 110122830A TW 110122830 A TW110122830 A TW 110122830A TW 202301814 A TW202301814 A TW 202301814A
- Authority
- TW
- Taiwan
- Prior art keywords
- significant bit
- positive
- negative
- electrically connected
- switch
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一種連續漸進式類比數位轉換器包含一取樣開關單元、一最高有效位元電容陣列、一最高有效位元比較開關、一單位增益放大器單元、一最低有效位元電容陣列、一最低有效位元比較開關、一比較器及一連續漸進式控制單元,該最高有效位元電容陣列電性連接該取樣開關單元及該最高有效位元比較開關,該單位增益放大器單元電性連接該取樣開關單元、該最高有效位元電容陣列及該最低有效位元電容陣列,該最低有效位元比較開關電性連接該最低有效位元電容陣列,該比較器電性連接該最高有效位元比較開關、該最低有效位元比較開關及該連續漸進式控制單元。
Description
本發明是關於一種類比數位轉換器,特別是關於一種連續漸進式類比數位轉換器。
連續漸進式類比數位轉換器具有低功率消耗、良好的取樣率及解析度,而廣泛地應用於有著低功率消耗需求的系統中,但由於連續漸進式類比數位轉換器是由電容陣列組成,若欲提高解析度則必須增加電容的數量,導致其整體面積較大。因此,一種具分離式電容陣列之連續漸進式類比數位轉換器透過橋接電容將原有的電容陣列分割成粗調部分及細調部分,可大量地減少使用的電容數量,且使用較少的電容數量除了可減少佈局面積外,還能降低功率消耗及電容的設定時間。但這種架構會因為橋接電容的寄生電容及製程飄移產生非線性失真的影響,導致整個連續漸進式類比數位轉換器的性能下降。此外,一般橋接電容的電容值為非整數,因此,橋接電容的電容因數值與電容陣列中的電容不同亦導致電容製程上的困難。
本發明主要目的在於以單位增益放大器取代橋接電容,可避免連續漸進式類比數位轉換器因為橋接電容而產生非線性失真的問題。
本發明之一種連續漸進式類比數位轉換器包含一取樣開關單元、一最高有效位元電容陣列、一最高有效位元比較開關、一單位增益放大器單元、一最低有效位元電容陣列、一最低有效位元比較開關、一比較器及一連續漸進式控制單元。該取樣開關單元之一端接收一類比訊號,該最高有效位元電容陣列之一端電性連接該取樣開關單元之另一端,該最高有效位元比較開關之一端電性連接該最高有效位元電容陣列之另一端,該單位增益放大器單元之一端電性連接該取樣開關單元之另一端及該最高有效位元電容陣列之一端,該最低有效位元電容陣列之一端電性連接該單位增益放大器單元之另一端,該最低有效位元比較開關之一端電性連接該最低有效位元電容陣列之另一端,該比較器電性連接該最高有效位元比較開關之另一端及該最低有效位元比較開關之另一端,且該比較器輸出一比較訊號,該連續漸進式控制單元電性連接該比較器以接收該比較訊號,且該連續漸進式控制單元根據該比較訊號輸出複數個控制訊號至該最高有效位元電容陣列、該最高有效位元比較開關、該最低有效位元電容陣列及該最低有效位元比較開關進行控制。
本發明藉由該單位增益放大器單元連接該最高有效位元電容陣列及該最低有效位元電容陣列,可以讓該最高有效位元電容陣列的電壓經由該單位增益放大器單元傳送至該最低有效位元電容陣列,使得該連續漸進式類比數位轉換器能夠以較小的電容數達成高解析度之類比數位轉換,且使用該單位增益放大器單元取代橋接電容能夠避免非線性失真的問題,而提高該連續漸進式類比數位轉換器的線性度。
請參閱第1圖,其為本發明之一實施例,一種連續漸進式類比數位轉換器100的功能方塊圖,該連續漸進式類比數位轉換器100具有一取樣開關單元110、一最高有效位元電容陣列120、一最高有效位元比較開關130、一單位增益放大器單元140、一最低有效位元電容陣列150、一最低有效位元比較開關160、一比較器170及一連續漸進式控制單元180。
該取樣開關單元110之一端接收一類比訊號V
i,該取樣開關單元110之另一端電性連接該最高有效位元電容陣列120之一端,該最高有效位元電容陣列120之另一端電性連接該最高有效位元比較開關130之一端,該最高有效位元比較開關130之另一端電性連接該比較器170之一端。該單位增益放大器單元140之一端電性連接該最高有效位元電容陣列120之一端及該取樣開關單元110之另一端,該單位增益放大器單元140之另一端電性連接該最低有效位元電容陣列150之一端,該最低有效位元電容陣列150之另一端電性連接該最低有效位元比較開關160之一端,該最低有效位元比較開關160之另一端電性連接該比較器170之一端,該比較器170之另一端電性連接該連續漸進式控制單元180。其中,該比較器170輸出一比較訊號S
c至該連續漸進式控制單元180,且該連續漸進式控制單元180根據該比較訊號S
c輸出複數個控制訊號至該最高有效位元電容陣列120、該最高有效位元比較開關130、該最低有效位元電容陣列150及該最低有效位元比較開關160進行控制,以進行各個位元的切換及比較,且該連續漸進式控制單元180輸出一數位訊號D。
在本實施例中,當該連續漸進式類比數位轉換器100進行取樣步驟時,該取樣開關單元110導通,該類比訊號V
i經由該取樣開關單元110對該最高有效位元電容陣列120進行充電,同時,該類比訊號V
i並經由該取樣開關單元110及該單位增益放大器單元140對該最低有效位元電容陣列150進行充電,使該最高有效位元電容陣列120及該最低有效位元電容陣列150的電位與該類比訊號V
i相同,以同步對該類比訊號V
i進行取樣,而可達成降低所需之電容陣列大小之功效。其中,該最高有效位元電容陣列120為該連續漸進式類比數位轉換器100的粗調部分,該最低有效位元電容陣列150為該連續漸進式類比數位轉換器100的細調部分。
請參閱第2圖,其為本實施例之該連續漸進式類比數位轉換器100的電路圖,該連續漸進式類比數位轉換器100為差動輸入之具分割電容單調式SAR ADC架構。在本實施例中,該取樣開關單元110具有一正端取樣開關111及一負端取樣開關112,該正端取樣開關111之一端接收一正類比訊號V
ip,該正端取樣開關111之另一端電性連接一正端最高有效位元線pLM,該負端取樣開關112之一端接收一負類比訊號V
in,該負端取樣開關112之另一端電性連接一負端最高有效位元線nLM。
該最高有效位元電容陣列120具有複數個最高有效位元正端電容121、複數個最高有效位元正端開關122、複數個最高有效位元負端電容123及複數個最高有效位元負端開關124。該些最高有效位元正端電容121之一端電性連接該正端最高有效位元線pLM,各該最高有效位元正端電容121之另一端電性連接各該最高有效位元正端開關122之一端,各該最高有效位元正端開關122之另一端選擇性地電性連接一參考電壓端或一接地端,以由該參考電壓端接收一參考電壓V
ref,或由該接地端接至零電位。該些最高有效位元負端電容123之一端電性連接該負端最高有效位元線nLM,各該最高有效位元負端電容123之另一端電性連接各該最高有效位元負端開關124之一端,各該最高有效位元負端開關124之另一端選擇性地電性連接該參考電壓端或該接地端,以由該參考電壓端接收該參考電壓V
ref,或由該接地端接至零電位。本實施例共具有6個位元之最高有效位元正端電容121、最高有效位元正端開關122、最高有效位元負端電容123及最高有效位元負端開關124,但在其他實施例中,可具有不同之位元數。
該最高有效位元比較開關130具有一正端最高有效位元比較開關131及一負端最高有效位元比較開關132,該正端最高有效位元比較開關131之一端電性連接該正端最高有效位元線pLM,該正端最高有效位元比較開關131之另一端電性連接該比較器170之一正極輸入端171,該負端最高有效位元比較開關132之一端電性連接該負端最高有效位元線nLM,該負端最高有效位元比較開關132之另一端電性連接該比較器170之一負極輸入端172。
當該連續漸進式類比數位轉換器100進行取樣步驟時,該正端取樣開關111及該負端取樣開關112導通,該正端最高有效位元比較開關131及該負端最高有效位元比較開關132關閉,使得該些最高有效位元正端電容121及該些最高有效位元負端電容123累積電荷,而讓該正端最高有效位元線pLM及該負端最高有效位元線nLM的電位V
ipM、V
inM提高至該正類比訊號V
ip及該負類比訊號V
in之電位。而當該連續漸進式類比數位轉換器100進行比較步驟時,該正端取樣開關111及該負端取樣開關112關閉,該正端最高有效位元比較開關131及該負端最高有效位元比較開關132導通,使得該正端最高有效位元線pLM及該負端最高有效位元線nLM的電位V
ipM、V
inM傳送至該比較器170進行比對,該連續漸進式控制單元180再藉由該比較器170之該比較訊號S
c輸出控制訊號至該些最高有效位元正端開關122及該些最高有效位元負端開關124進行切換,使得該正端最高有效位元線pLM及該負端最高有效位元線nLM的電位變化能夠讓每個位元的切換符合二分搜尋法。
請參閱第2圖,該單位增益放大器單元140具有一正端單位增益放大器141及一負端單位增益放大器142,該正端單位增益放大器141之一端電性連接該正端最高有效位元線pLM,該正端單位增益放大器141之另一端電性連接一正端最低有效位元線pLL,該負端單位增益放大器142之一端電性連接該負端最高有效位元線nLM,該負端單位增益放大器142之另一端電性連接一正端最低有效位元線nLL。請參閱第3圖,為該正端單位增益放大器141及該負端單位增益放大器142的電路圖,在本實施例中,該正端單位增益放大器141及該負端單位增益放大器142是由兩級之跨導放大器(operational transconductance amplifier,OTA)構成,具有極大的輸入阻抗且輸入電壓及輸出電壓相同的特性,而可讓該最低有效位元電容陣列150與該最高有效位元電容陣列120同時取樣。
請參閱第2圖,該最低有效位元電容陣列150具有複數個最低有效位元正端電容151、複數個最低有效位元正端開關152、複數個最低有效位元負端電容153及複數個最低有效位元負端開關154。該些最低有效位元正端電容151之一端電性連接該正端最低有效位元線pLL,各該最低有效位元正端電容151之另一端電性連接各該最低有效位元正端開關152之一端,各該最低有效位元正端開關152之另一端選擇性地電性連接一次參考電壓端或一接地端,以由該次參考電壓端接收一次參考電壓V
ref/2
5,或由該接地端接至零電位。該些最低有效位元負端電容153之一端電性連接該負端最低有效位元線nLL,各該最低有效位元負端電容153之另一端電性連接各該最低有效位元負端開關154之一端,各該最低有效位元負端開關154之另一端選擇性地電性連接該次參考電壓端或該接地端,以由該次參考電壓端接收該次參考電壓V
ref/2
5,或由該接地端接至零電位,本實施例共具有5個位元之最低有效位元正端電容151、最低有效位元正端開關152、最低有效位元負端電容153及最低有效位元負端開關154,但在其他實施例中,可具有不同之位元數。
由於該最低有效位元電容陣列150為該連續漸進式類比數位轉換器100的細調部分,該些最低有效位元正端電容151及該些最低有效位元負端電容153的電容值較小,而可降低整體之該連續漸進式類比數位轉換器100的面積。在本實施例中,該參考電壓V
ref之電位為該次參考電壓之電位的2
5倍,或在其他實施例中,該參考電壓之電位為該次參考電壓之電位的2
n倍,n為正整數。
請參閱第2圖,在本實施例中,該最低有效位元比較開關160具有一正端最低有效位元比較開關161及一負端最低有效位元比較開關162,該正端最低有效位元比較開關161之一端電性連接該正端最低有效位元線pLL,該正端最低有效位元比較開關161之另一端電性連接該比較器170之該正極輸入端171。該負端最低有效位元比較開關162之一端電性連接該負端最低有效位元線nLL,該負端最低有效位元比較開關162之另一端電性連接該比較器170之該負極輸入端172。
當該連續漸進式類比數位轉換器100進行取樣步驟時,該正端取樣開關111及該負端取樣開關112導通,該正端最低有效位元比較開關161及該負端最低有效位元比較開關162關閉,使得該些最低有效位元正端電容151及該些最低有效位元負端電容153累積電荷,讓該正端最低有效位元線pLL及該負端最低有效位元線nLL的電位V
ipL、V
inL提高至該正類比訊號V
ip及該負類比訊號V
in之電位。而當該最高有效位元電容陣列120進行比較步驟時,該正端最高有效位元比較開關131及該負端最高有效位元比較開關132導通,該正端最低有效位元比較開關161及該負端最低有效位元比較開關162關閉,此時該比較器170僅比較該正端最高有效位元線pLM及該負端最高有效位元線nLM的電位V
ipM、V
inM。當該最高有效位元電容陣列120完成比較步驟時,該正端最高有效位元比較開關131及該負端最高有效位元比較開關132關閉,該正端最低有效位元比較開關161及該負端最低有效位元比較開關162導通,使得該正端最低有效位元線pLL及該負端最低有效位元線nLL的電位V
ipL、V
inL傳送至該比較器170進行比對,以進行該最低有效位元電容陣列150的比較步驟。該連續漸進式控制單元180再藉由該比較器170之該比較訊號S
c輸出控制訊號至該些最低有效位元正端開關152及該些最低有效位元負端開關154進行切換,使得該正端最低有效位元線pLL及該負端最低有效位元線nLL的電位變化亦夠讓每個位元的切換符合二分搜尋法。
本發明藉由該單位增益放大器單元140連接該最高有效位元電容陣列120及該最低有效位元電容陣列150,可以讓該最高有效位元電容陣列120的電壓經由該單位增益放大器單元140傳送至該最低有效位元電容陣列150,使得該連續漸進式類比數位轉換器100能夠以較小的電容數達成高解析度之類比數位轉換,且使用該單位增益放大器單元140取代橋接電容能夠避免非線性失真的問題,而提高該連續漸進式類比數位轉換器100的線性度。
本發明之保護範圍當視後附之申請專利範圍所界定者為準,任何熟知此項技藝者,在不脫離本發明之精神和範圍內所作之任何變化與修改,均屬於本發明之保護範圍。
100:連續漸進式類比數位轉換器
110:取樣開關單元
111:正端取樣開關
112:負端取樣開關
120:最高有效位元電容陣列
121:最高有效位元正端電容
122:最高有效位元正端開關
123:最高有效位元負端電容
124:最高有效位元負端開關
130:最高有效位元比較開關
131:正端最高有效位元比較開關
132:負端最高有效位元比較開關
140:單位增益放大器單元
141:正端單位增益放大器
142:負端單位增益放大器
150:最低有效位元電容陣列
151:最低有效位元正端電容
152:最低有效位元正端開關
153:最低有效位元負端電容
154:最低有效位元負端開關
160:最低有效位元比較開關
161:正端最低有效位元比較開關
162:負端最低有效位元比較開關
170:比較器
171:正極輸入端
172:負極輸入端
180:連續漸進式控制單元
V
i:類比訊號
V
ip:正類比訊號
V
in:負類比訊號
S
c:比較訊號
V
ref:參考電壓
V
ipM:正端最高有效位元線之電位
V
inM:負端最高有效位元線之電位
D:數位訊號
V
ipL:正端最低有效位元線之電位
V
inL:負端最低有效位元線之電位
pLM:正端最高有效位元線
nLM:負端最高有效位元線
pLL:正端最低有效位元線
nLL:負端最低有效位元線
第1圖:依據本發明之一實施例,一連續漸進式類比數位轉換器的功能方塊圖。
第2圖:依據本發明之一實施例,該連續漸進式類比數位轉換器的電路圖。
第3圖:依據本發明之一實施例,一單位增益放大器的電路圖。
100:連續漸進式類比數位轉換器
110:取樣開關單元
120:最高有效位元電容陣列
130:最高有效位元比較開關
140:單位增益放大器單元
150:最低有效位元電容陣列
160:最低有效位元比較開關
170:比較器
180:連續漸進式控制單元
Vi:類比訊號
Sc:比較訊號
D:數位訊號
Claims (10)
- 一種連續漸進式類比數位轉換器,其包含: 一取樣開關單元,其一端接收一類比訊號; 一最高有效位元電容陣列,其一端電性連接該取樣開關單元之另一端; 一最高有效位元比較開關,其一端電性連接該最高有效位元電容陣列之另一端; 一單位增益放大器單元,其一端電性連接該取樣開關單元之另一端及該最高有效位元電容陣列之一端; 一最低有效位元電容陣列,其一端電性連接該單位增益放大器單元之另一端; 一最低有效位元比較開關,其一端電性連接該最低有效位元電容陣列之另一端; 一比較器,電性連接該最高有效位元比較開關之另一端及該最低有效位元比較開關之另一端,且該比較器輸出一比較訊號;以及 一連續漸進式控制單元,電性連接該比較器以接收該比較訊號,且該連續漸進式控制單元根據該比較訊號輸出複數個控制訊號至該最高有效位元電容陣列、該最高有效位元比較開關、該最低有效位元電容陣列及該最低有效位元比較開關進行控制。
- 如請求項1之連續漸進式類比數位轉換器,其中該取樣開關單元具有一正端取樣開關及一負端取樣開關,該正端取樣開關之一端接收一正類比訊號,該正端取樣開關之另一端電性連接一正端最高有效位元線,該負端取樣開關之一端接收一負類比訊號,該負端取樣開關之另一端電性連接一負端最高有效位元線。
- 如請求項2之連續漸進式類比數位轉換器,該最高有效位元電容陣列具有複數個最高有效位元正端電容、複數個最高有效位元正端開關、複數個最高有效位元負端電容及複數個最高有效位元負端開關,該些最高有效位元正端電容之一端電性連接該正端最高有效位元線,各該最高有效位元正端開關之一端電性連接各該最高有效位元正端電容之另一端,各該最高有效位元正端開關之另一端選擇性地電性連接一參考電壓端或一接地端,該些最高有效位元負端電容之一端電性連接該負端最高有效位元線,各該最高有效位元負端開關之一端電性連接各該最高有效位元負端電容之另一端,各該最高有效位元負端開關之另一端選擇性地電性連接該參考電壓端或該接地端。
- 如請求項2之連續漸進式類比數位轉換器,其中該單位增益放大器單元具有一正端單位增益放大器及一負端單位增益放大器,該正端單位增益放大器之一端電性連接該正端最高有效位元線,該正端單位增益放大器之另一端電性連接一正端最低有效位元線,該負端單位增益放大器之一端電性連接該負端最高有效位元線,該負端單位增益放大器之另一端電性連接一正端最低有效位元線。
- 如請求項4之連續漸進式類比數位轉換器,該最低有效位元電容陣列具有複數個最低有效位元正端電容、複數個最低有效位元正端開關、複數個最低有效位元負端電容及複數個最低有效位元負端開關,該些最低有效位元正端電容之一端電性連接該正端最低有效位元線,各該最低有效位元正端開關之一端電性連接各該最低有效位元正端電容之另一端,各該最低有效位元正端開關之另一端選擇性地電性連接一次參考電壓端或一接地端,該些最低有效位元負端電容之一端電性連接該負端最低有效位元線,各該最低有效位元負端開關之一端電性連接各該最低有效位元負端電容之另一端,各該最低有效位元負端開關之另一端選擇性地電性連接該次參考電壓端或該接地端。
- 如請求項4之連續漸進式類比數位轉換器,其中該最高有效位元比較開關具有一正端最高有效位元比較開關及一負端最高有效位元比較開關,該正端最高有效位元比較開關之一端電性連接該正端最高有效位元線,該負端最高有效位元比較開關之一端電性連接該負端最高有效位元線。
- 如請求項6之連續漸進式類比數位轉換器,其中該最低有效位元比較開關具有一正端最低有效位元比較開關及一負端最低有效位元比較開關,該正端最低有效位元比較開關之一端電性連接該正端最低有效位元線,該負端最低有效位元比較開關之一端電性連接該負端最低有效位元線。
- 如請求項7之連續漸進式類比數位轉換器,其中該比較器具有一正極輸入端及一負極輸入端,該正極輸入端電性連接該正端最高有效位元比較開關及該正端最低有效位元比較開關,該負極輸入端電性連接負端最高有效位元比較開關及該負端最低有效位元比較開關。
- 如請求項1之連續漸進式類比數位轉換器,其中該最高有效位元電容陣列可選擇性地電性連接至一參考電壓端或一接地端,以經由該參考電壓端接收一參考電壓,該最低有效位元電容陣列可選擇性地電性連接至一次參考電壓端或該接地端,以經由該次參考電壓端接收一次參考電壓,其中該參考電壓之電位為該次參考電壓之電位的2 n倍,n為正整數。
- 如請求項9之連續漸進式類比數位轉換器,其中該參考電壓之電位為該次參考電壓之電位的2 5倍
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122830A TWI751958B (zh) | 2021-06-22 | 2021-06-22 | 連續漸進式類比數位轉換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122830A TWI751958B (zh) | 2021-06-22 | 2021-06-22 | 連續漸進式類比數位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI751958B TWI751958B (zh) | 2022-01-01 |
| TW202301814A true TW202301814A (zh) | 2023-01-01 |
Family
ID=80809230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110122830A TWI751958B (zh) | 2021-06-22 | 2021-06-22 | 連續漸進式類比數位轉換器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI751958B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4200863A (en) * | 1977-10-03 | 1980-04-29 | The Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
| US7271758B2 (en) * | 2005-06-29 | 2007-09-18 | Silicon Laboratories Inc. | Gain adjust for SAR ADC |
| US8581770B2 (en) * | 2011-05-04 | 2013-11-12 | Texas Instruments Incorporated | Zero-power sampling SAR ADC circuit and method |
| CN104283562A (zh) * | 2013-07-12 | 2015-01-14 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置 |
| US9391627B1 (en) * | 2015-05-15 | 2016-07-12 | Texas Instruments Incorporated | Method and apparatus for reducing SAR input loading |
| US9985640B1 (en) * | 2016-12-23 | 2018-05-29 | Avnera Corporation | Programmable sequence controller for successive approximation register analog to digital converter |
| US10505560B2 (en) * | 2017-09-15 | 2019-12-10 | Mediatek Inc. | Analog-to-digital converter with noise elimination |
| US10541706B2 (en) * | 2018-05-25 | 2020-01-21 | Arizona Board Of Regents On Behalf Of Arizona State University | Dynamic-zoom analog to digital converter (ADC) having a coarse flash ADC and a fine passive single-bit modulator |
| CN110190854B (zh) * | 2019-05-13 | 2023-05-12 | 东南大学 | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 |
-
2021
- 2021-06-22 TW TW110122830A patent/TWI751958B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI751958B (zh) | 2022-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| US9385740B2 (en) | SAR ADC and method thereof | |
| US11349492B2 (en) | Analog-to-digital converter | |
| CN109120268B (zh) | 一种动态比较器失调电压校准方法 | |
| TWI696351B (zh) | 類比數位轉換器與方法 | |
| CN101277112B (zh) | 采用运算放大器共享的低功耗流水线模数转换器 | |
| KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
| TWI698091B (zh) | 連續逼近式類比數位轉換器及其操作方法 | |
| Zhang et al. | A 12-bit two-step single-slope ADC with a constant input-common-mode level resistor ramp generator | |
| Petschacher et al. | A 10-b 75-MSPS subranging A/D converter with integrated sample and hold | |
| CN112039528B (zh) | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 | |
| US10476513B1 (en) | SAR ADC with high linearity | |
| CN115913230A (zh) | 一种sar adc分段结构低段寄生校正方法 | |
| TWI751958B (zh) | 連續漸進式類比數位轉換器 | |
| CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
| CN109286398B (zh) | 一种用于电流舵数模转换器校正的电流比较器及比较方法 | |
| US5166687A (en) | Apparatus and method for enhancing capacitance matching in a multi-stage weighted capacitor a/d converter with conductive shields | |
| CN114401008B (zh) | 差分输入sar adc的开关电容电路及开关控制方法 | |
| US11509320B2 (en) | Signal converting apparatus and related method | |
| CN110120814A (zh) | 一种消除失调误差的电流比较器及比较方法 | |
| TW202249437A (zh) | 類比數位轉換器之操作方法 | |
| TW202249436A (zh) | 類比數位轉換器及其操作方法 | |
| Chao et al. | A 12-bit 4-kHz incremental ADC with loading-free extended counting technique | |
| Ricci et al. | Concurrent Effect of Redundancy and Switching Algorithms in SAR ADCs | |
| CN115499012B (zh) | 模拟数字转换器及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |