[go: up one dir, main page]

TW202006803A - 用於形成垂直電晶體之取代閘極結構的方法 - Google Patents

用於形成垂直電晶體之取代閘極結構的方法 Download PDF

Info

Publication number
TW202006803A
TW202006803A TW108119516A TW108119516A TW202006803A TW 202006803 A TW202006803 A TW 202006803A TW 108119516 A TW108119516 A TW 108119516A TW 108119516 A TW108119516 A TW 108119516A TW 202006803 A TW202006803 A TW 202006803A
Authority
TW
Taiwan
Prior art keywords
gate
spacer
forming
cavity
semiconductor structure
Prior art date
Application number
TW108119516A
Other languages
English (en)
Other versions
TWI715059B (zh
Inventor
史蒂芬 索斯
史帝文 本利
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202006803A publication Critical patent/TW202006803A/zh
Application granted granted Critical
Publication of TWI715059B publication Critical patent/TWI715059B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/074—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本揭示內容針對用於形成垂直電晶體之取代閘極結構的方法的各種具體實施例。揭示於本文的一示範方法主要包括，但不限於：形成第一及第二垂直半導體結構，形成各自毗鄰該第一及該第二垂直半導體結構之通道區的第一及第二犧牲間隔體，形成毗鄰該第一及該第二犧牲間隔體的環形間隔體，移除該環形間隔體的端部以暴露該第一及該第二犧牲間隔體的端部，用包括第一閘極絕緣層及第一導電閘極材料的第一取代閘極結構取代該第一犧牲間隔體，用包括第二閘極絕緣層及第二導電閘極材料的第二取代閘極結構取代該第二犧牲間隔體，移除該環形間隔體的剩餘部分以界定間隔體空腔，以及形成電介質材料於該間隔體空腔中。

Description

用於形成垂直電晶體之取代閘極結構的方法
本揭示內容大體有關於半導體裝置之製造，且更特別的是，有關於一種用於形成垂直電晶體之取代閘極結構的方法。
製造諸如CPU、儲存裝置、ASIC(特殊應用積體電路)之類的先進積體電路需要根據指定的電路佈局在給定晶片區中形成大量電路元件。場效電晶體(NMOS及PMOS電晶體)為實質決定此類積體電路之效能的重要電路元件之一。在用例如MOS技術製造複雜積體電路期間，在包括結晶半導體層的基板上形成數百萬個電晶體，例如，NMOS電晶體及/或PMOS電晶體。不論NMOS裝置還是PMOS裝置，場效電晶體均為平面裝置，其通常包括源極區、汲極區、位在源極區與汲極區之間的通道區、以及位於通道區之上的閘極結構。閘極結構通常由極薄的閘極絕緣層與用作導電閘極電極的一或多個導電層構成。在場效電晶體中，係藉由施加適當的電壓至閘極電極來控制通道區的導電係數，亦即，導電通道的驅動電流能力。
場效電晶體有各種不同組態，例如，平面裝置、FinFET裝置、垂直電晶體裝置等等。隨著技術進步，持續存在有減小IC產品總體尺 寸的需求以減小含有此類IC產品之消費者產品的尺寸。就先進IC產品而言，具有垂直定向通道結構的垂直電晶體裝置為一個不錯的選擇，因為利用此類裝置能夠達成潛在的空間節省。現代積體電路(IC)產品通常包括極大量的主動個別電路元件，例如場效電晶體，以及許多被動電路元件，例如電容器、電阻器等等。這些電路元件組合成各種配置以做出可執行各種功能的積體電路，而使得IC產品能夠執行預期功能。
為了平衡CMOS裝置的臨界電壓，PMOS裝置、NMOS裝置通常使用不同的閘極材料。閘極材料的形成一般使用以所欲閘極材料取代佔位材料(placeholder material)的取代閘極製程。由於有與垂直電晶體裝置關連的空間限制，因此難以實施取代閘極製程以形成不同的閘極材料。
本揭示內容針對各種方法及所產生之裝置，這可解決或至少減少上述問題中之一或多個的影響。
以下提出本發明之示範具體實施例的簡化概要以提供本發明示範具體實施例之一些方面的基本理解。此概要並非具體描述於本文之本發明示範具體實施例的窮舉式總覽。它不是旨在識別本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
一般而言，本揭示內容針對用於形成垂直電晶體之取代閘極結構的各種方法具體實施例。揭示於本文的一示範方法主要包括：形成第一及第二垂直半導體結構，形成各自毗鄰該第一及該第二垂直半導體結構之通道區的第一及第二犧牲間隔體，形成毗鄰該第一及該第二犧牲間隔體 的環形間隔體，移除該環形間隔體的端部以暴露該第一及該第二犧牲間隔體的端部，用包括第一閘極絕緣層及第一導電閘極材料的第一取代閘極結構取代該第一犧牲間隔體，用包括第二閘極絕緣層及第二導電閘極材料的第二取代閘極結構取代該第二犧牲間隔體，移除該環形間隔體的剩餘部分以界定間隔體空腔，以及形成電介質材料於該間隔體空腔中。
揭示於本文的另一示範方法包括，但不限於：形成具有第一底部源極/汲極區的第一垂直半導體結構，形成具有第二底部源極/汲極區的第二垂直半導體結構，形成底部間隔體於該第一及該第二底部源極/汲極區之上，各自在該第一及該第二垂直半導體結構的側壁上形成第一及第二犧牲間隔體，形成毗鄰該第一及該第二犧牲間隔體的環形間隔體，移除該環形間隔體的端部以暴露該第一及該第二犧牲間隔體的端部，通過該第一及該第二犧牲間隔體的暴露端部來移除該第一及該第二犧牲間隔體以界定毗鄰該第一垂直半導體結構的第一閘極空腔與毗鄰該第二垂直半導體結構的第二閘極空腔，形成閘極絕緣層於該第一及該第二閘極空腔中，形成第一導電閘極材料於該第一及該第二閘極空腔中，從該第二閘極空腔選擇性地移除該第一導電閘極材料的至少一部分，形成第二導電材料於該第二閘極空腔中，移除該環形間隔體的剩餘部分以界定間隔體空腔，以及形成電介質材料於該間隔體空腔中。
100‧‧‧積體電路裝置、裝置、產品
105‧‧‧基板
110A、110B‧‧‧鰭片
112N‧‧‧垂直N型電晶體、N型電晶體、電晶體
112P‧‧‧垂直P型電晶體、P型電晶體、電晶體
115‧‧‧硬遮罩層
120‧‧‧隔離結構
125A、125B‧‧‧底部源極/汲極區
130‧‧‧隔離間斷部位
135‧‧‧底部間隔體
140‧‧‧犧牲間隔體
145‧‧‧環形間隔體
150‧‧‧電介質層
153‧‧‧帽蓋空腔
155‧‧‧內部間隔體
157A、157B‧‧‧通道區
160A、160B‧‧‧頂部源極/汲極區
165‧‧‧帽蓋層
170‧‧‧遮罩、遮罩層
175A、175B‧‧‧閘極空腔
180‧‧‧閘極絕緣層
185‧‧‧第一功函數材料(WFM)層、WFM層
190‧‧‧帶圖案遮罩、遮罩
195‧‧‧第二功函數材料(WFM)層、WFM層
198A、198B‧‧‧閘極結構
200‧‧‧襯裡層
205‧‧‧電介質層
210‧‧‧帶圖案遮罩層、遮罩層
215‧‧‧開口
220‧‧‧接觸空腔
225‧‧‧閘極插塞
230‧‧‧空腔
235‧‧‧間隔體空腔、空腔
240‧‧‧襯裡層
245‧‧‧電介質層
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件以相同的元件符號表示，且其中： 第1圖至第22圖的橫截面圖及上視圖描繪揭示於本文用於垂直電晶體之形成取代閘極結構的各種方法。
儘管揭示於本文的專利標的容易做成各種修改及替代形式，然而仍以附圖舉例圖示其特定具體實施例且詳述於本文。不過，應瞭解本文所描述的特定及示範具體實施例並非旨在把本發明限定為本文所揭示的特定形式，反而是，本發明是要涵蓋落在如隨附申請專利範圍所界定之本發明精神及範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，但儘管如此，對本技藝一般技術人員而言，在閱讀本揭示內容後仍將如例行工作一般。
此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、系統及裝置係僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。儘管如此，仍納入附圖以描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解之普通慣用意思不同的定義)旨在用術語或片語的一致用法來說明。如果術語或片語旨在具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在 本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。以下所描述的各種材料層可用各種不同已知技術中之任一形成，例如化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、熱成長製程、磊晶成長製程、旋塗技術等等。此外，如使用於本文及隨附申請專利範圍中的，用詞“毗鄰”是要賦予寬廣的解釋且應被解釋成可涵蓋一特徵與另一特徵實際接觸或與該另一特徵靠得很近的情況。
第1圖至第22圖圖示在形成於基板105上的積體電路裝置100中用於形成垂直電晶體之取代閘極結構的各種方法具體實施例。第1圖圖示裝置100沿著兩個毗鄰示範鰭片110A、110B之軸向長度繪出的橫截面圖。在該示範具體實施例中，鰭片110A為垂直N型電晶體112N的一部分，且鰭片110B為垂直P型電晶體112P的的一部分。N型電晶體112N與垂直P型電晶體112P合作以界定為記憶單元中之基本元件的反相器。當然，描述於本文的方法也可應用於其他電路元件。硬遮罩層115(例如，包括二氧化矽層及氮化矽層的堆疊)形成於基板105之上且經圖案化為可界定形成鰭片110A、110B的鰭片開口。
鰭片110A、110B形成於以隔離結構120(例如，二氧化矽)為界的主動區內。根據電晶體之類型加以摻雜的底部源極/汲極區125A、125B形成於鰭片110A、110B的基底。形成隔離間斷部位(isolation break)130以分離設置在鰭片110A、110B之間的底部源極/汲極區125A、125B。在底部源極/汲極區125A、125B之上形成底部間隔體135(例如，二氧化矽)。
基板105可具有各種形式，例如圖示的塊狀基板。基板105也可具有絕緣體上覆矽(SOI)組態，其包括塊矽層、埋藏絕緣層及主動層，其中係於主動層中及之上形成數個半導體裝置。基板105可由矽或矽鍺形成或可由矽以外的材料形成，例如鍺。因此，應瞭解用語“基板”或“半導體基板”涵蓋所有半導體材料及此類材料的所有形式。基板105可具有不同的層。例如，鰭片110A、110B可形成於形成於基板105之基底層(base layer)之上的處理層(process layer)中。一般而言，鰭片110A、110B有數個垂直定向的半導體結構。可使用其他垂直結構，例如柱體。
第2圖圖示執行數個製程以界定在鰭片110A、110B周圍的犧牲間隔體140(例如，低溫氧化物(LTO))之後的產品100。執行沉積製程以形成一層間隔體材料，且執行非等向性蝕刻製程以移除該層間隔體材料的水平部分，留下犧牲間隔體140。犧牲間隔體140用作為隨後形成之閘極結構的佔位物(placeholder)。
第3圖圖示在執行數個製程之後的產品100。執行在說明第2圖時提及的類似製程以界定在犧牲間隔體140周圍及之上的環形間隔體145(例如，非晶矽)。該等環形間隔體145在位於鰭片110A、110B之間的區域中合併。環形間隔體145允許獨立使用用於詳述於下文之取代閘極製程的犧牲間隔體140。
第4圖圖示在執行沉積製程以形成毗鄰鰭片110A、110B之電介質層150之後的產品100。執行平坦化製程以平坦化電介質層150且暴露硬遮罩層115及環形間隔體145。
第5圖圖示在執行數個製程之後的產品100。執行蝕刻製程以選擇性地凹陷環形間隔體145。執行沉積製程以填充形成於電介質層150之中的凹陷區域，以及執行另一平坦化製程以再平坦化電介質層150且暴露硬遮罩層115及犧牲間隔體140。
第6圖圖示在執行移除硬遮罩層115的選擇性蝕刻製程以界定帽蓋空腔153之後的產品100。
第7圖圖示在執行數個製程之後的產品100。執行選擇性蝕刻製程以凹陷犧牲間隔體140。犧牲間隔體140經凹陷成其高度與電晶體112N、112P的通道長度對應。執行在說明第2圖時提及的類似製程以界定在凹陷後之犧牲間隔體140之上的內部間隔體155(例如，氮化矽)。因此，犧牲間隔體140毗鄰鰭片110A、110B的通道區157A、157B。
第8圖圖示在執行數個製程之後的產品100。執行數個磊晶成長製程(亦即，使用遮罩)以形成頂部源極/汲極區160A、160B的摻雜磊晶材料。執行沉積製程以形成在頂部源極/汲極區160A、160B之上及電介質層150之上的帽蓋層165(例如，氮化矽)。
第9圖圖示在形成覆蓋鰭片110A、110B的遮罩170同時讓環形間隔體145的端部之上的區域袒露之後的產品100。執行一或多個蝕刻製程以蝕刻帽蓋層165及電介質層150以暴露環形間隔體145的端部。
第10圖圖示在執行一或多個選擇性蝕刻製程以移除環形間隔體145的暴露部分且移除遮罩層170之後的產品100。環形間隔體145的移除暴露出犧牲間隔體140。
第11圖圖示在執行濕蝕刻製程以移除犧牲間隔體140以界定各自包圍鰭片110A、110B的閘極空腔175A、175B之後的產品100。閘極空腔175A、175B以環形間隔體145的剩餘部分為界。
第12圖圖示在執行數個製程之後的產品100。執行沉積製程以在閘極空腔175A、175B中形成閘極絕緣層180(例如，高k材料，例如氧化鉿)。執行一或多個沉積製程以在閘極空腔175A、175B中的閘極絕緣層180上方形成第一功函數材料(WFM)層185(例如，導電閘極材料)且過填(overfill)閘極空腔175A、175B。執行蝕刻製程以移除WFM層185及閘極絕緣層180沒有被設置在閘極空腔175A、175B中的部分。WFM層185可為單一材料或由數個不同層組成的堆疊。用於N型裝置的示範WFM材料含有TiN(氮化鈦)。
第13圖圖示在形成帶圖案遮罩190(例如，有機圖案化層(OPL))於電晶體112N之上從而覆蓋閘極空腔175A中的WFM層185且暴露閘極空腔175B中的WFM層185之後的產品100。執行選擇性濕蝕刻製程以移除閘極空腔175B的WFM層185，從而重新打開閘極空腔175B。
第14圖圖示在執行數個製程之後的產品100。遮罩190被剝除。執行一或多個沉積製程以在閘極空腔175B中的閘極絕緣層180上方形成第二功函數材料(WFM)層195(例如，導電閘極材料)且過填閘極空腔175B。執行蝕刻製程以移除WFM層195沒有被設置在閘極空腔175B中的部分。WFM層195可為單一材料或由數個不同層組成的堆疊。用於N型裝置的示範WFM材料包括由數層組成的堆疊，例如TiN/TiC/TiN。在一些具體實施例中，閘極絕緣層180之剩餘部分的移除可在形成及移除第 二WFM層195的多餘部分之後發生。閘極絕緣層180和WFM層185、195各自界定閘極結構198A、198B。
第15圖圖示在執行第一沉積製程以形成襯裡(liner)層200(例如，低k電介質)且執行第二沉積製程以形成電介質層205於襯裡層200之上之後的產品100。執行平坦化製程以移除電介質層205在電晶體112N、112P之上的部分。
第16圖圖示在形成帶圖案遮罩層210於襯裡層200之上之後的產品100。遮罩層210具有開口215，其位於設置在閘極結構198A、198B之間的環形間隔體145中央部分之上。執行一或多個蝕刻製程以移除部分的襯裡層200、帽蓋層165及電介質層150而暴露出環形間隔體145的部分。
第17圖圖示在執行數個製程之後的產品100。執行剝除製程以移除遮罩層210。通過開口215執行非等向性蝕刻製程以移除環形間隔體145在閘極結構198A、198B之間的部分以界定接觸空腔220。執行蝕刻製程以移除閘極絕緣層180被接觸空腔220暴露的部分。
第18圖及第19圖圖示在執行數個製程之後的產品100。執行一或多個沉積製程以沉積導電材料於接觸空腔220中以界定導電耦合閘極結構198A、198B從而形成共享閘極結構的閘極插塞225。閘極插塞225可包括襯裡材料(例如，Ti)與填充材料(例如，鎢)。執行平坦化製程以移除導電材料在接觸空腔220之外的多餘部分且移除部分的襯裡層200及電介質層205以暴露出環形間隔體145之剩餘部分。由於位在鰭片110A、110B 的前面及後面，第18圖的橫截面看不到環形間隔體145。第19圖的產品100上視圖圖示在執行平坦化製程之後的環形間隔體145之剩餘部分。
第20圖圖示在執行視需要的蝕刻製程以凹陷閘極插塞225而界定空腔230之後的產品100。
第21圖的上視圖圖示在執行蝕刻製程以移除環形間隔體145之剩餘部分從而暴露底下的底部間隔體135且界定間隔體空腔235之後的產品100。
第22圖圖示在執行第一沉積製程以在空腔230、235中形成襯裡層240(例如，低k電介質)且執行第二沉積製程以形成電介質層245於襯裡層240之上之後的產品100。執行平坦化製程以平坦化電介質層245。
使用如本文所述的環形間隔體145允許獨立地執行取代閘極結構198A、198B的製造，這允許獨立地控制裝置特性，例如臨界電壓。儘管裝置100圖示成具有與N型電晶體112N毗鄰且有共享閘極組態的P型電晶體112P，然而使用環形間隔體145以提供取代閘極彈性可提供用於任何類型的裝置。此外，該共享閘極組態也為視需要者。可將閘極插塞225構造成只接觸取代閘極結構198A、198B中之一者。製程不限於只提供用於兩個不同取代閘極結構198A、198B的不同閘極材料。對於任意多個取代閘極結構可重覆選擇性遮罩及疊代沉積(iterative deposition)和移除步驟。
可執行附加製程步驟以完成裝置100的製造。例如，可形成附加接觸以接觸底部源極/汲極區125A、125B，頂部源極/汲極區160A、160B，閘極插塞225等等。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。應注意，在本專利說明書及隨附申請專利範圍中為了描述各種製程或結構而使用的例如“第一”、“第二”、“第三”或“第四”用語只是用來作為該等步驟/結構的簡寫參考且不一定暗示該等步驟/結構按照該順序次序來進行/形成。當然，取決於確切的申請專利範圍語言，可能需要或不需要該等製程的順序次序。因此，本文提出以下的申請專利範圍尋求保護。
100‧‧‧積體電路裝置、裝置、產品
105‧‧‧基板
110A、110B‧‧‧鰭片
112N‧‧‧垂直N型電晶體、N型電晶體、電晶體
112P‧‧‧垂直P型電晶體、P型電晶體、電晶體
120‧‧‧隔離結構
125A、125B‧‧‧底部源極/汲極區
135‧‧‧底部間隔體
155‧‧‧內部間隔體
160A、160B‧‧‧頂部源極/汲極區
165‧‧‧帽蓋層
180‧‧‧閘極絕緣層
185‧‧‧第一功函數材料(WFM)層、WFM層
198A、198B‧‧‧閘極結構
200‧‧‧襯裡層
205‧‧‧電介質層
225‧‧‧閘極插塞
240‧‧‧襯裡層
245‧‧‧電介質層

Claims (20)

  1. 一種方法，包含：形成第一垂直半導體結構及第二垂直半導體結構；形成各自毗鄰該第一垂直半導體結構及該第二垂直半導體結構之通道區的第一犧牲間隔體及第二犧牲間隔體；形成毗鄰該第一犧牲間隔體及該第二犧牲間隔體的環形間隔體；移除該環形間隔體的端部以暴露該第一犧牲間隔體及該第二犧牲間隔體的端部；用包括第一閘極絕緣層及第一導電閘極材料的第一取代閘極結構取代該第一犧牲間隔體；用包括第二閘極絕緣層及第二導電閘極材料的第二取代閘極結構取代該第二犧牲間隔體；移除該環形間隔體的剩餘部分以界定間隔體空腔；以及形成電介質材料於該間隔體空腔中。
  2. 如申請專利範圍第1項所述之方法，進一步包含：形成毗鄰該第一垂直半導體結構的第一底部源極/汲極區；形成毗鄰該第二垂直半導體結構的第二底部源極/汲極區；形成底部間隔體於該第一底部源極/汲極區及該第二底部源極/汲極區之上；以及形成該第一犧牲間隔體及該第二犧牲間隔體於該底部間隔體之上。
  3. 如申請專利範圍第1項所述之方法，其中，用該第一取代閘極結構取代該第一犧牲間隔體包含： 移除該第一犧牲間隔體以界定第一閘極空腔；形成該第一閘極絕緣層於該第一閘極空腔中；以及形成該第一導電閘極材料於該第一閘極空腔中。
  4. 如申請專利範圍第3項所述之方法，其中，用該第二取代閘極結構取代該第二犧牲間隔體包含：移除該第二犧牲間隔體以界定第二閘極空腔，其中，該第二犧牲間隔體的移除與該第一犧牲間隔體的移除同時；形成閘極絕緣材料層於該第一閘極空腔及該第二閘極空腔中以界定該第一閘極絕緣層及該第二閘極絕緣層；形成該第一導電材料於該第一閘極空腔及該第二閘極空腔中；以及在形成該第二導電材料於該第二閘極空腔中之前，從該第二閘極空腔選擇性地移除該第一導電閘極材料的至少一部分。
  5. 如申請專利範圍第4項所述之方法，其中，從該第二閘極空腔選擇性地移除該第一導電閘極材料之至少一部分進一步包含：形成覆蓋該第一閘極空腔的遮罩層；在有該遮罩層在場的情況下，執行蝕刻製程以從該第二閘極空腔選擇性地移除該第一導電閘極材料的至少一部分；以及移除該遮罩層。
  6. 如申請專利範圍第1項所述之方法，其中，安置硬遮罩層於該第一垂直半導體結構及該第二垂直半導體結構的一頂面上，且該方法進一步包含：移除該硬遮罩層以界定數個帽蓋空腔； 各自在該第一垂直半導體結構及該第二垂直半導體結構的該等頂面上形成第一頂部源極/汲極區及第二頂部源極/汲極區；以及形成帽蓋層於該第一頂部源極/汲極區及該第二頂部源極/汲極區之上。
  7. 如申請專利範圍第6項所述之方法，進一步包含：在形成第一頂部源極/汲極區及第二頂部源極/汲極區之前，凹陷該第一犧牲間隔體及該第二犧牲間隔體；以及在該等凹陷第一及第二犧牲間隔體之上形成在該等帽蓋空腔中的內部間隔體。
  8. 如申請專利範圍第1項所述之方法，進一步包含：移除該環形間隔體在該第一垂直半導體結構及該第二垂直半導體結構之間的內部部分以界定暴露各自毗鄰該第一導電閘極材料及該第二導電閘極材料之該第一閘極絕緣層及該第二閘極絕緣層的接觸空腔；移除該第一閘極絕緣層及該第二閘極絕緣層暴露於該接觸空腔的部分以暴露該第一導電閘極材料及該第二導電閘極材料；以及形成導電閘極插塞於該接觸空腔中。
  9. 如申請專利範圍第8項所述之方法，進一步包含：在移除該環形間隔體的剩餘部分之前，凹陷該導電閘極插塞；以及形成該電介質材料於該間隔體空腔中以及於該導電閘極插塞之上。
  10. 如申請專利範圍第1項所述之方法，其中，該第一導電閘極材料包含第一功函數材料層且該第二導電閘極材料包含與該第一功函數材料層不同的第二功函數材料層。
  11. 如申請專利範圍第10項所述之方法，其中，該第一功函數材料層及該第二功函數材料層中之一者或兩者包含由數層組成的堆疊。
  12. 如申請專利範圍第1項所述之方法，其中，取代該第一犧牲間隔體及該第二犧牲間隔體包含：通過該第一犧牲間隔體及該第二犧牲間隔體的暴露端部來移除該第一犧牲間隔體及該第二犧牲間隔體。
  13. 一種方法，包含：形成具有第一底部源極/汲極區的第一垂直半導體結構；形成具有第二底部源極/汲極區的第二垂直半導體結構；形成底部間隔體於該第一底部源極/汲極區及該第二底部源極/汲極區之上；各自在該第一垂直半導體結構及該第二垂直半導體結構的側壁上形成第一犧牲間隔體及第二犧牲間隔體；形成毗鄰該第一犧牲間隔體及該第二犧牲間隔體的環形間隔體；移除該環形間隔體的端部以暴露該第一犧牲間隔體及該第二犧牲間隔體的端部；通過該第一犧牲間隔體及該第二犧牲間隔體的暴露端部來移除該第一犧牲間隔體及該第二犧牲間隔體以界定毗鄰該第一垂直半導體結構的第一閘極空腔與毗鄰該第二垂直半導體結構的第二閘極空腔；形成閘極絕緣層於該第一閘極空腔及該第二閘極空腔中；形成第一導電閘極材料於該第一閘極空腔及該第二閘極空腔中；從該第二閘極空腔選擇性地移除該第一導電閘極材料的至少一部分；形成第二導電材料於該第二閘極空腔中； 移除該環形間隔體的剩餘部分以界定間隔體空腔；以及形成電介質材料於該間隔體空腔中。
  14. 如申請專利範圍第13項所述之方法，其中，該第一導電閘極材料包含第一功函數材料層且該第二導電閘極材料包含與該第一功函數材料層不同的第二功函數材料層。
  15. 如申請專利範圍第13項所述之方法，其中，安置硬遮罩層於該第一垂直半導體結構及該第二垂直半導體結構的頂面上，且該方法進一步包含：移除該硬遮罩層以界定數個帽蓋空腔；各自在該第一垂直半導體結構及該第二垂直半導體結構的該等頂面上形成第一頂部源極/汲極區及第二頂部源極/汲極區；以及形成帽蓋層於該第一頂部源極/汲極區及該第二頂部源極/汲極區之上。
  16. 如申請專利範圍第15項所述之方法，進一步包含：在形成該第一頂部源極/汲極區及該第二頂部源極/汲極區之前，凹陷該第一犧牲間隔體及該第二犧牲間隔體；以及在該等凹陷第一及第二犧牲間隔體之上形成在該等帽蓋空腔中的內部間隔體。
  17. 如申請專利範圍第13項所述之方法，其中，從該第二閘極空腔選擇性地移除該第一導電閘極材料之至少一部分進一步包含：形成覆蓋該第一閘極空腔的遮罩層； 執行蝕刻製程以在有該遮罩層在場的情況下選擇性地移除該第一導電閘極材料的至少一部分；以及移除該遮罩層。
  18. 如申請專利範圍第13項所述之方法，進一步包含：移除該環形間隔體在該第一垂直半導體結構及該第二垂直半導體結構之間的內部部分以界定暴露毗鄰該第一導電閘極材料及該第二導電閘極材料之該閘極絕緣層的接觸空腔；移除該閘極絕緣層暴露於該接觸空腔的部分以暴露該第一導電閘極材料及該第二導電閘極材料；以及形成導電閘極插塞於該接觸空腔中。
  19. 如申請專利範圍第18項所述之方法，進一步包含：在移除該環形間隔體的剩餘部分之前，凹陷該導電閘極插塞；以及形成該電介質材料於該間隔體空腔中以及於該導電閘極插塞之上。
  20. 如申請專利範圍第13項所述之方法，進一步包含：形成覆蓋該第一導電閘極材料及該第二導電閘極材料之暴露部分的電介質襯裡層。
TW108119516A 2018-07-05 2019-06-05 用於形成垂直電晶體之取代閘極結構的方法 TWI715059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/027,834 2018-07-05
US16/027,834 US10446451B1 (en) 2018-07-05 2018-07-05 Method for forming replacement gate structures for vertical transistors

Publications (2)

Publication Number Publication Date
TW202006803A true TW202006803A (zh) 2020-02-01
TWI715059B TWI715059B (zh) 2021-01-01

Family

ID=68165304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119516A TWI715059B (zh) 2018-07-05 2019-06-05 用於形成垂直電晶體之取代閘極結構的方法

Country Status (4)

Country Link
US (2) US10446451B1 (zh)
CN (1) CN110690110B (zh)
DE (1) DE102019208418B4 (zh)
TW (1) TWI715059B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11321655B2 (en) * 2019-11-26 2022-05-03 Ncr Corporation Frictionless and autonomous control processing
CN113078150B (zh) * 2020-04-13 2025-05-23 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479684B2 (en) * 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
EP4024474A3 (en) 2014-06-18 2022-10-26 INTEL Corporation Extended-drain structures for high voltage field effect transistors
US9306067B2 (en) * 2014-08-05 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Nonplanar device and strain-generating channel dielectric
US9362355B1 (en) 2015-11-13 2016-06-07 International Business Machines Corporation Nanosheet MOSFET with full-height air-gap spacer
US10748900B2 (en) 2015-12-22 2020-08-18 Intel Corporation Fin-based III-V/SI or GE CMOS SAGE integration
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US9799751B1 (en) * 2016-04-19 2017-10-24 Globalfoundries Inc. Methods of forming a gate structure on a vertical transistor device
US9640636B1 (en) * 2016-06-02 2017-05-02 Globalfoundries Inc. Methods of forming replacement gate structures and bottom and top source/drain regions on a vertical transistor device
US9859301B1 (en) * 2016-06-09 2018-01-02 International Business Machines Corporation Methods for forming hybrid vertical transistors
US9704754B1 (en) 2016-09-22 2017-07-11 International Business Machines Corporation Self-aligned spacer for cut-last transistor fabrication
US9882025B1 (en) * 2016-09-30 2018-01-30 Globalfoundries Inc. Methods of simultaneously forming bottom and top spacers on a vertical transistor device
US9941352B1 (en) 2016-10-05 2018-04-10 International Business Machines Corporation Transistor with improved air spacer
US10020198B1 (en) * 2016-12-15 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having low-k spacer and method of manufacturing the same
US9960254B1 (en) * 2017-02-06 2018-05-01 International Business Machines Corporation Replacement metal gate scheme with self-alignment gate for vertical field effect transistors
US9953973B1 (en) * 2017-03-15 2018-04-24 International Business Machines Corporation Diode connected vertical transistor

Also Published As

Publication number Publication date
TWI715059B (zh) 2021-01-01
US20200013684A1 (en) 2020-01-09
DE102019208418A1 (de) 2020-01-09
CN110690110A (zh) 2020-01-14
US10629500B2 (en) 2020-04-21
DE102019208418B4 (de) 2022-06-09
US10446451B1 (en) 2019-10-15
CN110690110B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN110783273B (zh) 具有独立栅极控制的垂直堆叠互补场效应晶体管装置
TWI548096B (zh) 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置
TWI689974B (zh) 形成垂直電晶體裝置之方法
TWI692814B (zh) 鄰近垂直電晶體裝置的底部源/汲區的氣隙
TWI712087B (zh) 利用犧牲閘極覆蓋間隔壁形成自對準閘極與源/汲接觸以及所得裝置
TWI706483B (zh) 在積體電路產品上形成接觸結構之方法
US9117908B2 (en) Methods of forming replacement gate structures for semiconductor devices and the resulting semiconductor products
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
TWI795378B (zh) 積體電路與其形成方法
TWI559548B (zh) 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置
US9882025B1 (en) Methods of simultaneously forming bottom and top spacers on a vertical transistor device
US10818800B2 (en) Semiconductor structure and method for preparing the same
CN107799534B (zh) 具有自对准电容器器件的半导体器件结构
US8809184B2 (en) Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
CN105575885A (zh) 半导体元件及其制作方法
US20120292708A1 (en) Combined Substrate High-K Metal Gate Device and Oxide-Polysilicon Gate Device, and Process of Fabricating Same
US20190341468A1 (en) Method for forming and trimming gate cut structure
US9929148B1 (en) Semiconductor device including buried capacitive structures and a method of forming the same
CN114975446A (zh) 基于平场晶体管的动态随机存取存储器
CN104051342B (zh) 互补式金属氧化物半导体应用中移除栅极盖罩层的方法
TWI715059B (zh) 用於形成垂直電晶體之取代閘極結構的方法
US10879243B2 (en) Semiconductor device and method for manufacturing the same
TWI768388B (zh) 具有鰭件源極/汲極區及溝槽閘極結構之高壓電晶體
JP2011129811A (ja) 半導体装置とその製造方法
US10056368B2 (en) Fin diode with increased junction area