TW201946236A - 具有整合周邊裝置的扇出封裝與方法 - Google Patents

Abstract

本案揭露了一種半導體裝置及將周邊裝置包含入封裝的方法。在一例子中，周邊裝置包含例如電容或電感的被動裝置。所顯示的例子包含具有基本上與晶粒或晶粒組件相同厚度的周邊裝置。例子更進一步顯示出在扇出處理中使用此架構以形成半導體裝置。

Description

具有整合周邊裝置的扇出封裝與方法

於此所述之實施例大致關係於將被動裝置整合入半導體封裝。

半導體裝置係想要更薄剖面可以被使用於例如手機、平板電腦、膝上型電腦等的更小裝置中。裝置成本一直是一個考量。吾人一直想要有提供更薄剖面、降低成本與其他優點的製造半導體裝置的方法。

與

以下說明與圖式足夠例示特定實施例，以使得熟習於本技藝者可以實施它們。其他實施例也可以加入結構、邏輯、電、製程及其他的變化。一些實施例的部份與特性可以包含或替代其他實施例中之部份與特性。在申請專利範圍中所述之實施例包含這些請求項中之所有可得等效。

圖1A顯示半導體裝置製造的第一階段示意圖。在圖1A中，一或更多周邊裝置110被耦接至批次處理載板102中。在一例子中，一或更多周邊裝置110為被動裝置，包含但並不限於電容、電感等。在一例子中，也可以使用主動裝置。在一例子中，批次處理載板102包含扇出晶圓級載板。例如扇出晶圓級載板的例子也可以是圓的。在一例子中，批次處理載板102包含具有矩形或正方形幾何的片材。其他形狀的批次處理載板102也是在本發明的範圍內。

雖然圖1A顯示四個周邊裝置110，但本發明可只需要一個或者超出四個。周邊裝置110的例子包含電容、電感、或其他電裝置。在一例子中，也可以使用周邊裝置110的組合，例如電感與電容兩者。

在一例子中，一或更多周邊裝置110係由矽基板形成。雖然矽被使用作為例子，但使用其他半導體材料也在本發明之範圍內。在另一例子中，一或更多周邊裝置110由不是矽的其他基板材料或半導體形成。在一例子中，一或更多周邊裝置110被建構使得它們被研磨至想要高度，而不影響周邊裝置110的操作。在一例子中，厚接點也可以包含在周邊裝置110的頂部中，使得在研磨後的接點的最終厚度並不影響周邊裝置110的操作。在一例子中，一或更多周邊裝置110的厚度提供如下所更詳細討論的製造優點。

圖1B顯示加入有位於鄰近該一或更多周邊裝置110的晶粒112。在所示的例子中，晶粒112包含多數晶粒接點114用以連接至後續路由層。

圖1C顯示進一步加入密封劑120。密封劑120可以以多個方式施加，包含但並不限於流動法、壓製法、注入法、旋塗法、沈積法等等。使用密封劑120的優點包含填充包含例如晶粒、多數晶粒接點114、及一或更多周邊裝置110的元件間的複雜開口的能力。

圖1D顯示在平坦化操作後的組件100的頂面。在一例子中，平坦化包含研磨。其他例子可以包含化學機械研磨，或任何適當技術，以移除材料並產生平坦頂面101。如上所述，圖1D例示在平坦化後的一或更多周邊裝置110的元件厚度122。圖1D也顯示在平坦化後的晶粒組件厚度124。在所示的例子中，晶粒組件厚度124包含晶粒112的厚度加上多數晶粒接點114的厚度。在其他例子中，多數晶粒接點114可以不延伸超出晶粒的表面，及晶粒組件厚度124將等於晶粒112本身的厚度。在圖1D的例子中，在平坦化後，元件厚度122基本上相同於晶粒組件厚度124。

在一例子中，初始周邊元件110厚度與初始晶粒112厚度被選擇，以使得當組合時(如圖1B所示)，它們近似相同。初始周邊元件110厚度與初始晶粒112厚度也可以加以選擇，以使得在一選定範圍內，它們可以被研磨為更精準平行頂面101，並仍保持功能性電接點。例如，多數晶粒接點114的一部份可以被研磨去掉以形成平坦頂面101，及多數晶粒接點114仍將如想要地作動。同樣地，一或更多周邊元件110也可以包含接點(未示出)，其具有被研磨為平坦頂面101並仍保持其功能的能力。如於圖1D所示，在平坦化後，所得元件厚度122與晶粒組件厚度124基本上相同。

使用具有相同厚度的一或更多周邊元件110與晶粒112的一個優點包含更能有效利用例如扇出晶圓級處理的批次處理技術或其他批次處理的能力。如果使用具有不同高度的周邊元件，則很困難將周邊元件整合入批次製造流程中。由元件厚度所促成的後續處理與結構的選定例子係被更詳細討論如下。

在圖1E中，批次處理載板102已經被由組件100的底面移開。在圖1F中，整合路由層130係被顯示形成在平坦頂面101上。在一例子中，整合路由層130由多數個別層所形成。在一例子中，可以沈積導體層，然後蝕刻以形成電軌跡131。然後，介電層133可以以沈積、壓製或其他方式形成在電軌跡131上。整合路由層130可以包含一或更多連續層的電軌跡131與介電層133。在一例子中，一或更多焊球132可以被用以連接至後續元件，例如，母板。

在所示例子中，因為平坦頂面101，所以整合路由層130可以在批次處理中被形成在整個組件100上，與形成在個別半導體裝置上相反。這降低成本，並允許製造更細間距的電軌跡131。在所示例子中，整合路由層130較晶粒112寬，並被用以耦接至晶粒112與該一或更多周邊元件110。圖1G顯示組件100被沿著所示切割線140單片化為多數個別半導體裝置200。

圖2顯示依據本案例子製造的個別半導體裝置200。如上所示，晶粒112被顯示為具有寬度116。整合路由層130被顯示具有較晶粒寬度116寬的寬度142。在一例子中，此架構可能被先前圖式中所討論的平坦頂面101所完成。在圖2的例子中，單一周邊元件110係位在晶粒112的任一側上。在圖3中，例示半導體裝置300係被顯示具有兩周邊元件在晶粒112的任一側上。在一例子中，周邊元件為相同類型(即電容)。在一例子中，周邊元件包含不同類型(即，電容與電感)。圖3例示包含電容110A與電感110B兩者的例子。

圖4A顯示組件400的另一例子。在圖4A的例子中，顯示批次處理載板402，其具有多個晶粒412與一或更多周邊裝置410耦接至該批次處理載板402。密封劑420被顯示覆蓋晶粒412與周邊裝置410。顯示具有對晶粒412提供電接取的多數晶粒接點414。在圖4A的例子中，該一或更多周邊裝置410具有厚度422。晶粒412被顯示具有晶粒厚度424。在所示例子中，周邊裝置厚度422與晶粒厚度424基本上相同。

在圖4A的例子中，組件400的頂面已經藉由研磨，或任何其他適當處理所平坦化，以產生基本上平坦面401，從密封劑420露出多數晶粒接點414。在圖4A中，該一或更多周邊裝置410係為薄層的密封劑420所覆蓋在基本上平坦面401下。

圖4B顯示由該一或更多周邊裝置410上選擇性移除密封劑，以透過開口426提供電接取。因為周邊裝置厚度422基本上等於晶粒厚度424，所以將要移除的密封劑的量為已知固定量，這可以以批次處理技術加以完成。在一例子中，開口426係使用電漿蝕刻加以形成。在一例子中，開口426係使用雷射蝕刻加以形成。雖然電漿與雷射係被使用作為例子，但是也可以使用其他機械、化學等方法來形成開口426。

在形成基本上平坦面401與在該一或更多周邊裝置410上形成開口426後，整合路由層可以耦接至該一或更多周邊裝置410與該多數晶粒接點414。在一例子中，整合路由層被以類似於以上例子所述之整合路由層130的方式加以架構與形成。

圖5顯示依據一例子的方法流程圖。在操作502中，多個晶粒被以扇出架構耦接至批次處理載板。在操作504中，一或更多周邊元件被耦接以鄰近在該批次處理載板上的多個晶粒。在操作506中，該多個晶粒與該一或更多周邊元件被密封以形成多數密封半導體裝置。在操作508中，該一或更多周邊元件於附接至該批次處理載板的同時被薄片化。

圖6例示描繪電子裝置(例如，系統)的例子的系統級示意圖，該電子裝置可以包含如以上所述之一或更多周邊元件、技術及/或方法。例如，裝置可以包含一或更多周邊元件與一晶粒或晶粒組件，這些可以基本上有相同的厚度。圖6也可以例示被用以執行以上所述之方法的例子的電子裝置的系統級示意圖。在一實施例中，系統600包含但並不限於桌上型電腦、膝上型電腦、小筆電、平板電腦、筆記型電腦、個人數位助理(PDA)、伺服器、工作站、蜂巢式電話、行動計算裝置、智慧手機、網際網路設備或任何其他類型計算裝置。在一些實施例中，系統600為系統晶片(SOC)系統。

在一實施例中，處理器610具有一或更多處理器核心612及612N，其中612N表示在處理器610內的第N個處理器核心，其中N為正整數。在一實施例中，系統600包含多數處理器，包含610與605，其中處理器605具有類似或完全相同於處理器610的邏輯之邏輯。在一些實施例中，處理器核心612包含但並不限於用以擷取指令的預取邏輯、用以解碼指令的解碼邏輯、執行指令的執行邏輯與類似物。在一些實施例中，處理器610具有快取記憶體616，用以為系統600快取指令及/或資料。快取記憶體616可以被組織為階層結構，包含有一或更多階的快取記憶體。

在一些實施例中，處理器610包含記憶體控制器614，其可操作以執行功能，以使得處理器610存取記憶體630並與之通訊，該記憶體630包含易失性記憶體632及/或非易失性記憶體634。在一些實施例中，處理器610被耦接至記憶體630及晶片組620。處理器610也可以被耦接至無線天線678，以與被架構以發射及/或接收無線信號的任何裝置通訊。在一實施例中，用於無線天線678的介面依據但並不限於IEEE 802.11標準及其相關系列、家用電力線網路AV(HomePlug AV，HPAV)、超寬頻帶(UWB)、藍芽、WiMax、或任何形式之無線通訊協定加以操作。

在一些實施例中，易失性記憶體632包含但並不限於同步動態隨機存取記憶體(SDRAM)、動態隨機存取記憶體(DRAM)、RAMBUS動態隨機存取記憶體(RDRAM)、及/或任何其他類型隨機存取記憶體。非易失性記憶體634包含但並不限於快閃記憶體、相變記憶體(PCM)、唯讀記憶體(ROM)、電可抹除可程式唯讀記憶體(EEPROM)、或任何其他類型非易失性記憶體裝置。

記憶體630儲存將為處理器610所執行的資訊及指令。在一實施例中，在處理器610執行指令的期間，記憶體630也可以儲存暫時變數或其他中間資訊。在例示實施例中，晶片組620經由點對點(PtP或P-P)介面617與622連接處理器610。晶片組620促使處理器610連接至系統600中之其他單元。在例示系統的一些實施例中，介面617與622依據例如Intel®QuickPath互連(QPI)等等的PtP通訊協定操作。在其他實施例中，也可以使用不同互連。

在一些實施例中，晶片組620可操作與處理器610、605N、顯示裝置640、及包含匯流排橋接器672、智慧電視676、I/O裝置674、非易失性記憶體660、儲存媒體(例如一或更多大量儲存裝置)662、鍵盤/滑鼠664、網路介面666、及各種形式之消費電子677(例如PDA、智慧手機、平板電腦等)等的其他裝置通訊。在一實施例中，晶片組620透過介面624耦接至這些裝置。晶片組620也可以耦接至無線天線678，以與任何被組態以發射及/或接收無線信號的裝置通訊。

晶片組620經由介面626連接至顯示裝置640。顯示裝置640可以是例如液晶顯示裝置(LCD)、發光二極體(LED)陣列、有機發光二極體(OLED)陣列、或任何其他型式之視覺顯示裝置。在例示系統的一些實施例中，處理器610與晶片組620被合併為單一SOC。另外，晶片組620連接至一或更多匯流排650及655，其互連至各種系統單元，例如，I/O裝置674、非易失性記憶體660、儲存媒體662、鍵盤/滑鼠664、及網路介面666。匯流排650及655也可以經由匯流排橋接器672互連在一起。

在一實施例中，大量儲存裝置662包含但並不限於固態驅動機、硬碟機、通用串列匯流排快閃記憶體機、或任何其他形式之電腦資料儲存媒體。在一實施例中，網路介面666為任何類型的已知網路介面標準所實施，包含但並不限於乙太介面、通用串列匯流排(USB)介面、快速周邊元件互連(PCI)介面、無線介面及/或任何其他適當類型介面。在一實施例中，無線介面依據但並不限於IEEE 802.11標準及其相關系列、家用電力線網路AV(HPAV)、超寬頻帶(UWB)、藍芽、WiMax、或任何其他形式之無線通訊協定操作。

雖然圖6所示之模組被描繪為在系統600內的分開區塊，但由這些方塊所執行之功能也可以整合在單一半導體電路內或者也可以使用兩個或更多分開積體電路加以執行。例如，雖然快取記憶體616被描繪為處理器610內的分開區塊，但快取記憶體616(或616的選擇態樣)也可以被併入處理器核心612中。

為了更佳例示於此所揭露之方法與設備，非限定列的實施例係提供如下：

例子1包含半導體裝置。該半導體裝置包含晶粒，包括多數晶粒接點，界定在晶粒背側與該多數晶粒接點末端間的晶粒組件厚度。半導體裝置包含整合路由層，耦接至多數晶粒接點，其中該整合路由層包含較晶粒為寬的路由層寬度。該半導體裝置包括密封劑，覆蓋該晶粒的一或更多側，密封劑側向延伸至與整合路由層相同的寬度，及至少一密封周邊元件定位側向鄰近該晶粒，並耦接至該整合路由層，其中該至少一密封周邊元件與晶粒組件厚度有基本上相同的厚度。

例子2包含例子1的半導體裝置，其中該至少一密封周邊元件包括電容。

例子3包括例子1或2的半導體裝置，其中該至少一密封周邊元件包括電感。

例子4包括例子1至3中之任一的半導體裝置，其中該至少一密封周邊元件被形成在矽基板內。

例子5包括例子1至4中之任一的半導體裝置，其中該多數晶粒接點包括多數銅凸塊。

例子6包含例子1至5中之任一的半導體裝置，其中該至少一密封周邊元件包含不同被動元件類型的多數周邊元件。

例子7包括一種半導體裝置，包括：一晶粒，其具有多數晶粒接點、耦接至該多數晶粒接點的整合路由層，其中該整合路由層包括較晶粒為寬的路由層寬度、密封劑，覆蓋該晶粒的一或更多側，該密封劑側向延伸至與該整合路由層相同的寬度、及至少一密封周邊元件，定位側向鄰近該晶粒，並耦接至該整合路由層，其中該至少一密封周邊元件與晶粒具有基本上相同的厚度。

例子8包括例子7的半導體裝置，其中該至少一密封周邊元件包含電容。

例子9包括例子7或8的半導體裝置，其中該至少一密封周邊元件包含電感。

例子10包括例子7至9中之任一的半導體裝置，其中至少一密封周邊元件被形成在矽基板內。

例子11包括例子7至10中之任一的半導體裝置，其中，該多數晶粒接點包括多數銅凸塊。

例子12包括例子7至11中之任一的半導體裝置，其中該至少一密封周邊元件包含不同被動元件類型的多數周邊元件。

例子13包括例子7至12中之任一的半導體裝置，其中該密封劑包括平坦面，其係與該多數晶粒接點共平面。

例子14包括一種方法，包括以扇出架構將多個晶粒耦接至批次處理載板，將一或更多周邊元件耦接鄰近在該批次處理載板上的該多個晶粒，將該多個晶粒與該一或更多周邊元件密封，以形成多數密封半導體裝置，及當該一或更多周邊元件附著至該批次處理載板的同時，薄片化該一或更多周邊元件。

例子15包括例子14的方法，其中薄片化該一或更多周邊元件包括在密封步驟之前薄片化，其中該一或更多周邊元件的所得厚度與該多個晶粒的厚度相同。

例子16包括例子14或15的方法，更包括移除在各個該一或更多周邊元件上的材料，以曝露出一或更多周邊元件接點。

例子17包括例子14至16中之任一的方法，其中移除材料包括電漿移除。

例子18包括例子14至17中之任一的方法，其中移除材料包括雷射移除。

例子19包括例子14至18中之任一的方法，其中薄片化該一或更多周邊元件包括在密封步驟後薄片化，其中該一或更多周邊元件的所得厚度與該多個晶粒的厚度加上晶粒接點厚度相同。

例子20包括例子14至19中之任一的方法，其中薄片化該一或更多周邊元件包括研磨。

例子21包括例子14至20中之任一的方法，更包括在該多個晶粒與該一或更多周邊元件上形成多個整合路由層，其中各個整合路由層較各個晶粒為寬。

例子22包括例子14至21中之任一的方法，其中將該多個晶粒耦接至該批次處理載板包括將該多個晶粒耦接至圓形晶圓載板。

在整個本說明書中，多數實例可以將元件、操作或結構被描述為實施為單一實例。雖然一或更多方法的個別操作被例示與描述為分開的操作，但一或更多個別操作也可以被同時執行，並且，也不必要以所示順序來執行這些操作。在例示架構中，以分開元件加以呈現的結構與功能也可以被實施為組合結構或元件。類似地，呈現為單一元件的結構與功能可以被實施為分開元件。這些與其他變化、修改、添加、與改良仍落在於此的發明標的之範圍內。

雖然本發明標的之概要已經參考特定例示實施例加以描述，但可以對這些實施例作出各種修改與變化而不脫離本發明的較廣實施例範圍。本發明標的之此等實施例可以在此個別或一起被稱，用語“發明”只是為了方便並且如果事實上揭露一個以上，則並不是想要將本案的範圍自願限制為任何單一揭露或發明概念。

於此所例示的實施例係以足夠細節加以描述，以促使熟習於本技藝者實施於此所揭露的教示。其他實施例也可以被使用與由此導出，使得結構與邏輯替代與改變可以在不脫離本案的範圍下加以完成。因此，詳細說明並不以限制方式加以描述，並且，各種實施例之範圍只以隨附之申請專利範圍以及此等申請專利範圍所應用的等效的所有範圍加以界定。

如於此所用，用語“或”可以被建構為包含或排它意義。再者，多數實例也可以將於此所述之資源、操作或結構設為單一實例。另外，各種資源、操作、模組、引擎與資料儲存間的邊界有時為任意的，及特殊操作係以特定例示架構的背景加以例示。其他配置的功能被視覺化並可以在的各種實施例的範圍內。通常，在例示架構中所呈現為分開資源的結構與功能也可以被實施為組合結構或資源。類似地，呈現為單一資源的結構與功能也可以被實施為分開的資源。這些與其他變化、修改、添加、及改良落在隨附申請專利範圍所表示的本案的實施例範圍內。因此，說明書與圖式只被視為例示性而非限制性。

為了解釋目的，前述說明已經參考特定例示實施例加以描述。然而，以上例示討論並不作竭盡式或限制可能例示範圍至所揭露的準確形式。很多修改與變化在上述教示內仍有可能。例示實施例係被選擇以描述，以最佳解釋所涉及原理與其實施應用，藉以使熟習於本技藝者可較佳地利用各種例示實施例作出各種修改，以適用於所想出的特定用途。

也將了解的是，雖然用語“第一”、“第二”等等在此被使用以描述各種單元，但這些單元應不被這些用語所限定。這些用語只被使用以將這些單元作彼此區分。例如，第一接點可以被稱為第二接點，並且，類似地，第二接點也可以被稱為第一接點，而不會脫離開本案例示實施例的範圍。第一接點與第二接點為兩接點，但它們並不是相同接點。

於此之例示實施例的說明中所用之用語只是作為描述特定例示實施例之目的並不作為限定用。如在例示實施例與隨附例子的說明中，單一形式“一”及“該”係想要也包括複數形式，除非文內有特別明確表示除外。也應了解在此所述之用語“及/或”也表示或包含一或更多相關列表項目的任一或所有可能組合。將進一步了解，當使用於此說明書中時，用語“包括”及/或“包含”指明所述特性、整數、步驟、操作、單元及/或組件的出現，但並不排除一或更多其他特性、整數、步驟、操作、單元、元件及/或其群組的出現或添加。

如在此所用，用語“如果”可以取決於上下文被建構以表示為“當”或“於…時”或“回應於決定”或“回應於檢測”。類似地，片語“如果決定”或“如果[所述狀態或事件]被檢出”也可以取決於上下文被建構為表示“於決定時”或“回應於決定”或“於檢測到[所述狀態或事件]”或“回應於檢測[所述狀態或事件]”。

100‧‧‧組件

101‧‧‧頂面

102‧‧‧批次處理載板

110‧‧‧周邊裝置

112‧‧‧晶粒

114‧‧‧晶粒接點

120‧‧‧密封劑

122‧‧‧元件厚度

124‧‧‧晶粒組件厚度

130‧‧‧整合路由層

131‧‧‧電軌跡

132‧‧‧焊球

133‧‧‧介電層

140‧‧‧切割線

200‧‧‧半導體裝置

116‧‧‧寬度

142‧‧‧寬度

110A‧‧‧電容

110B‧‧‧電感

300‧‧‧半導體裝置

400‧‧‧組件

401‧‧‧基本上平坦面

402‧‧‧批次處理載板

410‧‧‧周邊裝置

412‧‧‧晶粒

414‧‧‧晶粒接點

420‧‧‧密封劑

422‧‧‧周邊裝置厚度

424‧‧‧晶粒厚度

426‧‧‧開口

502‧‧‧操作

504‧‧‧操作

506‧‧‧操作

508‧‧‧操作

600‧‧‧系統

605‧‧‧處理器

610‧‧‧處理器

612‧‧‧處理器核心

612N‧‧‧處理器核心

614‧‧‧記憶體控制器

616‧‧‧快取記憶體

617‧‧‧點對點介面

620‧‧‧晶片組

622‧‧‧點對點介面

624‧‧‧介面

626‧‧‧介面

630‧‧‧記憶體

632‧‧‧易失性記憶體

634‧‧‧非易失性記憶體

640‧‧‧顯示裝置

650‧‧‧匯流排

655‧‧‧匯流排

660‧‧‧非易失性記憶體

662‧‧‧儲存媒體

664‧‧‧鍵盤/滑鼠

666‧‧‧網路介面

672‧‧‧匯流排橋接器

674‧‧‧I/O裝置

676‧‧‧智慧電視

677‧‧‧消費電子

678‧‧‧無線天線

圖1A-1G顯示依據一些例示實施例製造半導體裝置的各階段的示意圖。

圖2顯示依據一些例示實施例之半導體裝置。

圖3顯示依據一些例示實施例之另一半導體裝置。

圖4A-4B顯示依據一些例示實施例製造半導體裝置的各階段的示意圖。

圖5顯示依據一些例示實施例製造半導體裝置的方法流程圖。

圖6顯示依據一些例示實施例之可以加入被動裝置的系統與方法。

Claims (22)

1. 一種半導體裝置，包含： 晶粒，包括有多數晶粒接點，其在該晶粒的背側與該多數晶粒接點的末端間界定晶粒組件厚度； 整合路由層，耦接至所述多數晶粒接點，其中該整合路由層包括較該晶粒為寬的路由層寬度； 密封劑，覆蓋該晶粒的一或更多側，該密封劑側向延伸至與該整合路由層相同的寬度； 至少一密封周邊元件，定位側向鄰近該晶粒，並耦接至該整合路由層，其中該至少一密封周邊元件與該晶粒組件厚度具有基本上相同厚度。
2. 如申請專利範圍第1項之半導體裝置，其中該至少一密封周邊元件包含電容。
3. 如申請專利範圍第1項之半導體裝置，其中該至少一密封周邊元件包含電感。
4. 如申請專利範圍第1項之半導體裝置，其中該至少一密封周邊元件被形成在矽基板內。
5. 如申請專利範圍第1項之半導體裝置，其中該多數晶粒接點包含多數銅凸塊。
6. 如申請專利範圍第1項之半導體裝置，其中該至少一密封周邊元件包含不同被動元件類型的多數周邊元件。
7. 一種半導體裝置，包含： 晶粒，包括多數晶粒接點； 整合路由層，耦接至所述多數晶粒接點，其中該整合路由層包括路由層寬度，其係大於該晶粒的寬度； 密封劑，覆蓋該晶粒的一或更多側，該密封劑側向延伸至與該整合路由層相同的寬度；及 至少一密封周邊元件，定位側向鄰近該晶粒，並耦接至該整合路由層，其中該至少一密封周邊元件與該晶粒具有基本上相同的厚度。
8. 如申請專利範圍第7項之半導體裝置，其中該至少一密封周邊元件包含電容。
9. 如申請專利範圍第7項之半導體裝置，其中該至少一密封周邊元件包含電感。
10. 如申請專利範圍第7項之半導體裝置，其中該至少一密封周邊元件被形成在矽基板內。
11. 如申請專利範圍第7項之半導體裝置，其中，該多數晶粒接點包括多數銅凸塊。
12. 如申請專利範圍第7項之半導體裝置，其中該至少一密封周邊元件包含不同被動元件類型的多數周邊元件。
13. 如申請專利範圍第7項之半導體裝置，其中該密封劑包括平坦面，其係與該多數晶粒接點共平面。
14. 一種方法，包括： 以扇出架構將多個晶粒耦接至批次處理載板； 將一或更多周邊元件耦接鄰近在該批次處理載板上的該多個晶粒； 將該多個晶粒與該一或更多周邊元件密封，以形成多數密封半導體裝置；及 當該一或更多周邊元件附著至該批次處理載板的同時，薄片化該一或更多周邊元件。
15. 如申請專利範圍第14項之方法，其中薄片化該一或更多周邊元件包括在該密封步驟之前薄片化，其中該一或更多周邊元件的所得厚度與該多個晶粒的厚度相同。
16. 如申請專利範圍第15項之方法，更包括移除在各個該一或更多周邊元件上的材料，以曝露出一或更多周邊元件接點。
17. 如申請專利範圍第16項之方法，其中移除材料包括電漿移除。
18. 如申請專利範圍第16項之方法，其中移除材料包括雷射移除。
19. 如申請專利範圍第14項之方法，其中薄片化該一或更多周邊元件包括在該密封步驟後的薄片化，其中該一或更多周邊元件的所得厚度與該多個晶粒的厚度加上晶粒接點厚度相同。
20. 如申請專利範圍第14項之方法，其中薄片化該一或更多周邊元件包括研磨。
21. 如申請專利範圍第14項之方法，更包括在該多個晶粒與該一或更多周邊元件上形成多個整合路由層，其中各個整合路由層較各個晶粒為寬。
22. 如申請專利範圍第14項之方法，其中將該多個晶粒耦接至該批次處理載板包括將該多個晶粒耦接至圓形晶圓載板。