[go: up one dir, main page]

TW201918139A - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TW201918139A
TW201918139A TW107125939A TW107125939A TW201918139A TW 201918139 A TW201918139 A TW 201918139A TW 107125939 A TW107125939 A TW 107125939A TW 107125939 A TW107125939 A TW 107125939A TW 201918139 A TW201918139 A TW 201918139A
Authority
TW
Taiwan
Prior art keywords
insulating layer
metal
bump
circuit board
printed circuit
Prior art date
Application number
TW107125939A
Other languages
English (en)
Other versions
TWI813580B (zh
Inventor
張俊亨
閔太泓
金柱澔
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW201918139A publication Critical patent/TW201918139A/zh
Application granted granted Critical
Publication of TWI813580B publication Critical patent/TWI813580B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根據本發明的態樣,提供一種印刷電路板,所述印刷電路板包括:絕緣層,所述絕緣層的下表面中嵌置有金屬接墊;開口部分,穿過所述絕緣層且形成於所述金屬接墊的上表面上;金屬凸塊,形成於所述開口部分中,且所述金屬凸塊具有突出於所述絕緣層的上表面上方的上表面;以及導電構件,形成於所述金屬接墊的下表面上,其中所述導電構件的熔點低於所述金屬凸塊的熔點,其中所述金屬接墊的下表面凹陷超過所述絕緣層的下表面。

Description

印刷電路板
以下說明是有關於一種印刷電路板。
製造印刷電路板的方式有平行構成式層疊(parallel build up lamination)及漸成式層疊(sequential lamination)。平行構成式層疊包括高溫按壓,而漸成式層疊包括低溫按壓。當採用平行構成式層疊方法時,可使用糊膏(paste)作為單元層間連接結構。在此種情形中,內部配線與糊膏之間的黏合及連接性可能劣化。
日本公開專利第2003-179356號闡述一種印刷電路板的實例。
本發明的目標是提供一種具有極佳層間黏合的印刷電路板。
根據本發明的態樣,提供一種印刷電路板,其包括:絕緣層,絕緣層的下表面中嵌置有金屬接墊;開口部分,穿過絕緣層且形成於金屬接墊的上表面上;金屬凸塊,形成於開口部分中且具有突出於絕緣層的上表面上方的上表面;以及導電構件,形成於金屬接墊的下表面上,其中導電構件的熔點低於金屬凸塊的熔點,其中金屬接墊的下表面凹陷超過絕緣層的下表面。
根據本發明的另一態樣,提供一種印刷電路板,其包括:第一絕緣層,其下表面中嵌置有第一金屬接墊;第一開口部分,穿過第一絕緣層且形成於第一金屬接墊的上表面上;第一金屬凸塊,形成於第一開口部分中;第二絕緣層,層疊於第一絕緣層上且形成於第一金屬凸塊上;以及導電構件,形成於第二金屬接墊的下表面上且接觸第一金屬凸塊的側表面。
提供以下詳細說明是為了幫助讀者獲得對本文中所述方法、設備及/或系統的全面理解。然而,對於此項技術中具有通常知識者而言,本文中所述方法、設備及/或系統的各種改變、潤飾及等效形式將顯而易見。本文中所述操作順序僅為實例,且並非僅限於本文中所提及的該些操作順序,而是如對於此項技術中具有通常知識者而言將顯而易見,除必定以特定次序出現的操作以外,均可有所改變。此外,為提高清晰性及明確性,可省略對對於此項技術中具有通常知識者而言眾所習知的功能及構造的說明。
本文中所述特徵可被實施為不同形式,且不應被解釋為僅限於本文中所述實例。確切而言,提供本文中所述實例是為了使此揭露內容將透徹及完整,並將向此項技術中具有通常知識者傳達本發明的全部範圍。
除非另有定義,否則本文中所使用的全部用語(包括技術用語及科學用語)的含義均與其被本發明所屬技術中具有通常知識者所通常理解的含義相同。在常用字典中所定義的任何用語應被解釋為具有與在相關技術的上下文中的含義相同的含義,且除非另有明確定義,否則不應將其解釋為具有理想化或過於正式的含義。
無論圖號如何,將對相同的或對應的組件給定相同的參考編號,且將不再對相同的或對應的組件予以贅述。在本發明的說明通篇中,當闡述特定相關傳統技術確定與本發明的觀點無關時,將省略有關詳細說明。在闡述各種組件時可使用例如「第一(first)」及「第二(second)」等用語,但以上組件不應僅限於以上用語。以上用語僅用於區分各個組件。在附圖中,可誇大、省略或簡要示出一些組件,且組件的尺寸未必反映該些組件的實際尺寸。
在下文中,將參照附圖來詳細闡述本發明的特定實施例。
圖1示出根據本發明第一實施例的印刷電路板。
參照圖1,根據本發明第一實施例的印刷電路板包括上面形成有金屬接墊110的絕緣層100、形成於絕緣層100中的開口部分120、形成於開口部分120中的金屬凸塊及形成於金屬接墊110的下表面上的導電構件P1。
絕緣層100是由例如樹脂等絕緣材料製成。絕緣層100的樹脂可由例如熱固性樹脂及熱塑性樹脂等各種材料製成。
絕緣層100可由具有低介電常數(Dk)及介電損耗(Df)的材料製成。具體而言,絕緣層100可由液晶聚合物(liquid crystal polymer,LCP)、聚四氟乙烯(polytetrafluoroethylene,PTFE)、聚苯醚(polyphenylene ether,PPE)、環烯烴聚合物(cyclo olefin polymer,COP)及全氟烷氧基(perfluoroalkoxy,PFA)中的至少一者形成。此種材料適合於減少用於傳輸高頻訊號的基板中的訊號損耗。
然而,絕緣層100並非僅限於以上材料,且可由環氧樹脂或聚醯亞胺等形成。環氧樹脂的實例包括萘環氧樹脂(naphthalene epoxy resin)、雙酚A型環氧樹脂(bisphenol A type epoxy resin)、雙酚F型環氧樹脂(bisphenol F type epoxy resin)、酚醛清漆環氧樹脂(novolac epoxy resin)、甲酚酚醛清漆環氧樹脂(cresol novolak epoxy resin)、橡膠改質環氧樹脂(rubber modified epoxy resin)、脂環族環氧樹脂(cycloaliphatic epoxy resin)、矽系環氧樹脂(silicon-based epoxy resin)、氮系環氧樹脂(nitrogen-based epoxy resin)、磷系環氧樹脂(phosphorus-based epoxy resin)等。然而,其並非僅限於此。
絕緣層100可為將例如玻璃布(glass cloth)等纖維加強材料(fiber reinforcement material)包含於樹脂中的預浸體(prepreg,PPG)。絕緣層100可為將例如二氧化矽(silica)等無機填料填充於樹脂中的構成膜。可使用味之素構成膜(ajinomoto build-up film,ABF)等作為此種構成膜。
絕緣層100可由例如感光成像介電(photoimageable dielectric,PID)等感光性材料形成。
絕緣層100上形成有電路111及金屬接墊110。具體而言,電路111及金屬接墊110可嵌置於絕緣層100的下表面中。電路111是被圖案化以傳輸電性訊號的導體。金屬接墊110是連接至電路111的端部的導體。電路111及金屬接墊110是由例如銅(Cu)、鈀(Pd)、鋁(Al)、鎳(Ni)、鈦(Ti)、金(Au)、鉑(Pt)或其合金等金屬形成。
金屬接墊110的下表面凹陷超過絕緣層100的下表面。金屬接墊110的下表面相較於絕緣層100的下表面而言進入絕緣層100內部。因此,在金屬接墊110的下表面與絕緣層100的下表面之間形成台階高度(step-height),且金屬接墊110的下表面與絕緣層100提供預定空間(參見圖7中的110’)。
電路111的下表面亦可凹陷超過絕緣層100的下表面。亦即,電路111的下表面相較於絕緣層100的下表面而言進入絕緣層100內部。因此,在電路111的下表面與絕緣層100的下表面之間形成台階高度,且電路111的下表面與絕緣層100可提供預定空間(參見圖7中的111’)。
開口部分120形成於絕緣層100中。開口部分120被形成為穿過絕緣層100以位於金屬接墊110的上表面上。開口部分120形成於金屬接墊110的上表面上,以使金屬接墊110的上表面的至少一部分經由開口部分120暴露出。開口部分120可形成為圓柱形。
金屬凸塊130形成於開口部分120中。金屬凸塊130的上表面可突出於絕緣層100的上表面上方。
金屬凸塊130可形成為兩個層。在此種情形中,金屬凸塊130可包括高熔點凸塊131及低熔點凸塊132。高熔點凸塊131是由熔點相對高於低熔點凸塊132的金屬製成的凸塊,而低熔點凸塊132是由熔點相對低於高熔點凸塊131的金屬製成的凸塊。例如,分別而言,高熔點凸塊131可由包括銅的金屬製成,而低熔點凸塊132可由包括錫的金屬製成。
低熔點凸塊132可位於高熔點凸塊131上方,且低熔點凸塊132的厚度可小於高熔點凸塊131的厚度。高熔點凸塊131的上表面可位於絕緣層100的上表面之下,且低熔點凸塊132的上表面可位於絕緣層100的上表面上方。亦即,金屬凸塊130的上表面突出於絕緣層100的上表面上方,且高熔點凸塊131與低熔點凸塊132之間的介面可位於絕緣層100的上表面之下。
導電構件P1形成於金屬接墊110的下表面上,金屬接墊110的下表面凹陷超過絕緣層100的下表面。亦即,導電構件P1可形成於由金屬接墊110的下表面與絕緣層100形成的空間110’中。導電構件P1可藉由金屬接墊110的下表面與絕緣層100的下表面之間的台階高度而形成。在此種情形中,導電構件P1的下表面可位於與絕緣層100的下表面相同的平面上。
導電構件P1可包含例如銅(Cu)、錫(Sn)及銀(Ag)等金屬。具體而言,導電構件P1可為含有金屬的糊膏。然而,其並非僅限於該些材料。可使用具有導電性的任何材料。形成導電構件P1的金屬可與形成低熔點凸塊132的金屬相同。
導電構件P1的熔點可低於金屬接墊110的熔點,可低於高熔點凸塊131的熔點,且可等於或低於低熔點凸塊132的熔點。
導電構件P1可更形成於電路111的下表面上,電路111的下表面凹陷超過絕緣層100的下表面。亦即,導電構件P1可形成於由電路111的下表面與絕緣層100形成的空間111’中。導電構件P1可藉由電路111的下表面與絕緣層100的下表面之間的台階高度而形成。在此種情形中,導電構件P1的下表面可位於與絕緣層100的下表面相同的平面上。
根據本發明第一實施例的印刷電路板可為多層式板。多層式印刷電路板包括多個絕緣層100及200、電路111及211、金屬接墊110及210、開口部分120、220、金屬凸塊130、230、導電構件P1、P2等。將對此予以詳細闡述。
根據本發明第一實施例的印刷電路板可包括上面形成有第一金屬接墊110的第一絕緣層100、上面形成有第二金屬接墊210的第二絕緣層200、形成於絕緣層100中的第一開口部分120、形成於第二絕緣層200中的第二開口部分220、形成於第一開口部分120中的第一金屬凸塊130、形成於第二開口部分220中的第二金屬凸塊230及形成於第二金屬接墊210的下表面上的導電構件P2。
第一絕緣層100及第二絕緣層200與上述絕緣層相同。第一絕緣層100與第二絕緣層200可由相同的材料形成,且第二絕緣層200可堆疊於第一絕緣層100上。
第一電路111及第一金屬接墊110嵌置於第一絕緣層100的下表面中。另外,第二電路211及第二金屬接墊210嵌置於第二絕緣層200的下表面中。因此,第二電路211的下表面及第二金屬接墊210的下表面位於第一絕緣層100與第二絕緣層200之間的介面處。
第二金屬接墊210的下表面凹陷超過第二絕緣層200的下表面。第二金屬接墊210的下表面相較於第二絕緣層200的下表面而言進入第二絕緣層200內部。因此,在第二金屬接墊210的下表面與第二絕緣層200的下表面之間形成台階高度。金屬接墊210的下表面與第二絕緣層200提供預定空間。
第二電路211的下表面亦可凹陷超過第二絕緣層200的下表面。亦即,第二電路211的下表面相較於第二絕緣層200的下表面而言進入第二絕緣層200內部。因此,在第二電路211的下表面與第二絕緣層200的下表面之間形成台階高度。第二電路211的下表面與第二絕緣層200提供預定空間。
必要時,第一金屬接墊110的下表面及第二金屬接墊210的下表面可凹陷超過第一絕緣層100的下表面。第一金屬接墊110的下表面相較於第一絕緣層100的下表面而言進入第一絕緣層100內部。因此,在第一金屬接墊110的下表面與第一絕緣層100的下表面之間形成台階高度。第一金屬接墊110的下表面與第一絕緣層100提供預定空間。
第一電路111的下表面亦可凹陷超過第一絕緣層100的下表面。亦即,第一電路11的下表面相較於第一絕緣層100的下表面而言進入第一絕緣層100內部。在第一電路111的下表面與第一絕緣層100的下表面之間形成台階高度,且第一電路111的下表面與第一絕緣層100提供預定空間。
第一開口部分120穿過第一絕緣層100形成於第一金屬接墊110的上表面上,且第二開口部分220穿過第二絕緣層200形成於第二金屬接墊210的上表面上。第一開口部分120與第二開口部分220被設置成彼此重疊。第一開口120與第二開口220彼此重疊此一事實意指當在同一平面上進行虛擬投影時第一開口120與第二開口220彼此重疊。較佳地,第一開口120與第二開口220可被排列成一行,以使第一開口120的中心與第二開口220的中心彼此重合。
第一金屬凸塊130形成於第一開口部分120中,且第二金屬凸塊230形成於第二開口部分220中。第一金屬凸塊130及第二金屬凸塊230與上述金屬凸塊無異。當第一開口部分120與第二開口部分220被形成為彼此重疊時,第一金屬凸塊130與第二金屬凸塊230亦被形成為彼此重疊。
導電構件P2可形成於第二金屬接墊210的下表面上以執行層間結合。此與上述導電構件P1無異。
亦即,導電構件P2的熔點可低於第二金屬接墊210的熔點,低於高熔點凸塊231的熔點,且等於或低於低熔點凸塊232的熔點。
導電構件P2可包含例如銅(Cu)、錫(Sn)及銀(Ag)等金屬,且具體而言,導電構件P2可為含有金屬的糊膏。然而,材料並非僅限於該些材料,且可使用具有導電性的任何材料。導電構件P2中所含有的金屬可與低熔點凸塊232中所含有的金屬相同。
導電構件P2可形成於第二金屬接墊210的下表面上,第二金屬接墊210的下表面凹陷超過第二絕緣層200的下表面。第一金屬凸塊130突出超過第一絕緣層100的上表面,且第一金屬凸塊130的突出的上部部分可凹陷至在第二金屬接墊210的下表面上形成的導電構件P2中。導電構件P2可因此接觸第一金屬凸塊130的側表面。導電構件P2與第一金屬凸塊130彼此接觸的區域中形成有金屬間化合物(intermetallic compound,IMC)。
導電構件P2形成於第二金屬接墊210的整個下表面上,以使導電構件P2可設置於第一金屬凸塊130的上表面與第二金屬接墊210的下表面之間以及第一金屬凸塊130的側表面上。
由金屬凸塊與導電構件構成的結合結構可重覆地形成於多個絕緣層中。換言之,儘管以上說明中闡述了第一絕緣層100及第二絕緣層200,然而印刷電路板可包括三個或更多個絕緣層。此亦適用於彼此相鄰的至少兩個絕緣層。
導電構件P1可形成於第一金屬接墊110的下表面上,第一金屬接墊110的下表面凹陷超過第一絕緣層100的下表面。此種導電構件P1可設置於堆疊於第一絕緣層100下方的另一絕緣層的金屬凸塊上。
視需要,導電構件P3及P4亦可形成於第一電路111的下表面上及第二電路211的下表面上。導電構件P3及P4可形成於電路111及211的下表面的整個部分或一部分上。
圖2示出根據本發明第二實施例的印刷電路板。
參照圖2,根據本發明第二實施例的印刷電路板包括上面形成有第一金屬接墊110的第一絕緣層100、上面形成有第二金屬接墊210的第二絕緣層100、形成於第一絕緣層100中的第一開口部分120、形成於第二絕緣層200中的第二開口部分220、形成於第一開口部分120中的第一金屬凸塊130、形成於第二開口部分220中的第二金屬凸塊230及形成於第二金屬接墊210的下表面上的導電構件P2。
在根據本發明第二實施例的印刷電路板中,導電構件P2接觸第一金屬凸塊130的側表面的預定區域或更多區域。此處,導電構件P2環繞第一金屬凸塊130的側表面的一部分或整個部分。「預定區域」可為第一金屬凸塊130位於由第二金屬接墊210的下表面與第二絕緣層200的下表面界定的空間中的區域。亦即,導電構件P2可接觸第一金屬凸塊130超過第一絕緣層100與第二絕緣層200之間的邊界的側表面。具體而言,當第一絕緣層100與第一金屬凸塊130的側表面之間存在間隙且第一絕緣層100及第二絕緣層200被按壓及層疊時,導電構件P2可流動至間隙中且因此,導電構件P2可覆蓋第一金屬凸塊130的側表面的整體的預定區域或更多區域。較佳地,導電構件P2可覆蓋第一金屬凸塊130的整體。導電構件P2與第一金屬凸塊130彼此接觸的區域中形成有金屬間化合物(IMC)。導電構件P2與第一金屬凸塊130之間的接觸區域越大,則黏合越強。
另外,可存在第二金屬接墊210中不形成第二導電接墊P2的區。導電構件P2可不形成於除其中第一金屬凸塊130接觸第二金屬接墊210的下表面的中心區以外的區中。然而,在第二實施例中,不排除如圖4中所示導電構件P2形成於第二金屬接墊210的整個下表面上的情形。
必要時,導電構件P2可藉由改變第一絕緣層100及第二絕緣層200的層疊條件而不位於第一金屬凸塊130的上表面與第二金屬接墊210的上表面之間。亦即,第一金屬凸塊130的上表面可接觸第二金屬接墊210的下表面。
舉例而言,若間隙的體積大或者第一金屬凸塊130朝向第二金屬接墊210一側的壓力相對高,則導電構件P2中的所有者流動至間隙中,導電構件P2可不位於第一金屬凸塊130的上表面與第二金屬接墊210的下表面之間。此處,導電構件P2與第二金屬接墊210的下表面之間的接觸區域可等於導電構件P2的厚度。
第一金屬凸塊130的上表面接觸第二金屬接墊210的下表面,且導電構件P2可形成於第二金屬接墊210的下表面中除與第一金屬凸塊130接觸的區以外的部位。亦即,導電構件P2可形成於第二金屬接墊210的不接觸第一金屬凸塊130的下表面上。
圖3示出根據本發明第三實施例的印刷電路板。
參照圖3,根據本發明第三實施例的印刷電路板包括上面形成有第一金屬接墊110的第一絕緣層100、上面形成有第二金屬接墊210的第二絕緣層200、形成於第一絕緣層100中的第一開口部分120、形成於第二絕緣層200中的第二開口部分220、形成於第一開口部分120中的第一金屬凸塊130、形成於第二開口部分220中的第二金屬凸塊230及形成於第二金屬接墊210的下表面上的導電構件P2。
在根據本發明第三實施例的印刷電路板中,導電構件P2可延伸至第二金屬接墊210的側表面以覆蓋第二金屬接墊210的側表面。當第二金屬接墊210與第二絕緣層200之間存在間隙時,此可為導電構件P2流動至所述間隙中的結果。
導電構件P2可覆蓋第一金屬凸塊130的側表面的預定區域或更多區域,且亦覆蓋第二金屬接墊210的側表面。另外,導電構件P2可自第一金屬凸塊130的側表面連續形成至第二金屬接墊210的側表面。導電構件P2接觸第一金屬凸塊130及第二金屬接墊210的區域中形成有金屬間化合物(IMC)。導電構件P2與第一金屬凸塊130之間的接觸區域越大,則黏合越強。
必要時,導電構件P2可藉由改變第一絕緣層100及第二絕緣層200的層疊條件而不位於第一金屬凸塊130的上表面與第二金屬接墊210的下表面之間。亦即,第一金屬凸塊130的上表面可接觸第二金屬接墊210的下表面。舉例而言,若間隙的體積大或者第一金屬凸塊130朝向第二金屬接墊210一側的壓力相對高,則導電構件P2中的所有者流動至間隙中,導電構件P2可不位於第一金屬凸塊130的上表面與第二金屬接墊210的下表面之間。
圖4示出根據本發明第四實施例的印刷電路板。
參照圖4,根據本發明第四實施例的印刷電路板包括上面形成有第一金屬接墊110的第一絕緣層100、上面形成有第二金屬接墊210的第二絕緣層200、形成於第一絕緣層100中的第一開口部分120、形成於第二絕緣層200中的第二開口部分220、形成於第一開口部分120中的第一金屬凸塊130、形成於第二開口部分220中的第二金屬凸塊230及形成於第二金屬接墊210的下表面上的導電構件P2。
在根據本發明第四實施例的印刷電路板中,金屬凸塊130可形成為單個層。在此種情形中,金屬凸塊130可由例如銅等金屬製成。亦即,第一金屬凸塊130與第二金屬凸塊230可各自形成為單個層。
在此種情形中,導電構件P2的位置並不限於如圖4中所示者,而是可被替換為第一實施例至第三實施例中所述的導電構件P2的位置。
圖5示出根據本發明第五實施例的印刷電路板。
參照圖5,根據本發明第五實施例的印刷電路板包括上面形成有金屬接墊110的絕緣層100、形成於絕緣層100中的開口部分120、形成於開口部分120中的金屬凸塊130及形成於金屬接墊110的下表面上的導電構件P1。此外,金屬接墊110的下表面上形成有凹陷,且導電構件P1填充於凹陷中。
根據本發明第五實施例的多層式印刷電路板包括上面形成有第一金屬接墊110的第一絕緣層100、上面形成有第二金屬接墊210的第二絕緣層200、形成於第一絕緣層100中的第一開口部分120、形成於第二絕緣層200中的第二開口部分220、形成於第一開口部分120中的第一金屬凸塊130、形成於開口部分220中的第二金屬凸塊230及形成於第二金屬接墊210的下表面上的導電構件P2。第二金屬接墊210的下表面上可形成有凹陷300,且凹陷300的橫截面積可小於第二金屬接墊210的橫截面積。導電構件P2填充於凹陷300中。第一金屬凸塊130可插入凹陷300中。
在圖5中,第一金屬凸塊130形成為兩層式結構,但第五實施例不排除呈單層式結構的第一金屬凸塊130。
當第一金屬凸塊130與第一絕緣層100之間存在間隙時,導電構件P2流動至間隙中以覆蓋第一金屬凸塊130的側表面的預定區域或更多區域。
另一方面,視例如導電構件P2的流動距離、間隙的體積、層疊壓力等條件而定,導電構件P2可移動超過凹陷300而到達第二金屬接墊210的下表面(未示出)。此外,當第二金屬接墊210與第二絕緣層200之間存在間隙時,導電構件P2可流動至間隙中以覆蓋第二金屬接墊210的側表面(未示出)。
在下文中,將闡述製造印刷電路板的方法。
圖6至圖9是示出製造根據本發明實施例的印刷電路板的方法中所使用的各製程的剖視圖。
參照圖6,提供載體,在所述載體中絕緣材料C0的兩個表面上層疊有金屬箔。絕緣材料C0可為預浸體等。金屬箔可以兩層式結構形成於絕緣材料C0的每一側上,且所述兩層式結構可為銅層。接觸於絕緣材料C0的兩個表面上的金屬箔可為厚度為18微米(μm)的載體金屬箔C1,且層疊於載體金屬箔C1上的金屬箔可為厚度為5微米的晶種金屬箔C2。
在圖6中,自第二步驟起示出絕緣材料C0的僅一個表面,但可對絕緣材料C0的兩個表面執行相同的製程。
參照圖6,在金屬箔上塗覆抗蝕劑膜R,且藉由包括曝光及顯影的微影製程(photolithography process)將抗蝕劑膜R圖案化。藉由執行圖案鍍覆(pattern plating)將電路111及金屬接墊110圖案化。可藉由電解鍍覆(electrolytic plating)執行圖案鍍覆,在電解鍍覆中電子通過載體的金屬箔移動。
移除抗蝕劑膜R,且在載體上層疊絕緣層100。絕緣層100可由LCP、環氧樹脂或PID等製成。
在絕緣層100中形成開口部分120,且開口部分120位於金屬接墊110上。金屬接墊110的上表面通過開口部分120暴露出。當絕緣層100為感光性,可藉由曝光及顯影製程形成開口部分120。另一方面,當絕緣層100為非感光性,可藉由雷射製程(laser process)形成開口部分120。
圖7示出與圖6相關聯的製程。
參照圖7,在執行除膠渣(desmear)以移除開口部分120中的殘留物(膠渣)之後,在開口部分120中形成金屬凸塊130。金屬凸塊130被形成為突出於絕緣層100的上表面上方。當金屬凸塊130形成為兩層式結構時,首先形成高熔點凸塊131,且在高熔點凸塊131上形成厚度相對較薄的低熔點凸塊132。可藉由電解鍍覆形成高熔點凸塊131及低熔點凸塊132。在此種情形中,電子通過載體的金屬箔移動。
在絕緣層100上堆疊遮罩M,且遮罩M可在隨後欲闡述的蝕刻製程等中保護金屬凸塊130。
在絕緣層100上形成遮罩M之後,移除載體。載體的金屬箔的僅一部分(特別是晶種金屬箔C2)餘留下來,且可藉由單獨的蝕刻製程移除晶種金屬箔C2。此處,當金屬接墊110與晶種金屬箔C2由相同的金屬形成時,將金屬接墊110的下表面與晶種金屬箔C2一起進行蝕刻。如此一來,金屬接墊110的下表面凹陷超過絕緣層100的下表面,且金屬接墊110的下表面與絕緣層100形成空間110’。
與金屬接墊110的下表面相似,將電路111的下表面與晶種金屬箔C2一起蝕刻。如此一來,電路111的下表面凹陷超過絕緣層100的下表面。電路111的下表面與絕緣層100構成空間111’。
在金屬接墊110的下表面上形成導電構件P1,並將導電構件P1印刷(填充)於由金屬接墊110的下表面與絕緣層100形成的空間110’中。可將具有用於暴露出金屬接墊110的下表面的孔的單獨的印刷遮罩貼合至絕緣層100的下表面,以提高導電構件P1的印刷準確性。
亦可在電路111的下表面上形成導電構件P3,並可將導電構件P3印刷(填充)於由電路111的下表面與絕緣層100形成的空間111’中。當印刷遮罩中設置有用於暴露出電路111的下表面的孔時,可在電路111的下表面上形成導電構件P3。然而,若印刷遮罩覆蓋電路111的下表面,則可不在電路111的下表面上形成導電構件。
參照圖8(a)及圖8(b),當堆疊於絕緣層100的上表面上的遮罩M及堆疊於絕緣層100的下表面上的印刷遮罩均被移除時,圖8(a)中的單元基板製作完成。
圖8(b)示出圖8(a)所示下表面。金屬接墊110具有的寬度較電路111所具有的寬度寬,且在金屬接墊110的整個下表面上形成導電構件P1。可視需要在電路111的下表面的至少一部分上形成導電構件P3。
參照圖9,在高溫下按壓多個單元基板10、20及30來進行平行構成式層疊以提供多層式印刷電路板。此處,第一金屬凸塊130的上部部分在位於第一金屬凸塊130上方的第二金屬接墊210的下表面上插入導電構件P2中。
僅將第一金屬凸塊130插入導電構件P2中,且在導電構件P2的流動性相對小的條件下,導電構件P2不向外流動。因此可製造出根據第一實施例的印刷電路板。
在導電構件P2的流動性穩固且在第一金屬凸塊130與第一絕緣層100之間存在間隙的條件下,導電構件P2可流動至第一金屬凸塊130與第一絕緣層100之間的間隙,且可覆蓋第一金屬凸塊130的側表面的預定區域或更多區域。因此,可製造出根據第二實施例的印刷電路板。
此處,視層疊條件而定,第二金屬接墊210的下表面中可存在不形成導電構件P2的區。亦即,可不在除第一金屬接墊130與第二金屬接墊210相接的區以外的部位形成導電構件P2。
另外,第一金屬凸塊130的上表面與第二金屬接墊210的下表面可彼此接觸。此外,導電構件P2與第二金屬接墊210的下表面可僅在第一金屬凸塊130周圍進行接觸。
另一方面,在導電構件P2的流動性穩固且在第二金屬接墊210與第二絕緣層200之間存在間隙的條件下,導電構件P2可流動至第二金屬接墊210與第二絕緣層200之間的間隙,且不僅覆蓋第一金屬凸塊130的側表面,而且覆蓋第二金屬接墊210的側表面。因此,可製造出根據本發明第三實施例的印刷電路板。
此外,在此種情形中,導電構件P2可覆蓋第一金屬凸塊130的側表面的預定區域或更多區域。
圖10至圖11是示出製造根據本發明的另一實施例的印刷電路板的方法中所使用的各製程的剖視圖。
除將金屬凸塊130形成為單個層以外,圖10及圖11中所述製造方法實質上與參照圖6至圖9所述的方法相同。在此種情形中,將金屬凸塊130形成為突出於絕緣層100的上表面上方。藉由此種方法,可製造出根據第四實施例的印刷電路板。
圖12至圖14是示出製造根據本發明又一實施例的印刷電路板的方法中所使用的各製程的剖視圖。
圖12可被理解為連接在圖6所示製程之後的製程。
參照圖12,在開口部分120中形成金屬凸塊130。將金屬凸塊130形成為突出於絕緣層100的上表面上方。當金屬凸塊130形成為兩層式結構時,首先形成高熔點凸塊131,且在高熔點凸塊131上形成厚度相對較薄的低熔點凸塊132。可藉由電解鍍覆形成高熔點凸塊131及低熔點凸塊132。在此種情形中,電子通過載體的金屬箔移動。
可在絕緣層100上堆疊遮罩M,且遮罩M可在隨後欲闡述的蝕刻製程等中保護金屬凸塊130。
在絕緣層100上形成遮罩M之後,移除載體。載體的金屬箔的僅一部分(特別是晶種金屬箔C2)餘留下來,且可藉由單獨的蝕刻製程移除晶種金屬箔C2。此處,當金屬接墊110與晶種金屬箔C2由相同的金屬形成時,將金屬接墊110的下表面與晶種金屬箔C2一起進行蝕刻。如此一來,金屬接墊110的下表面凹陷超過絕緣層100的下表面。
與金屬接墊110的下表面相似,將電路111的下表面與晶種金屬箔C2一起蝕刻。如此一來,電路111的下表面可凹陷超過絕緣層100的下表面。
使金屬接墊110的下表面經歷二次蝕刻(secondary etching)以形成凹陷300。凹陷300在面積上可小於金屬接墊110,且凹陷300可位於金屬接墊110的中心中。可在絕緣層100的下表面上層疊蝕刻遮罩之後執行用於形成凹陷300的二次蝕刻。蝕刻遮罩覆蓋電路111的下表面,以使電路111的下表面中可不形成凹陷300。
凹陷300的深度可小於或等於金屬接墊110的厚度且可慮及電導特性而被設定為預定深度。
具體而言,在金屬接墊110的下表面上形成導電構件P1,並將導電構件P1印刷(填充)於凹陷300中。可將具有用於暴露出凹陷300的孔的單獨的印刷遮罩貼合至絕緣層100的下表面,以提高導電構件P1的印刷準確性。
參照圖13(a)及圖13(b),當堆疊於絕緣層100的上表面上的遮罩M及堆疊於絕緣層100的下表面上的印刷遮罩均被移除時,單元基板10及20、30製作完成。
圖13(b)示出圖13(a)所示下表面。金屬接墊110具有的寬度較電路111的寬度寬,且形成於凹陷300中的導電構件P1的面積小於金屬接墊110的面積。必要時,可不在電路111的下表面上形成凹陷300,且可不在電路111的下表面上形成導電構件P1。
參照圖14,在高溫下按壓多個單元基板10、20及30來進行平行構成式層疊以提供多層式印刷電路板。此處,第一金屬凸塊130的上部部分在位於第一金屬凸塊130上方的第二金屬接墊210的下表面上插入凹陷300中的導電構件P2中。如此一來,可製造出根據第五實施例的印刷電路板。
在導電構件P2的流動性相對小的條件下,僅將第一金屬凸塊130插入導電構件P2中,且導電構件P2可不向外流動。導電構件可流動至第一金屬凸塊130與第一絕緣層100之間的間隙,且在導電構件P2的流動性穩固且在第一金屬凸塊130與第一絕緣層100之間存在間隙的條件下,導電構件P2可覆蓋第一金屬凸塊130的側表面的預定區域或更多區域。第二金屬接墊210的下表面上可存在不形成導電構件P2的區域。亦即,可不在除第一金屬接墊130與第二金屬接墊210相接的區以外的部位形成導電構件P2。
第一金屬凸塊130的上表面與第二金屬接墊210的下表面可彼此接觸。此外,導電構件P2與第二金屬接墊210的下表面可僅在第一金屬凸塊130周圍進行接觸。
在導電構件P2的流動性穩固且第二金屬接墊210與第二絕緣層200之間存在間隙的條件下,導電構件P2可流動至第二金屬接墊210與第二絕緣層200之間的間隙,且導電構件P2可不僅覆蓋第一金屬凸塊130的側表面,而且覆蓋第二金屬接墊210的側表面。此外,在此種情形中,導電構件P2可覆蓋第一金屬凸塊130的側表面的預定區域或更多區域。
儘管本發明包括特定實例,然而對於此項技術中具有通常知識者而言將顯而易見,在不背離申請專利範圍及其等效範圍的精神及範圍的條件下,可在該些實例中作出各種形式及細節上的變化。本文中所述實例應被視作僅用於說明意義,而非用於限制。對每一實例中的特徵或態樣的說明應被視作適用於其他實例中的相似特徵或態樣。若以不同的次序執行所述技術及/或若以不同的方式對所述系統、架構、裝置或電路中的組件加以組合及/或以其他組件或其等效組件進行替換或補充,則可達成適合的結果。因此,本發明的範圍並非由詳細說明界定,而是由申請專利範圍及其等效範圍界定,且處於申請專利範圍及其等效範圍的範圍內的所有變動皆應被視作包含於本發明中。
10、20、30‧‧‧單元基板
100、200‧‧‧絕緣層
110、210‧‧‧金屬接墊
110’、111’‧‧‧空間
111、211‧‧‧電路
120、220‧‧‧開口部分
130、230‧‧‧金屬凸塊
131、231‧‧‧高熔點凸塊
132、232‧‧‧低熔點凸塊
300‧‧‧凹陷
P1、P2、P3、P4‧‧‧導電構件
C0‧‧‧絕緣材料
C1‧‧‧載體金屬箔
C2‧‧‧晶種金屬箔
R‧‧‧抗蝕劑膜
M‧‧‧遮罩
圖1示出根據本發明第一實施例的印刷電路板。 圖2示出根據本發明第二實施例的印刷電路板。 圖3示出根據本發明第三實施例的印刷電路板。 圖4示出根據本發明第四實施例的印刷電路板。 圖5示出根據本發明第五實施例的印刷電路板。 圖6至圖9是示出製造根據本發明實施例的印刷電路板的方法中所使用的各製程的剖視圖。 圖10至圖11是示出製造根據本發明另一實施例的印刷電路板的方法中所使用的各製程的剖視圖。 圖12至圖14是示出製造根據本發明又一實施例的印刷電路板的方法中所使用的各製程的剖視圖。 在所有圖式及詳細說明通篇中,相同的參考編號指代相同的元件。各圖式可能並非按比例繪製,且為清晰、示出及方便起見,可誇大圖式中的元件的相對大小、比例及繪示。

Claims (23)

  1. 一種印刷電路板,包括: 絕緣層,所述絕緣層的下表面中嵌置有金屬接墊; 開口部分,穿過所述絕緣層且形成於所述金屬接墊的上表面上; 金屬凸塊,形成於所述開口部分中,且所述金屬凸塊具有突出於所述絕緣層的上表面上方的上表面;以及 導電構件,形成於所述金屬接墊的下表面上, 其中所述導電構件的熔點低於所述金屬凸塊的熔點,且 其中所述金屬接墊的下表面凹陷超過所述絕緣層的下表面。
  2. 如申請專利範圍第1項所述的印刷電路板,其中所述金屬凸塊包括: 高熔點凸塊,由具有相對高的熔點的金屬製成;以及 低熔點凸塊,形成於所述高熔點凸塊上且由具有相對低的熔點的金屬製成, 其中所述導電構件的熔點低於所述高熔點凸塊的熔點。
  3. 如申請專利範圍第2項所述的印刷電路板,其中所述高熔點凸塊的上表面位於所述絕緣層的上表面之下,且所述低熔點凸塊的上表面位於所述絕緣層的上表面上。
  4. 如申請專利範圍第1項所述的印刷電路板,其中所述金屬接墊的下表面上形成有凹陷,且所述導電構件形成於所述凹陷中。
  5. 如申請專利範圍第1項所述的印刷電路板,更包括: 電路,嵌置於所述絕緣層的下表面中, 其中所述電路的下表面凹陷超過所述絕緣層的下表面。
  6. 如申請專利範圍第5項所述的印刷電路板,其中所述導電構件更形成於所述電路的下表面上。
  7. 如申請專利範圍第1項所述的印刷電路板,其中所述絕緣層是由液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯醚(PPE)、環烯烴聚合物(COP)及全氟烷氧基(PFA)中的至少一者製成。
  8. 一種印刷電路板,包括: 第一絕緣層,所述第一絕緣層的下表面中嵌置有第一金屬接墊; 第一開口部分,穿過所述第一絕緣層且形成於所述第一金屬接墊的上表面上; 第一金屬凸塊,形成於所述第一開口中; 第二絕緣層,層疊於所述第一絕緣層上且形成於所述第一金屬凸塊上;以及 導電構件,形成於所述第二金屬接墊的下表面上且接觸所述第一金屬凸塊的側表面。
  9. 如申請專利範圍第8項所述的印刷電路板,其中所述第一金屬凸塊的上表面突出超過所述第一絕緣層的上表面,且所述第二金屬接墊的下表面凹陷超過所述第二絕緣層的下表面。
  10. 如申請專利範圍第8項所述的印刷電路板,其中在所述第一金屬凸塊的上表面與所述第二金屬接墊的下表面之間提供所述導電構件。
  11. 如申請專利範圍第10項所述的印刷電路板,其中所述導電構件形成於所述第二金屬接墊的整個下表面上。
  12. 如申請專利範圍第8項所述的印刷電路板,其中所述第一金屬凸塊的上表面與所述第二金屬接墊的下表面彼此接觸。
  13. 如申請專利範圍第12項所述的印刷電路板,其中所述導電構件形成於所述第二金屬接墊的不接觸所述第一金屬凸塊的下表面上。
  14. 如申請專利範圍第8項所述的印刷電路板,其中所述導電構件環繞所述第一金屬凸塊的側表面的一部分或整體。
  15. 如申請專利範圍第8項所述的印刷電路板,其中所述導電構件延伸至所述第二金屬接墊的側表面。
  16. 如申請專利範圍第8項所述的印刷電路板,其中所述金屬凸塊包括: 高熔點凸塊,由具有相對高的熔點的金屬製成;以及 低熔點凸塊,形成於所述高熔點凸塊上且由具有相對低的熔點的金屬製成。
  17. 如申請專利範圍第8項所述的印刷電路板,其中在所述第二金屬接墊的下表面上形成有凹陷,且所述導電構件填充於所述凹陷中。
  18. 如申請專利範圍第17項所述的印刷電路板,其中所述第一金屬凸塊插入所述凹陷中。
  19. 如申請專利範圍第17項所述的印刷電路板,其中所述凹陷的橫截面積小於所述第二金屬接墊的橫截面積。
  20. 如申請專利範圍第8項所述的印刷電路板,更包括: 第二開口部分,穿過所述第二絕緣層且形成於所述第二金屬接墊的上表面上;以及 第二金屬凸塊,形成於所述第二開口部分中。
  21. 如申請專利範圍第8項所述的印刷電路板,更包括: 電路,嵌置於所述第二絕緣層的下表面中,其中所述電路的下表面凹陷超過所述第二絕緣層的下表面。
  22. 如申請專利範圍第21項所述的印刷電路板,其中所述導電構件更形成於所述電路的下表面上。
  23. 如申請專利範圍第8項所述的印刷電路板,其中所述第一絕緣層及所述第二絕緣層是由液晶聚合物(LCP)、聚四氟乙烯(PTFE)、聚苯醚(PPE)、環烯烴聚合物(COP)及全氟烷氧基(PFA)中的至少一者製成。
TW107125939A 2017-10-20 2018-07-26 印刷電路板 TWI813580B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0136856 2017-10-20
KR1020170136856A KR102442386B1 (ko) 2017-10-20 2017-10-20 인쇄회로기판
KR10-2017-0136856 2017-10-20

Publications (2)

Publication Number Publication Date
TW201918139A true TW201918139A (zh) 2019-05-01
TWI813580B TWI813580B (zh) 2023-09-01

Family

ID=66285817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125939A TWI813580B (zh) 2017-10-20 2018-07-26 印刷電路板

Country Status (3)

Country Link
JP (1) JP7358715B2 (zh)
KR (1) KR102442386B1 (zh)
TW (1) TWI813580B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12068172B2 (en) * 2019-07-30 2024-08-20 Intel Corporation Sacrificial pads to prevent galvanic corrosion of FLI bumps in EMIB packages
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法
KR102881011B1 (ko) * 2020-10-06 2025-11-04 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 기판 구조체
CN114501840B (zh) * 2020-10-26 2024-07-05 鹏鼎控股(深圳)股份有限公司 电路板组件的制作方法及电路板组件
CN115842254B (zh) * 2023-03-01 2023-05-12 上海合见工业软件集团有限公司 一种叠放互连系统及一种电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955569A (ja) * 1995-08-11 1997-02-25 Hitachi Ltd 薄膜配線シート、多層配線基板、および、それらの製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001320167A (ja) * 2000-05-10 2001-11-16 Ibiden Co Ltd 多層回路基板の製造方法
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP3572305B2 (ja) 2001-09-27 2004-09-29 松下電器産業株式会社 絶縁シートおよび多層配線基板ならびにその製造方法
JP2003243837A (ja) * 2002-02-20 2003-08-29 Sumitomo Bakelite Co Ltd 多層配線板
JP4239650B2 (ja) * 2003-03-31 2009-03-18 住友ベークライト株式会社 多層配線板の製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2007173343A (ja) * 2005-12-20 2007-07-05 Sumitomo Bakelite Co Ltd 多層基板および電子機器
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
JP2012190887A (ja) * 2011-03-09 2012-10-04 Murata Mfg Co Ltd 電子部品
JP2015034282A (ja) * 2013-08-08 2015-02-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板製造用複合材及びこれを用いて製造された回路基板原資材

Also Published As

Publication number Publication date
KR20190044428A (ko) 2019-04-30
TWI813580B (zh) 2023-09-01
KR102442386B1 (ko) 2022-09-14
JP2019080043A (ja) 2019-05-23
JP7358715B2 (ja) 2023-10-11

Similar Documents

Publication Publication Date Title
TWI813580B (zh) 印刷電路板
TWI806865B (zh) 印刷電路板
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
TWI778105B (zh) 印刷電路板
CN101548378A (zh) 半导体器件及其制造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
CN1751547B (zh) 多层基板及其制造方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US10798828B2 (en) Circuit board structures and methods of fabricating the same
JP5715237B2 (ja) フレキシブル多層基板
JP2019080042A (ja) プリント回路基板
JP7214951B2 (ja) プリント回路基板
CN107770946B (zh) 印刷布线板及其制造方法
JP2010034430A (ja) 配線基板及びその製造方法
TWI527164B (zh) 封裝基板之製造方法
JP2019021863A (ja) 多層基板
JP6637608B2 (ja) 部品内蔵基板及びその製造方法
TWI454201B (zh) 用於製造印刷線路板之方法、印刷線路板及電子裝置
KR20070068268A (ko) 배선 기판의 제조 방법
JP2004253648A (ja) プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP5122846B2 (ja) コンデンサ内蔵配線基板
US20250374428A1 (en) Wiring substrate
KR20140025824A (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR20190046505A (ko) 인쇄회로기판
JP2025091894A (ja) 配線回路基板、及び配線回路基板の製造方法