[go: up one dir, main page]

TW201901811A - 具有改善的傳導性和高反向偏壓效能的垂直功率電晶體 - Google Patents

具有改善的傳導性和高反向偏壓效能的垂直功率電晶體 Download PDF

Info

Publication number
TW201901811A
TW201901811A TW107115785A TW107115785A TW201901811A TW 201901811 A TW201901811 A TW 201901811A TW 107115785 A TW107115785 A TW 107115785A TW 107115785 A TW107115785 A TW 107115785A TW 201901811 A TW201901811 A TW 201901811A
Authority
TW
Taiwan
Prior art keywords
trench
semiconductor material
power transistor
vertical power
epitaxial layer
Prior art date
Application number
TW107115785A
Other languages
English (en)
Inventor
里米亞 奧伯托 馬丁納茲
阿爾斐德 葛拉荷
霍格 巴爾托福
史堤方 史瓦格
沃夫岡 費勒
Original Assignee
德商羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商羅伯特博斯奇股份有限公司 filed Critical 德商羅伯特博斯奇股份有限公司
Publication of TW201901811A publication Critical patent/TW201901811A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種具有至少一個磊晶層(203、303)之垂直功率電晶體(200、300)，該至少一個磊晶層包含摻雜有第一電荷載子之一第一半導體材料且具有複數個第一溝槽(207、307)及第二溝槽(220、320)，該等第一溝槽(207、307)及該等第二溝槽(220、320)以交互的方式配置且自該磊晶層(103、203)之一表面延伸至該磊晶層(203、303)之內部中，其中該等第二溝槽(220、320)經摻雜有第二電荷載子之一第二半導體材料(218、318)填充，該等第一電荷載子與該等第二電荷載子不同且在該等第二溝槽(220、320)之一溝槽表面與該磊晶層(203、303)之間配置有包含摻雜有該等第二電荷載子之一第三半導體材料的一第一井層(219、319)，且該等第二溝槽之該溝槽表面包含該各別溝槽(207、307)之溝槽基部及該各別溝槽(207、307)之側壁。

Description

具有改善的傳導性和高反向偏壓效能的垂直功率電晶體
本發明係關於一種具有溝槽結構之垂直功率電晶體，其中二極體接面及異質接面兩者形成於溝槽與至少一個磊晶層之間。
就垂直功率電晶體而言，在反向偏壓操作中以及在短路之情況下，當在汲極與源極之間存在高正電壓時，自高場強度屏蔽閘極氧化物皆存在問題。此外，難以限制短路電流。
自現有技術已知屏蔽閘極氧化物之各種可能性。一種可能性為將p型摻雜區域插入或掩埋於功率電晶體之溝槽結構下方之磊晶層中。此等p型摻雜區域電性連接至功率電晶體之源極區域。藉由其在MOS頂部下方之位置，其使MOS頂部保持自高場強度經屏蔽且決定性地促進限制短路電流。
此處的不足之處為需要額外磊晶步驟以產生經掩埋p型區域。此造成高成本及其他過程風險。
另一可能性為藉由植入至MOS頂部之側來產生深度延伸p+區域。在此種情況下，此等區域之植入比MOS頂部之植入更深，且因此MOS頂部自高場強度經屏蔽。
此處的不足之處為必須消耗較大能量以用於深度植入，且因此 導致高成本。
本發明之目標為改善垂直功率電晶體之效能。
垂直功率電晶體具有至少一個磊晶層，該至少一個磊晶層包含摻雜有第一電荷載子之第一半導體材料以及複數個第一溝槽及第二溝槽。第一溝槽及第二溝槽以交互的方式配置且自磊晶層之表面延伸至磊晶層之內部中。換言之，第一溝槽及第二溝槽之溝槽基部配置於磊晶層中或由磊晶層包封。根據本發明，第二溝槽至少部分地經摻雜有第二電荷載子之第二半導體材料填充。在此情況下，第一電荷載子與第二電荷載子不同。在第二溝槽之溝槽表面與磊晶層之間配置有包含摻雜有第二電荷載子之第三半導體材料的第一井層。第二溝槽之溝槽表面包含各別第二溝槽之溝槽基部及各別第二溝槽之側壁。
此處優勢為p/n接面定位於第五半導體材料與第一半導體材料之間，且因此電晶體可暴露於高場強度。因此，可向電晶體施加較高反向偏壓電壓或可使用相同反向偏壓電壓達成較佳傳導性，此係因為p/n接面定位於磊晶層與經摻雜SiC井之間的單晶SiC中。
在開發中，第一半導體材料與第二半導體材料不同。特別是，相較於第二半導體材料，第一半導體材料具有較大帶隙。
此處有利的為，第二半導體材料可用作端子且p/n接面在第一半導體材料與第三半導體材料之間產生，且因此p/n接面在具有最大帶隙之半導體材料中產生。
在進一步改進中，相較於第二溝槽，第一溝槽具有較小深度。
此處的優勢為較佳地保護MOS頂部免受高場強度影響。
在開發中，在每一情況下，第一溝槽具有自溝槽基部延伸達至 某一高度之區域。該區域至少部分地經摻雜有第二電荷載子之第四半導體材料填充。該區域電性連接至源極區域。
此處有利的為，該等區域產生屏蔽效應。反向操作可藉助於第二溝槽有利地進行，此係因為其可直接連接至每一單元中之源極。術語反向操作理解為意指電晶體之操作模式為續流二極體，亦即電晶體之電流相對於電流之正常方向反向。換言之，反向傳導性增加。
在開發中，在區域之溝槽表面與磊晶層之間配置有包含摻雜有第二電荷載子之第五半導體材料的第二井層。區域之溝槽表面包含各別第一溝槽之溝槽基部及各別第一溝槽之側壁。換言之，第二井層形成位於溝槽表面與磊晶層之間的一種井。
在進一步改進中，某一高度包含各別第一溝槽之深度的百分之十至百分之九十。
在開發中，第一電荷載子為n型傳導且第二電荷載子為p型傳導。
此處有利的為，由於較大電子遷移率，垂直功率電晶體具有較低傳導損耗。
在進一步改進中，第一半導體材料包含SiC且第二半導體材料包含多晶矽。
在開發中，第三半導體材料包含SiC。
在進一步改進中，磊晶層經配置於包含SiC之半導體基板上。
在開發中，垂直功率電晶體為MOSFET。
此處的優勢為低傳導損耗在恆定反向偏壓電阻的情況下發生，例如與雙極IGBT相比。
其他優勢自例示性具體實例之以下描述及自從屬專利申請專利 範圍而顯現。
100‧‧‧垂直功率電晶體
101‧‧‧半導體基板
103‧‧‧磊晶層
104‧‧‧通道層
105‧‧‧n+摻雜源極區域
106‧‧‧深度延伸p+區域
107‧‧‧溝槽
108‧‧‧第一區域
110‧‧‧閘極介電質
111‧‧‧閘極電極
112‧‧‧結構化絕緣層
113‧‧‧金屬層
114‧‧‧汲極金屬化物
200‧‧‧垂直功率電晶體
201‧‧‧半導體基板
203‧‧‧磊晶層
204‧‧‧通道層
205‧‧‧n+摻雜源極區域
207‧‧‧第一溝槽
208‧‧‧區域
210‧‧‧閘極介電質
211‧‧‧閘極電極
212‧‧‧結構化絕緣層
213‧‧‧金屬層
214‧‧‧汲極金屬化物
215‧‧‧第二井層
218‧‧‧第二半導體材料
219‧‧‧第一井層
220‧‧‧第二溝槽
300‧‧‧垂直功率電晶體
301‧‧‧半導體基板
303‧‧‧磊晶層
304‧‧‧通道層
305‧‧‧源極區域
307‧‧‧第一溝槽
308‧‧‧區域
309‧‧‧第四半導體材料
310‧‧‧閘極介電質
311‧‧‧閘極電極
312‧‧‧結構化絕緣層
313‧‧‧金屬層
314‧‧‧汲極金屬化物
315‧‧‧第二井層
318‧‧‧第二半導體材料
319‧‧‧第一井層
320‧‧‧第二溝槽
本發明基於較佳具體實例及隨附圖式在下文加以解釋。在圖式中：圖1展示來自現有技術之垂直功率電晶體，圖2展示垂直功率電晶體之一實施例，以及圖3展示垂直功率電晶體之另一實施例。
圖1展示來自現有技術之垂直功率電晶體100。垂直功率電晶體100包含半導體基板101，在該半導體基板之前側上配置有磊晶層103。磊晶層103包含摻雜有第一電荷載子之第一半導體材料，例如n型摻雜SiC。在磊晶層103之上部區域中，植入p型摻雜離子，例如Al。因此，在磊晶層103之上部區域中，此處形成充當通道區域的通道層104。在通道區域104上配置有包含n+摻雜源極區域105的另一半導體層。垂直功率電晶體100具有溝槽結構，亦即複數個或大量溝槽。在每一溝槽107中配置有閘極介電質110及閘極電極111。在每一溝槽107上(亦即在溝槽結構上方)配置有使閘極電極111與源極區域105電絕緣的結構化絕緣層112。在溝槽107之間側向配置有深度延伸p+區域106。換言之，深度延伸p+區域106以結構化形式配置於MOS頂部之側。相較於溝槽107，p+區域106具有較大深度，亦即其保持比MOS頂部更深且自高場強度屏蔽MOS頂部。在結構化絕緣層112上配置有金屬層113。在半導體基板101之背側上配置有汲極金屬化物114。
圖2展示垂直功率電晶體200之一實施例。垂直功率電晶體200包 含半導體基板201，在該半導體基板之前側上配置有磊晶層203。磊晶層203包含摻雜有第一電荷載子之第一半導體材料，例如n型摻雜SiC。在磊晶層203之上部區域中，植入p型摻雜離子，例如Al。因此，在磊晶層203之上部區域中，此處形成充當通道區域的通道層204。可替代地，在磊晶層203上可配置有形成通道區域之p型摻雜磊晶層。在通道層204上配置有包含n+摻雜源極區域205之另一半導體層。垂直功率電晶體200具有溝槽結構。溝槽結構包含第一溝槽207及第二溝槽220。第一溝槽207及第二溝槽220以交互的方式經配置於溝槽結構中。換言之，在側向沿每一第一溝槽207之側一定距離處配置有第二溝槽220。術語第一溝槽207及第二溝槽220此處不理解為意指溝槽之數目，而理解為意指溝槽結構包含兩種不同類型之溝槽。相較於第一溝槽207，第二溝槽220具有較大深度。在每一第一溝槽207中配置有閘極介電質210及閘極電極211。在每一第一溝槽207上配置有使閘極電極211與源極區域205電絕緣的結構化絕緣層212。第二溝槽220經摻雜有第二電荷載子之第二半導體材料填充。在溝槽表面(亦即在溝槽之側下方以及溝槽之側處)與磊晶層203之間配置有包含摻雜有第二電荷載子之第三半導體材料的第一井層219。換言之，第一井層219形成圍繞第二溝槽之填充物的井。在通道層204上配置有金屬層213。在半導體基板201之背側上配置有汲極金屬化物214。
第一溝槽207之深度及第二溝槽220之深度為0.5μm至10μm，第一溝槽207之深度小於第二溝槽220之深度。第一溝槽207與第二溝槽220之間的距離實質上為相同大小且處於0.1μm與10μm之間的範圍內，下限由過程規定且上限由MOS錯合物之其他方面的不充分屏蔽規定。側向位於第一溝槽207與第二溝槽220之間的區域(亦即第一溝槽207與第二溝槽220之間的水平區域，亦即磊晶層203之部分)可具有不同於磊晶層203之其餘部分的摻雜。
可替代地，第一溝槽207之深度可大於第二溝槽220之深度。
視情況，另一磊晶層可經配置於至少一個磊晶層203與MOS頂部或MOS錯合物之間。
第一半導體材料與第二半導體材料不同。
在一例示性具體實例中，半導體基板201及磊晶層203包含SiC。第二半導體材料包含多晶矽(polycrystalline silicon)，下文中亦稱作多晶矽(poly silicon)或多晶Si(poly Si)。第三半導體材料包含高度p型摻雜SiC。閘極介電質210包含SiO2且閘極電極211包含多晶矽。
在另一例示性具體實例中，半導體基板201及磊晶層203包含GaN。
圖3展示垂直功率電晶體300之另一實施例。垂直功率電晶體300包含垂直功率電晶體200之結構，附圖標號之相同最末數字與如圖2中之相同組件相對應。另外，在每一情況下，第一溝槽307具有區域308，該區域自溝槽基部延伸達至第一溝槽307之某一高度。此等區域308至少部分地或完全經第四半導體材料309填充。第四半導體材料309以導電方式連接至至少一個源極區域305。在區域308上方分別配置有閘極介電質310及閘極電極311。在區域308之溝槽表面與磊晶層303之間分別配置有第二井層315。第二井層315包含摻雜有第二電荷載子之第五半導體材料。特別是，第四半導體材料為原位p型摻雜多晶矽。第五半導體材料包含例如SiC。有效摻雜劑量通常超過1E13 cm-3。高效摻雜劑量具有改善MOS頂部之屏蔽的效應。層315之厚度處於0.01μm與4μm之間的範圍內。
第三半導體材料及第五半導體材料可以相同方式製成，從而節省程序步驟。
垂直功率電晶體200及300較佳地為MOSFET。然而，其亦可經設計或實施為HEMT。垂直功率電晶體200及300可用於例如車輛逆變器、光伏 打逆變器、牽引驅動器或高壓整流器中。

Claims (11)

  1. 一種具有至少一個磊晶層(203、303)之垂直功率電晶體(200、300)，該至少一個磊晶層包含摻雜有第一電荷載子之第一半導體材料且具有複數個第一溝槽(207、307)及第二溝槽(220、320)，該第一溝槽(207、307)及該第二溝槽(220、320)以交互的方式配置且自該磊晶層(103、203)之表面延伸至該磊晶層(203、303)之內部中，其中該第二溝槽(220、320)經摻雜有第二電荷載子之第二半導體材料(218、318)填充，該第一電荷載子與該第二電荷載子不同且在該第二溝槽(220、320)之溝槽表面與該磊晶層(203、303)之間配置有包含摻雜有該第二電荷載子之第三半導體材料的第一井層(219、319)，且該第二溝槽之該溝槽表面包含該各別溝槽(207、307)之溝槽基部及該各別溝槽(207、307)之側壁。
  2. 如請求項1所述之垂直功率電晶體(200、300)，其中該第一半導體材料與該第二半導體材料不同，特別是，相較於該第二半導體材料(218、318)，該第一半導體材料具有較大帶隙。
  3. 如請求項1或2所述之垂直功率電晶體(200、300)，其中相較於該第二溝槽(220、320)，該第一溝槽(207、307)具有較小深度。
  4. 如請求項1或2之垂直功率電晶體(200、300)，其中在每一情況下，該第一溝槽(207、307)具有自該溝槽基部延伸達至某一高度之區域(208、308)，該區域(208、308)至少部分地經摻雜有第二電荷載子之第四半導體材料(209、309)填充，且該區域(208、308)電性連接至源極區域(215、315)。
  5. 如請求項4所述之垂直功率電晶體(200、300)，其中在該區域(208、308)之溝槽表面與該磊晶層(203、303)之間配置有包含摻雜有第二電荷載子之第五半導體材料的第二井層(215、315)，且該區域(208、308) 之該溝槽表面包含該各別第一溝槽(207、307)之該溝槽基部及該各別第一溝槽(207、307)之側壁。
  6. 如請求項4所述之垂直功率電晶體(200、300)，其中該某一高度包含該各別第一溝槽(207、307)之深度的百分之十至百分之九十。
  7. 如請求項1或2所述之垂直功率電晶體(200、300)，其中該第一電荷載子為n型傳導且該第二電荷載子為p型傳導。
  8. 如請求項1或2之垂直功率電晶體(200、300)，其中該第一半導體材料包含SiC且該第二半導體材料(218、319)包含多晶Si。
  9. 如請求項1或2所述之垂直功率電晶體(200、300)，其中該第三半導體材料包含SiC。
  10. 如請求項1或2所述之垂直功率電晶體(200、300)，其中該磊晶層(203、303)配置於包含SiC之半導體基板(201、301)上。
  11. 如請求項1或2所述之垂直功率電晶體(200、300)，其中該垂直功率電晶體(200、300)為MOSFET。
TW107115785A 2017-05-10 2018-05-09 具有改善的傳導性和高反向偏壓效能的垂直功率電晶體 TW201901811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017207847.2A DE102017207847A1 (de) 2017-05-10 2017-05-10 Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
??102017207847.2 2017-05-10

Publications (1)

Publication Number Publication Date
TW201901811A true TW201901811A (zh) 2019-01-01

Family

ID=61557228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115785A TW201901811A (zh) 2017-05-10 2018-05-09 具有改善的傳導性和高反向偏壓效能的垂直功率電晶體

Country Status (4)

Country Link
EP (1) EP3646386A1 (zh)
DE (1) DE102017207847A1 (zh)
TW (1) TW201901811A (zh)
WO (1) WO2018206163A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI832493B (zh) * 2022-08-23 2024-02-11 大陸商艾科微電子（深圳）有限公司 半導體裝置及其製造方法
TWI847529B (zh) * 2022-03-30 2024-07-01 日商日立功率半導體股份有限公司 半導體裝置及電力轉換裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
US20130307058A1 (en) * 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Semiconductor Devices Including Superjunction Structure and Method of Manufacturing
DE102015221054A1 (de) * 2015-10-28 2017-05-04 Robert Bosch Gmbh Leistungs-MOSFET und Verfahren zur Herstellung eines Leistungs-MOSFETs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI847529B (zh) * 2022-03-30 2024-07-01 日商日立功率半導體股份有限公司 半導體裝置及電力轉換裝置
TWI832493B (zh) * 2022-08-23 2024-02-11 大陸商艾科微電子（深圳）有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
DE102017207847A1 (de) 2018-11-15
WO2018206163A1 (de) 2018-11-15
EP3646386A1 (de) 2020-05-06

Similar Documents

Publication Publication Date Title
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
US8659076B2 (en) Semiconductor device structures and related processes
KR101404906B1 (ko) 자기-바이어스 전극을 포함하는 수평형 전력 디바이스
TWI512844B (zh) 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ
CN103022156B (zh) 带有集成肖特基势垒二极管的沟槽mosfet器件
US8890238B2 (en) Power semiconductor devices, structures, and related methods
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US8525254B2 (en) Silicone carbide trench semiconductor device
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
CN102244091B (zh) 具有沟槽边缘终端的半导体元件
JP7775935B2 (ja) 半導体装置
CN103329268A (zh) 半导体器件及制造其的方法
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
US10068972B2 (en) Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
CN105826360A (zh) 沟槽型半超结功率器件及其制作方法
CN107104149A (zh) 一种功率半导体器件
TW201901811A (zh) 具有改善的傳導性和高反向偏壓效能的垂直功率電晶體
CN113299750A (zh) 半导体功率器件
JP2012195394A (ja) 半導体装置の製造方法
TW201907564A (zh) 具有改善的傳導性和高反向偏壓效能的垂直功率電晶體
CN103839998A (zh) Ldmos器件及其制造方法
JP2010225748A (ja) 半導体装置
TW201901748A (zh) 具有改善的傳導性和高的反向偏壓效能的垂直功率電晶體
CN115763526A (zh) 半导体结构及其形成方法