[go: up one dir, main page]

TW201841819A - 薄膜電晶體的製備方法 - Google Patents

薄膜電晶體的製備方法 Download PDF

Info

Publication number
TW201841819A
TW201841819A TW106115310A TW106115310A TW201841819A TW 201841819 A TW201841819 A TW 201841819A TW 106115310 A TW106115310 A TW 106115310A TW 106115310 A TW106115310 A TW 106115310A TW 201841819 A TW201841819 A TW 201841819A
Authority
TW
Taiwan
Prior art keywords
layer
photoresist layer
nanowire
photoresist
thin film
Prior art date
Application number
TW106115310A
Other languages
English (en)
Other versions
TWI668183B (zh
Inventor
陳墨
李群慶
張立輝
肖小陽
張金
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201841819A publication Critical patent/TW201841819A/zh
Application granted granted Critical
Publication of TWI668183B publication Critical patent/TWI668183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H10P76/202—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10P14/3462—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明涉及一種薄膜電晶體的製備方法，包括：提供一基底，在基底表面設置一閘極，在閘極表面設置一閘極絕緣層；在閘極絕緣層表面設置一半導體層；在該半導體層表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層；在第一光刻膠層和第二光刻膠層上設置至少一凹槽，使該凹槽對應的半導體層暴露，該奈米線兩端均夾於第一光刻膠層和第二光刻膠層之間；以懸空的奈米線作掩模，向暴露的半導體層表面沈積一導電薄膜層，該導電薄膜層具有奈米級溝道，且被分隔為兩區域，一源極、一汲極；去除該第一光刻膠層、第二光刻膠層及奈米線結構。

Description

薄膜電晶體的製備方法
本發明涉及微納加工技術領域，特別涉及一種具有奈米級溝道的薄膜電晶體的製備方法。
隨著電子資訊產業的不斷發展，積體電路的製備技術越來越受到廣泛關注。然，溝道寬度是衡量積體電路集成度的重要標誌，也代表了半導體業的發展水準。先前技術在製備薄膜電晶體時，薄膜電晶體的的溝道寬度已達到奈米級範圍。 常規製備薄膜電晶體溝道的方法如蒸發剝離或蝕刻方法等都要先由光刻膠得到小尺寸的結構，然後再基於此結構進行後續的加工。然，這些方法的問題在於：首先，小尺寸的光刻膠很難實現，過厚的膠本身很難立住，容易倒塌，過薄的膠很難實現圖形轉移；其次，剝離或者蝕刻過程會對光刻膠有影響，導致光刻膠的殘留，對後續結構產生影響。
有鑒於此，提供一種方法簡單、易操作的具有奈米級溝道的薄膜電晶體的製備方法實為必要。
一種薄膜電晶體的製備方法，其包括以下步驟：提供一基底，在所述基底的表面設置一閘極，在所述閘極遠離基底的表面設置一閘極絕緣層；在所述閘極絕緣層遠離所述閘極的表面設置一半導體層；在所述半導體層遠離閘極絕緣層的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層，且所述奈米線結構夾於該第一光刻膠層和第二光刻膠層之間，所述奈米線結構包括至少一奈米線；在所述第一光刻膠層和第二光刻膠層上設置至少一凹槽，並使得該凹槽處對應的半導體層的表面暴露，所述奈米線部份暴露並懸空於所述凹槽處，該奈米線的兩端均夾於所述第一光刻膠層和第二光刻膠層之間；以懸空的奈米線作掩模，向暴露的半導體層表面沈積一導電薄膜層，所述導電薄膜層具有與所述奈米線對應的奈米級溝道，所述導電薄膜層被該奈米級溝道分隔為兩區域，即一源極、一汲極；去除所述第一光刻膠層、第二光刻膠層及奈米線結構。
一種薄膜電晶體的製備方法，其包括以下步驟：提供一基底，在所述基底的表面設置一半導體層；在所述半導體層遠離所述基底的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層，且所述奈米線結構夾於該第一光刻膠層和第二光刻膠層之間，所述奈米線結構包括至少一奈米線；在所述第一光刻膠層和第二光刻膠層上設置至少一凹槽，並使得該凹槽處對應的半導體層的表面暴露，所述奈米線部份暴露並懸空於所述凹槽處，該奈米線的兩端均夾於所述第一光刻膠層和第二光刻膠層之間；以懸空的奈米線作掩模，向暴露的半導體層表面沈積一導電薄膜層，所述導電薄膜層具有與所述奈米線對應的奈米級溝道，所述導電薄膜層被該奈米級溝道分隔為兩區域，即一源極、一汲極；去除所述第一光刻膠層、第二光刻膠層及奈米線結構；在所述半導體層遠離基底的表面設置一絕緣層，該絕緣層覆蓋所述源極、汲極，在所述絕緣層遠離所述半導體層的表面設置一閘極。
相較于先前技術，本發明提供的具有奈米級溝道薄膜電晶體的製備方法，通過採用奈米線作為掩模，奈米線的形貌可基本轉移到基底上，因此可以得到尺寸很小的溝道；通過對奈米線尺寸的選擇，可相應控制溝道的尺寸；製備方法對基底及沈積材料要求不高，且製備方法簡單、易操作。
下面將結合具體實施例，對本發明提供的奈米級溝道、具有奈米級溝道的薄膜電晶體的製備方法作進一步詳細說明。
請參閱圖1，本發明第一實施例提供的奈米級溝道18的製備方法，其包括以下步驟：
步驟S11，提供一基底11，在所述基底11的表面層疊設置一第一光刻膠層12、一奈米碳管結構13、一第二光刻膠層14，且所述奈米碳管結構13夾於該第一光刻膠層12和第二光刻膠層14之間，所述奈米碳管結構13包括至少一奈米碳管線；
步驟S12，在所述第一光刻膠層12和第二光刻膠層14上形成至少一凹槽，並使得該凹槽處對應的基底11的表面暴露，所述奈米碳管線部份暴露並懸空於所述凹槽處，該奈米碳管線的兩端均夾於所述第一光刻膠層12和第二光刻膠層14之間；
步驟S13，以懸空的奈米碳管線作掩模，向所述基底11暴露的表面沈積一薄膜層15，所述薄膜層15具有與所述奈米碳管線對應的奈米級溝道18。
在步驟S11中，所述基底11的材料不限，可為二氧化矽、氮化矽等材料形成的絕緣基板，金、鋁、鎳、鉻、銅等材料形成的金屬基板，或者矽、氮化鎵、砷化鎵等材料形成的半導體基板。本實施例中，所述基底11的材料為矽基底。
所述第一光刻膠層12及第二光刻膠層14的種類不限，可為負性光刻膠或正性光刻膠。優選地，該第二光刻膠層14與所述第一光刻膠層12為同性光刻膠，即所述第二光刻膠層14與第一光刻膠層12均為正性光刻膠或均為負性光刻膠。該第一光刻膠層12及第二光刻膠層14可為電子束光刻膠或紫外光刻膠。優選地，所述第一光刻膠層12及第二光刻膠層14為電子束光刻膠。具體地，該第一光刻膠層12及第二光刻膠層14可為PMMA膠、ZEP膠等。所述第一光刻膠層12的厚度為50奈米-400奈米。所述第二光刻膠層14的厚度為50奈米-300奈米。優選地，該第一光刻膠層12的厚度為100奈米-350奈米，該第二光刻膠層14的厚度為100奈米-250奈米。本實施例中，所述第一光刻膠層為ZEP 520A膠，厚度為320奈米；所述第二光刻膠層為PMMA 950A4膠，厚度為220奈米。
所述奈米碳管結構13包括至少一奈米碳管線，具體地，該奈米碳管結構13包括單根奈米碳管線或複數奈米碳管線。當該奈米碳管結構13包括複數奈米碳管線時，所述複數奈米碳管線可基本沿同一方向延伸，也可呈交叉式排列為網路結構。具體地，該複數奈米碳管線呈平行排列方式分佈時，所述複數奈米碳管線中相鄰兩根奈米碳管線的間隔距離大於等於50奈米，優選地，相鄰兩根奈米碳管線的間隔距離大於等於100奈米。所述奈米碳管線是由長的單壁奈米碳管形成，所述單壁奈米碳管的直徑為0.5奈米-2奈米。所述單壁奈米碳管的長度大於等於1微米，優選地，該單壁奈米碳管的長度大於20微米。所述單壁奈米碳管可通過化學氣相沈積法製備獲得。本實施例中，所述奈米碳管結構13是由複數平行排列的奈米碳管線組成，相鄰兩根奈米碳管線的間隔距離為1微米，每根奈米碳管線包括單根單壁奈米碳管，所述單壁奈米碳管的直徑為1奈米，單壁奈米碳管的長度為50微米。
進一步，所述奈米碳管結構13還可以採用其它奈米線結構代替，只要奈米線的直徑範圍達到需要即可。具體地，所述奈米線結構的材料可為金屬奈米線，如鎳、鉑、金等；也可為半導體奈米線，如InP，Si，GaN等；絕緣體奈米線，如SiO2 ，TiO2 等。所述奈米線結構的製備方法為常規的製備奈米線的方法即可。
在所述基底11的表面層疊設置所述第一光刻膠層12、奈米碳管結構13、第二光刻膠層14可通過以下幾種方法實現：方法一、所述第一光刻膠層12、奈米碳管結構13、第二光刻膠層14按順序依次單層沈積在所述基底11的表面上得到；方法二、先在所述基底11的表面沈積所述第一光刻膠層12，再將所述奈米碳管結構13及第二光刻膠層14作為一整體設置於該第一光刻膠層12的表面上；方法三、先將所述第一光刻膠層12及奈米碳管結構13作為一整體結構設置於所述基底11的表面，再沈積該第二光刻膠層14於該奈米碳管結構13上；方法四、先將所述第一光刻膠層12及一奈米碳管結構單元131作為一整體結構設置於所述基底11的表面，再將所述第二光刻膠層14及一奈米碳管結構單元132作為一整體結構設置於所述奈米碳管結構單元131的表面上，且所述奈米碳管結構單元131與所述奈米碳管結構單元132接觸並形成所述奈米碳管結構13。
具體地，請參閱圖2，所述方法一可包括以下步驟：步驟一，通過旋塗方法在所述基底11的表面沈積所述第一光刻膠層12；步驟二，在一生長基底10上生長所述奈米碳管結構13；步驟三，將該奈米碳管結構13直接轉移至所述第一光刻膠層12的表面；步驟四，將所述第二光刻膠層14旋塗於第一光刻膠層12的表面上，覆蓋所述奈米碳管結構13，使得該奈米碳管結構13夾於兩光刻膠層之間。
請參閱圖3，所述方法二具體包括以下步驟：步驟一，通過旋塗方法在所述基底11的表面沈積所述第一光刻膠層12；步驟二，在一生長基底10上生長所述奈米碳管結構13；步驟三，將所述第二光刻膠層14旋塗於該生長基底10上，覆蓋該奈米碳管結構13；步驟四，將所述奈米碳管結構13及第二光刻膠層14脫離該生長基底10，所述奈米碳管結構13及第二光刻膠層14作為一整體設置於該第一光刻膠層12的表面上，並使得該奈米碳管結構13夾於兩光刻膠層之間。所述奈米碳管結構13及第二光刻膠層14脫離該生長基底10時，所述奈米碳管結構13黏結或吸附在第二光刻膠層14表面。
請參閱圖4，所述方法三具體包括以下步驟：步驟一，在一生長基底10上生長所述奈米碳管結構13；步驟二，將所述第一光刻膠層12旋塗於該生長基底10上，覆蓋該奈米碳管結構13；步驟三，將所述奈米碳管結構13及第一光刻膠層12脫離該生長基底10，並將所述奈米碳管結構13及第一光刻膠層12作為一整體設置於所述基底11的表面，且所述第一光刻膠層12設置於所述基底11和奈米碳管結構13之間；步驟四，在所述第一光刻膠層12上設置有奈米碳管結構13的表面旋塗所述第二光刻膠層14，使得該奈米碳管結構13夾於兩光刻膠層之間。
請參閱圖5，所述方法四具體包括以下步驟：步驟一，在一第一生長基底101上生長所述奈米碳管結構單元131，將所述第一光刻膠層12旋塗於該第一生長基底101上，覆蓋該奈米碳管結構單元131；步驟二，將所述奈米碳管結構單元131及第一光刻膠層12脫離該第一生長基底101，並將所述奈米碳管結構單元131及第一光刻膠層12作為一整體設置於所述基底11的表面，且所述第一光刻膠層12設置於所述基底11和奈米碳管結構單元131之間；步驟三，在一第二生長基底102上生長所述奈米碳管結構單元132，將所述第二光刻膠層14旋塗於該第二生長基底102上，覆蓋該奈米碳管結構單元132；步驟四，將所述奈米碳管結構單元132及第二光刻膠層14脫離該第二生長基底102，並將所述奈米碳管結構單元132及第二光刻膠層14作為一整體設置於所述奈米碳管結構單元131的表面，且所述奈米碳管結構單元131與所述奈米碳管結構單元132接觸形成所述奈米碳管結構13。
進一步，所述奈米碳管結構單元131和132均可包括複數平行排列的奈米碳管線。將所述奈米碳管結構單元132設置於所述奈米碳管結構單元131時，所述奈米碳管結構單元132中奈米碳管線的延伸方向可與所述奈米碳管結構單元131中奈米碳管線的延伸方向交叉設置，從而製備得到的所述奈米碳管結構13可包括交叉排列的奈米碳管線。
在步驟S12中，所述凹槽可通過預先在所述第二光刻膠層14的表面選定一圖案，再對該圖案對應的第一光刻膠層12和第二光刻膠層14進行曝光，顯影去除相應的光刻膠得到。同時，在去除光刻膠後，所述凹槽對應的基底11的表面暴露。優選地，所述凹槽處對應的整個基底表面均暴露。根據所述第一光刻膠層12和第二光刻膠層14的表面面積，可只設置一個凹槽，也可同時設置複數間隔分佈的凹槽，且每個凹槽對應的基底11的表面均暴露，每個凹槽對應的部份奈米碳管結構13均懸空設置。所述凹槽形狀與圖案相對應，可根據需要設定，所述凹槽的形狀可為條形凹槽、圓形凹槽、多邊形凹槽等。本實施例中，在所述光刻膠層上設置複數間隔且平行分佈的條形凹槽，所述條形凹槽的寬度為300奈米。
在對第一光刻膠層12和第二光刻膠層14進行曝光時，採用曝光光束的強度需根據光刻膠層的材料及厚度進行調節選擇。具體地，對選定圖案區域的光刻膠進行曝光的過程為：採用光束垂直照射圖案區域，該光束可穿過第二光刻膠層14並照射到第一光刻膠層12上，光束的垂直入射可使得第一光刻膠層12與第二光刻膠層14曝光的區域相同。曝光光刻膠層採用的光束可為電子束。
顯影去除光刻膠的方法為：將曝光後的第一光刻膠層12及第二光刻膠層14置於一顯影溶液中一段時間，所述顯影液為乙酸戊酯的混合溶液，顯影時間為90s。其中，所述顯影液不限於上述一種，只要滿足光刻膠顯影即可。進一步，還可採用定影液去定影，定影時間為30s。所述顯影時間可根據顯影液成分濃度等確定。顯影處理後，所述圖案區域對應的第一光刻膠層12及第二光刻膠層14被去掉得到凹槽。所述奈米碳管結構13由於不會受曝光和顯影的影響，從而對應於凹槽處的奈米碳管線會暴露出來。請參閱圖6，圖6(a)-(b)為曝光顯影暴露出奈米碳管線的掃描電鏡照片，其中(b)為(a)的局部放大圖。同時，暴露的奈米碳管線的兩端由於仍被夾於第一光刻膠層12和第二光刻膠層14中，因此，該暴露的奈米碳管線會懸空於暴露的基底之上。
在步驟S13中，所述薄膜層15的材料可為金、鎳、鈦、鐵、鋁等金屬材料，也可為氧化鋁、氧化鎂、氧化鋅、氧化鉿、二氧化矽等非金屬材料，所述薄膜層15的材料不限於上述列舉材料，只要確保材料能夠沈積為薄膜即可。所述薄膜層15可通過電子束蒸鍍法、磁控濺射法等方法沈積，所述沈積的方法不限於上述列舉的方法，只要保證沈積過程中奈米碳管線的結構不被破壞即可。所述薄膜層15的厚度需根據所述第一光刻膠層12的厚度及奈米碳管線對薄膜材料的承載力進行調節。可以理解，該薄膜層15的厚度應低於所述第一光刻膠層12的厚度，這樣可以使得奈米碳管線能夠始終保持對於所述薄膜層15是懸空設置的，而不會與該薄膜層15接觸，更不會被該薄膜層15包裹住。同時，如果所述薄膜層15的厚度太大，沈積時間變長，沈積過程中堆積在懸空的奈米碳管線表面的沈積材料變重，容易壓垮奈米碳管線，從而使得奈米碳管線失去作掩模的作用。
在向所述基底表面沈積所述薄膜層15的過程中，懸空的奈米碳管線作為掩模會遮擋一部份沈積材料，從而使得在基底表面上與奈米碳管線對應的區域處不會沈積薄膜材料，基底表面的其它區域由於未有掩模遮擋而沈積有薄膜材料。可以理解，未沈積薄膜材料的區域是由奈米碳管線作為掩模形成，則該區域的形狀和尺寸與奈米碳管線的形狀和尺寸相同或相似，且未沈積薄膜材料的區域兩側均沈積有薄膜材料，在此該未沈積薄膜材料的區域可稱為溝道。
然，在實際製備過程中，沈積的材料在沈積過程中並非嚴格意義上垂直於基底表面沈積，而是有一定偏差，從而使得溝道的寬度並不能與奈米碳管線的直徑完全相同。例如，當沈積材料通過一點狀蒸發源蒸鍍時，沈積材料並非垂直於基底表面沈積，而是有一定的偏差角度，從而使得溝道的寬度略大於奈米碳管線的直徑。另外，所述懸空的奈米碳管線是通過去除光刻膠得到，在光刻膠的去除過程中，由於製備工藝的偏差，可能存在部份光刻膠殘留在奈米碳管的情況，這時，該懸空的奈米碳管線的直徑會略大於奈米碳管線本身的直徑，從而使得製備得到的溝道的寬度也會略大於奈米碳管線的直徑。然，上述偏差雖會使溝道寬度略微變大，但溝道寬度仍可保持在奈米級範圍。可以理解，所述奈米碳管線的直徑越小，溝道的寬度也越小。由於所述奈米碳管線是由單壁奈米碳管形成，單壁奈米碳管的直徑在奈米級範圍，從而所述溝道的寬度也在奈米級範圍內。通過所述奈米碳管線作為掩模，得到的奈米級溝道的寬度可為5-10奈米。請參閱圖7，圖7(c)-(d)是以奈米碳管線為掩模得到的奈米級溝道的掃描電鏡照片，從圖中可明顯看出，溝道的寬度奈米級範圍內。本實施例中，所述奈米級溝道的寬度為7.5奈米。
進一步，還可包括去除第一光刻膠層12、第二光刻膠層14及奈米碳管結構13的步驟，以使得製備得到的奈米級溝道可更方便使用。具體地，將步驟S13得到的結構置於去膠溶液中，所述去膠溶液可為丙酮溶液、丁酮溶液。本實施例中，所述第一光刻膠層12及第二光刻膠層14溶于丁酮溶液中被去除，所述奈米碳管結構由於夾於上述兩光刻膠層中，也會一同被去除。從而，在所述基底11的表面只沈積有所述薄膜層15，且形成所述奈米級溝道。
本發明提供的奈米級溝道的製備方法，通過採用奈米碳管線作為掩模，奈米碳管的形貌可基本轉移到基底上，因此可以得到尺寸很小的溝道；通過對奈米碳管尺寸的選擇，可相應控制溝道的尺寸；製備過程中，奈米碳管線由於是懸空設置而未與所述薄膜層15接觸，從而容易去除奈米碳管線掩模，例如通過去除第一光刻膠層12及第二光刻膠層14去除奈米碳管線；同時在去除奈米碳管線的過程中該薄膜層15也能夠保持完整而不會受到破壞；製備方法對基底及沈積材料要求不高，且製備方法簡單、易操作。
請參閱圖8，本發明第二實施例提供一種具有奈米級溝道的薄膜電晶體20的製備方法，其包括以下步驟： 步驟S21，提供一基底21，在所述基底21的表面設置一閘極22，在所述閘極22遠離基底21的表面設置一閘極絕緣層23； 步驟S22，在所述閘極絕緣層23遠離所述閘極22的表面設置一半導體層24； 步驟S23，在所述半導體層24遠離閘極絕緣層23的表面層疊設置一第一光刻膠層12、一奈米碳管結構13、一第二光刻膠層14，且所述奈米碳管結構13夾於該第一光刻膠層12和第二光刻膠層14之間，所述奈米碳管結構13包括至少一奈米碳管線； 步驟S24，在所述第一光刻膠層12和第二光刻膠層14上設置至少一凹槽，並使得該凹槽處對應的半導體層24的表面暴露，所述奈米碳管線部份暴露並懸空於所述凹槽處，該奈米碳管線的兩端均夾於所述第一光刻膠層12和第二光刻膠層14之間； 步驟S25，以懸空的奈米碳管線作掩模，向暴露的半導體層24表面沈積一導電薄膜層16，所述導電薄膜層16具有與所述奈米碳管線對應的奈米級溝道18，所述導電薄膜層16被該奈米級溝道18分隔為兩區域，即一源極25、一汲極26; 步驟S26，去除所述第一光刻膠層12、第二光刻膠層14及奈米碳管結構13。
在步驟S21中，所述閘極22均由導電材料組成，該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。
所述閘極絕緣層23的材料可選擇為氧化鋁、氧化鉿、氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。
所述閘極絕緣層23通過磁控濺射法、電子束沈積法等形成於所述閘極22的表面並覆蓋所述閘極22。本實施例中，所述閘極絕緣層23通過電子束蒸發沈積法形成，該閘極絕緣層23為氧化鋁層。
在步驟S22中，所述半導體層24的材料可為砷化鎵、磷化鎵、氮化鎵、碳化矽、矽化鍺、矽、鍺、奈米碳管、石墨烯、硫化鉬等。所述半導體層24可根據材料不同，採用直接平鋪、外延生長、氣相沈積法等方法形成於所述閘極絕緣層23的表面。進一步，當所述半導體層24為奈米碳管層、石墨烯層或硫化鉬層時，可通過光刻膠轉移至所述閘極絕緣層23的表面。具體地，在所述半導體層24的表面旋塗所述第一光刻膠層12，再將該半導體層24與所述第一光刻膠層12一起轉移至所述閘極絕緣層23的表面，且所述半導體層24位於該閘極絕緣層23與該第一光刻膠層12之間。所述半導體層24的厚度可根據需要製備。所述半導體層24的厚度大於5奈米。本實施例中，所述半導體層24的厚度為10奈米。
在步驟S23-S25中，在所述半導體層24的表面設置凹槽製備溝道的方法與第一實施例提供的製備奈米級溝道的步驟相似，其區別在於，本實施例是直接在所述半導體層24的表面上沈積所述導電薄膜層16，所述導電薄膜層16可直接作為源極和汲極，而且通過該製備方法可得到具有奈米級溝道的薄膜電晶體。
進一步，所述源極25和汲極26並不限於製備在半導體層上，還可以製備在其它材料製備的基底上，如絕緣材料。只要滿足基底能夠支撐該兩電極作為源極、汲極即可。
所述步驟S26與第一實施例中去除所述第一光刻膠層12、第二光刻膠層14及奈米碳管結構13的步驟相同，在去除多餘的光刻膠層及奈米碳管結構後，所述薄膜電晶體20可方便使用。
進一步，根據製備得到的奈米級溝道的數量和位置，可同時製備複數薄膜電晶體。每個薄膜電晶體均對應一奈米級溝道，且該複數薄膜電晶體呈圖案化分佈。該複數薄膜電晶體可共用同一閘極，也可每個薄膜電晶體單獨對應一閘極。同樣地，該複數薄膜電晶體可共用同一半導體層，也可每個薄膜電晶體單獨對應一半導體層。具體地，提供一基底，在所述基底的表面設置複數閘極，該複數閘極呈圖案化分佈；在該複數閘極遠離基底的表面設置一閘極絕緣層；在所述閘極絕緣層遠離閘極表面設置複數半導體層，該複數半導體層呈圖案化分佈，且每個半導體層對應一閘極；在所述複數半導體層的表面製備奈米級溝道，且每個半導體層對應一奈米級溝道。
請參閱圖9，本發明第三實施例提供一種具有奈米級溝道的薄膜電晶體30的製備方法，其包括以下步驟： 步驟S31，提供一基底31，在所述基底31的表面設置一半導體層32； 步驟S32，在所述半導體層32遠離所述基底31的表面層疊設置一第一光刻膠層12、一奈米碳管結構13、一第二光刻膠層14，且所述奈米碳管結構13夾於該第一光刻膠層12和第二光刻膠層14之間，所述奈米碳管結構13包括至少一奈米碳管線； 步驟S33，在所述第一光刻膠層12和第二光刻膠層14上設置至少一凹槽，並使得該凹槽處對應的半導體層32的表面暴露，所述奈米碳管線部份暴露並懸空於所述凹槽處，該奈米碳管線的兩端均夾於所述第一光刻膠層12和第二光刻膠層14之間； 步驟S34，以懸空的奈米碳管線作掩模，向暴露的半導體層32表面沈積一導電薄膜層16，所述導電薄膜層16具有與所述奈米碳管線對應的奈米級溝道18，所述導電薄膜層16被該奈米級溝道18分隔為兩區域，即一源極33、一汲極34； 步驟S35，去除所述第一光刻膠層12、第二光刻膠層14及奈米碳管結構13； 步驟S36，在所述半導體層32遠離基底31的表面設置一絕緣層35，該絕緣層35覆蓋所述源極33、汲極34，在所述絕緣層35遠離所述半導體層32的表面設置一閘極36。
本發明第三實施例提供的薄膜電晶體30與第二實施例提供的薄膜電晶體20基本相同，其區別在於：第三實施例為頂柵型薄膜電晶體。所述半導體層32設置於所述基底31與所述源極33、汲極34之間，所述閘極36通過絕緣層35與所述源極33、汲極34及半導體層32絕緣設置。
請參閱圖10，本發明第四實施例提供一種具有奈米級溝道的薄膜電晶體40的製備方法，其包括以下步驟： 步驟S41，提供一半導體基底41，在所述半導體基底41的表面上設置一絕緣層42，在所述絕緣層42遠離所述半導體基底41的表面上設置一半導體層43； 步驟S42，在所述半導體層43遠離所述半導體基底41的表面上層疊設置一第一光刻膠層12、一奈米碳管結構13、一第二光刻膠層14，且所述奈米碳管結構13夾於該第一光刻膠層12和第二光刻膠層14之間，所述奈米碳管結構13包括至少一奈米碳管線； 步驟S43，在所述第一光刻膠層12和第二光刻膠層14上設置至少一凹槽，並使得該凹槽處對應的半導體層43的表面暴露，所述奈米碳管線部份暴露並懸空於所述凹槽處，該奈米碳管線的兩端均夾於所述第一光刻膠層12和第二光刻膠層14之間； 步驟S44，以懸空的奈米碳管線作掩模，向暴露的半導體層43表面沈積一導電薄膜層16，所述導電薄膜層16具有與所述奈米碳管線對應的奈米級溝道18，所述導電薄膜層16被該奈米級溝道18分隔為兩區域，即一源極44、一汲極45； 步驟S45，去除所述第一光刻膠層12、第二光刻膠層14及奈米碳管結構13； 步驟S46，在所述半導體基底41的表面設置一閘極46，所述閘極46與該半導體基底41電連接。
本發明第四實施例提供的薄膜電晶體40與第二實施例提供的薄膜電晶體20基本相同，其區別在於：所述薄膜電晶體40中的閘極46直接設置在半導體基底41的表面上，與半導體基底41電連接，通過該半導體基底41的電傳導以調控源極44、汲極45之間的電壓。所述薄膜電晶體40在製備過程中，由於所述閘極46與奈米碳管線在基底的同一側，以奈米碳管線作掩模製備得到的奈米級溝道與所述閘極也在基底的同側。當該奈米級溝道與所述閘極在同一側時，該奈米級溝道與該閘極的相對位置無需精確對準，因此，在鋪設奈米碳管線時，無需精確對焦奈米碳管線與所述閘極的相對位置，操作簡單。
具體地，所述半導體基底41的材料可為矽、砷化鎵、磷化鎵、氮化鎵、碳化矽、矽化鍺等。該半導體基底41不僅起到支撐作用，還可用於導電以使閘極46調控源極44和汲極45。
所述閘極46直接設置於所述半導體基底41的表面上，與該半導體基底41電連接。在製備所述閘極46之前，如果所述絕緣層42覆蓋整個所述半導體基底41的表面上，可進一步包括去除部份絕緣層42以暴露部份半導體基底41的表面的步驟，從而可將所述閘極46直接設置在該半導體基底41的表面上，且所述閘極46與所述源極44、汲極45間隔設置。
進一步，在所述半導體層43的表面可同時設置複數源極和汲極，該複數源極、汲極可同時由該閘極46調控。所述閘極46的位置是可調的，並不局限於該半導體基底41表面的固定位置，只要符合該閘極46與所述源極、汲極絕緣即可。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧生長基底
101‧‧‧第一生長基底
102‧‧‧第二生長基底
11、21、31‧‧‧基底
12‧‧‧第一光刻膠層
13‧‧‧奈米碳管結構
131、132‧‧‧奈米碳管結構單元
14‧‧‧第二光刻膠層
15‧‧‧薄膜層
16‧‧‧導電薄膜層
18‧‧‧奈米級溝道
20、30、40‧‧‧薄膜電晶體
22、36、46‧‧‧閘極
23‧‧‧閘極絕緣層
24、32、43‧‧‧半導體層
25、33、44‧‧‧源極
26、34、45‧‧‧汲極
35、42‧‧‧絕緣層
41‧‧‧半導體基底
圖1為本發明第一實施例提供的所述奈米級溝道的製備方法的流程圖。
圖2為本發明第一實施例提供的層疊設置第一光刻膠層、奈米碳管結構、第二光刻膠層的方法一的流程圖。
圖3為本發明第一實施例提供的層疊設置第一光刻膠層、奈米碳管結構、第二光刻膠層的方法二的流程圖。
圖4為本發明第一實施例提供的層疊設置第一光刻膠層、奈米碳管結構、第二光刻膠層的方法三的流程圖。
圖5為本發明第一實施例提供的層疊設置第一光刻膠層、奈米碳管結構、第二光刻膠層的方法四的流程圖。
圖6為本發明第一實施例提供的曝光顯影暴露出奈米碳管線的掃描電鏡照片。
圖7為本發明第一實施例提供的奈米級溝道的掃描電鏡照片。
圖8為本發明第二實施例提供的具有奈米級溝道的薄膜電晶體的製備方法的流程圖。
圖9為本發明第三實施例提供的具有奈米級溝道的薄膜電晶體的製備方法的流程圖。
圖10為本發明第四實施例提供的具有奈米級溝道的薄膜電晶體的製備方法的流程圖。
無

Claims (11)

  1. 一種薄膜電晶體的製備方法，其包括以下步驟： 提供一基底，在所述基底的表面設置一閘極，在所述閘極遠離基底的表面設置一閘極絕緣層； 在所述閘極絕緣層遠離所述閘極的表面設置一半導體層； 在所述半導體層遠離閘極絕緣層的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層，且所述奈米線結構夾於該第一光刻膠層和第二光刻膠層之間，所述奈米線結構包括至少一奈米線； 在所述第一光刻膠層和第二光刻膠層上設置至少一凹槽，並使得該凹槽處對應的半導體層的表面暴露，所述奈米線部份暴露並懸空於所述凹槽處，該奈米線的兩端均夾於所述第一光刻膠層和第二光刻膠層之間； 以懸空的奈米線作掩模，向暴露的半導體層表面沈積一導電薄膜層，所述導電薄膜層具有與所述奈米線對應的奈米級溝道，所述導電薄膜層被該奈米級溝道分隔為兩區域，即一源極、一汲極； 去除所述第一光刻膠層、第二光刻膠層及奈米線結構。
  2. 如請求項1所述的薄膜電晶體的製備方法，其中，在所述半導體層遠離閘極絕緣層的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層的方法包括以下步驟：在所述半導體層的表面設置所述第一光刻膠層；再將所述奈米線結構及第二光刻膠層一起轉移至該第一光刻膠層的表面。
  3. 如請求項1所述的薄膜電晶體的製備方法，其中，在所述半導體層遠離閘極絕緣層的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層的方法包括以下步驟：將所述第一光刻膠層及奈米線結構一起轉移至所述半導體層的表面；再將該第二光刻膠層設置于該奈米線結構的表面。
  4. 如請求項1所述的薄膜電晶體的製備方法，其中，在所述半導體層遠離閘極絕緣層的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層的方法包括以下步驟：將所述第一光刻膠層及一第一奈米線結構單元一起轉移至所述半導體層的表面；再將所述第二光刻膠層及一第二碳奈米管結構單元一起轉移至所述第一奈米線結構單元的表面上，且所述第一奈米線結構單元與所述第二奈米線結構單元接觸並形成所述奈米線結構。
  5. 如請求項1所述的薄膜電晶體的製備方法，其中，所述奈米線結構包括複數奈米線，所述複數奈米線沿同一方向延伸或交叉排列。
  6. 如請求項1所述的薄膜電晶體的製備方法，其中，所述凹槽是通過圖案化曝光所述第一光刻膠層和第二光刻膠層得到。
  7. 如請求項1所述的薄膜電晶體的製備方法，其中，所述第一光刻膠層的厚度為50奈米-400奈米。
  8. 如請求項1所述的薄膜電晶體的製備方法，其中，所述導電薄膜層的厚度小於所述第一光刻膠層的厚度。
  9. 如請求項1所述的薄膜電晶體的製備方法，其中，進一步包括在製備得到奈米級溝道後去除第一光刻膠層、第二光刻膠層及奈米線結構的步驟。
  10. 如請求項9所述的薄膜電晶體的製備方法，其中，去除所述第一光刻膠層、第二光刻膠層及奈米線結構的方法為將所述第一光刻膠層、第二光刻膠層及奈米線結構置於去膠溶液中去除。
  11. 一種薄膜電晶體的製備方法，其包括以下步驟： 提供一基底，在所述基底的表面設置一半導體層； 在所述半導體層遠離所述基底的表面層疊設置一第一光刻膠層、一奈米線結構、一第二光刻膠層，且所述奈米線結構夾於該第一光刻膠層和第二光刻膠層之間，所述奈米線結構包括至少一奈米線； 在所述第一光刻膠層和第二光刻膠層上設置至少一凹槽，並使得該凹槽處對應的半導體層的表面暴露，所述奈米線部份暴露並懸空於所述凹槽處，該奈米線的兩端均夾於所述第一光刻膠層和第二光刻膠層之間； 以懸空的奈米線作掩模，向暴露的半導體層表面沈積一導電薄膜層，所述導電薄膜層具有與所述奈米線對應的奈米級溝道，所述導電薄膜層被該奈米級溝道分隔為兩區域，即一源極、一汲極； 去除所述第一光刻膠層、第二光刻膠層及奈米線結構； 在所述半導體層遠離基底的表面設置一絕緣層，該絕緣層覆蓋所述源極、汲極，在所述絕緣層遠離所述半導體層的表面設置一閘極。
TW106115310A 2017-04-13 2017-05-09 薄膜電晶體的製備方法 TWI668183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710239930.6A CN108735602A (zh) 2017-04-13 2017-04-13 薄膜晶体管的制备方法
??201710239930.6 2017-04-13

Publications (2)

Publication Number Publication Date
TW201841819A true TW201841819A (zh) 2018-12-01
TWI668183B TWI668183B (zh) 2019-08-11

Family

ID=63790952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115310A TWI668183B (zh) 2017-04-13 2017-05-09 薄膜電晶體的製備方法

Country Status (3)

Country Link
US (2) US10312354B2 (zh)
CN (1) CN108735602A (zh)
TW (1) TWI668183B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3970401A (en) * 1999-11-29 2001-06-04 Trustees Of The University Of Pennsylvania, The Fabrication of nanometer size gaps on an electrode
JP2007158119A (ja) * 2005-12-06 2007-06-21 Canon Inc ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体
US8022393B2 (en) * 2008-07-29 2011-09-20 Nokia Corporation Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
US7884004B2 (en) 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
TW201324608A (zh) 2011-12-05 2013-06-16 財團法人國家實驗研究院 光阻層結構用於製作奈米尺度圖案的方法及其裝置
KR20140025224A (ko) * 2012-08-22 2014-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
CN103765597B (zh) * 2012-11-02 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN104876181B (zh) * 2014-02-28 2017-04-26 清华大学 纳米结构的转移方法
CN106276778B (zh) * 2015-05-21 2018-08-14 清华大学 一种金属纳米线膜的制备方法以及导电元件
CN108735818A (zh) * 2017-04-13 2018-11-02 清华大学 薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US20190245068A1 (en) 2019-08-08
CN108735602A (zh) 2018-11-02
US10312354B2 (en) 2019-06-04
US20180301546A1 (en) 2018-10-18
US11011628B2 (en) 2021-05-18
TWI668183B (zh) 2019-08-11

Similar Documents

Publication Publication Date Title
TWI639551B (zh) 半導體器件
TWI667193B (zh) 奈米級溝道的製備方法
CN105789549B (zh) 一种在二维材料上制备电极的方法
TWI622181B (zh) 奈米異質結構
TWI664140B (zh) 薄膜電晶體的製備方法
CN109273438A (zh) 电子元件用图案制造方法及包含该图案的纤维型电子元件
TWI668183B (zh) 薄膜電晶體的製備方法
CN103787270A (zh) 一种采用原子力显微镜加工石墨烯超晶格纳米结构的方法
TWI668185B (zh) 薄膜電晶體的製備方法
TWI668186B (zh) 奈米級溝道的製備方法
CN105551968B (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
CN109509787A (zh) 自组织锗硅纳米线量子点芯片及其制备方法
TWI639550B (zh) 奈米異質結構的製備方法
KR101182522B1 (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
CN103112818A (zh) 一种利用扫描电镜在单根微纳线上制作金属电极的方法
TWI668184B (zh) 奈米微結構的製備方法
CN104465327B (zh) 纳米对电极及其制备方法
CN110683508B (zh) 一种碳纳米管平行阵列的制备方法
TWI667194B (zh) 奈米帶的製備方法
CN101552206B (zh) 在ZnO纳米线场效应管制备中实现ZnO纳米线固定的方法
CN101552203A (zh) 在ZnO纳米线场效应管制备中实现ZnO纳米线固定的方法