[go: up one dir, main page]

TW201818477A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201818477A
TW201818477A TW106138423A TW106138423A TW201818477A TW 201818477 A TW201818477 A TW 201818477A TW 106138423 A TW106138423 A TW 106138423A TW 106138423 A TW106138423 A TW 106138423A TW 201818477 A TW201818477 A TW 201818477A
Authority
TW
Taiwan
Prior art keywords
drain
source
semiconductor device
fin
structures
Prior art date
Application number
TW106138423A
Other languages
English (en)
Inventor
林憲信
楊明宗
萬文愷
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201818477A publication Critical patent/TW201818477A/zh

Links

Classifications

    • H10W40/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10D89/105—Integrated device layouts adapted for thermal considerations
    • H10W20/20—
    • H10W20/43—

Landscapes

  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)

Abstract

本發明有關於半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構的閘極結構的兩側上具有漏極部分和源極部分；漏極接觸結構，設置在該鰭狀結構的漏極部分上方；源極接觸結構，設置在該鰭狀結構的源極部分上方；具有第一數量的漏極通孔結構，與該漏極接觸結構電連接；以及具有第二數量的源極通孔結構，與該源極接觸結構電連接，其中該第一數量與該第二數量之和大於或等於2，並且該第一數量與該第二數量之和小於或等於該鰭狀結構數量的兩倍。從而改善半導體裝置的散熱能力。

Description

半導體裝置
本發明涉及半導體技術領域，更具體地，涉及一種半導體裝置。
積體電路的設計需要用於電子設備的收縮通道長度和用於多功能單元的增加數量的輸入/輸出連接(引腳說明)。因此，已經開發了鰭式電子器件(fin-like electronic device)，用於增加單元的引腳介面。然而，對於傳統的積體電路，由於散熱問題，鰭式電子器件的可靠性和品質受到限制。
因此，需要提供一種具有改善散熱能力的新型半導體裝置。
有鑑於此，本發明提供一種半導體裝置，具有更優良的散熱能力。
根據本發明的第一方面，公開一種半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構的閘極結構的兩側上具有漏極部分和源極部分；漏極接觸結構，設置在該鰭狀結構的漏極部分上方；源極接觸結構，設置在該鰭狀結構的源極部分上方；具有第一數量的漏極通孔結構，與該漏極接觸結構電連接；以及具有第二數量的源極通孔 結構，與該源極接觸結構電連接，其中該第一數量與該第二數量之和大於或等於2，並且該第一數量與該第二數量之和小於或等於該鰭狀結構數量的兩倍。
根據本發明的第二個方面，公開一種半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構具有漏極部分和源極部分；漏極接觸結構，設置在該鰭狀結構的漏極部分上方；源極接觸結構，設置在該鰭狀結構的源極部分上方；漏極通孔結構，與該漏極接觸結構電連接；源極通孔結構，與該源極接觸結構電連接；具有第一數量的漏極虛設通孔結構，與該漏極接觸結構電連接並且位於該漏極通孔結構旁邊；以及具有第二數量的源極虛設通孔結構，與該源極接觸結構電連接，並且位於該源極通孔結構旁邊，其中該第一數量和/或該第二數量小於該鰭狀結構的數量。
根據本發明的第三個方面，公開一種半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構的閘極結構的兩側上具有漏極部分和源極部分；單個漏極接觸結構，設置在該鰭狀結構的漏極部分上方；單個源極接觸結構，設置在該鰭狀結構的源極部分上方；具有第一數量的漏極通孔結構，與該單個漏極接觸結構連接；以及具有第二數量的源極通孔結構，與該單個源極接觸結構連接，其中該具有第一數量的漏極通孔結構和該單個漏極接觸結構之間的第一重疊面積小於或等於該具有第二數量的源極通孔結構與該單個源極接觸結構之間的第二重疊面積。
本發明提供的半導體裝置設有與漏極接觸結構電 連接的漏極通孔結構和與源極接觸結構電連接的源極通孔結構，漏極通孔結構的第一數量與源極通孔結構的第二數量之和大於或等於2，並且第一數量與第二數量之和小於或等於鰭狀結構數量的兩倍，將大大降低半導體裝置的熱電阻值，從而減少半導體裝置產生的熱量，還可以增加半導體裝置的散熱管道和散熱面積，同時保證半導體裝置的工作的高效和穩定，改善半導體裝置的散熱能力，提高半導體裝置的可靠性和品質。
200‧‧‧基板
204、204-1、204-2、204-3、204-4、204-5、204-6、204-7、204-8、604-1、604-2、604-3、604-4、604-5、604-6、604-7、604-8‧‧‧鰭狀結構
206‧‧‧溝道隔離部件
220、620‧‧‧漏極部分
222、622‧‧‧源極部分
224‧‧‧通道部分
230、230A、230B、230C、230D、230E、230F、230G、230H、230I、230J、230K、230L、630、630A、630B、630C、630D、630E‧‧‧閘極結構
232‧‧‧閘極介電層
234‧‧‧閘極電極層
240‧‧‧漏極接觸結構
242‧‧‧源極接觸結構
250、250A1、250A2、250B1、250B2、250C1、250C2、250C3、250D1、250D2、250D3、250D4、250E1、250F1、250F2、250G、250H1、250H2、250H3、250I1、250I2、250J1、250J2、250K1、250K2、250K3、250L1、250L2、250L3‧‧‧漏極通孔結構
252、252A1、252A2、252B1、252B2、252C1、252C2、252C3、252D1、252D2、252D3、252D4、252E1、252E2、252F1、252G1、252G2、252G3、252H1、252I1、252I2、252J1、252J2、252J3、252K1、252K2、252L1、252L2、252L3‧‧‧源極通孔結構
254、654‧‧‧閘極通孔結構
300、302‧‧‧方向
500、500A、500B、500C、500D、500E、500F、500G、500H、500J、500J、500K、500L、600A、600B、600C、600D、600E‧‧‧半導體裝置
550A、550B、550C、550D、550E、550F、550G、550H、550I、550J、550K、550L、650A、650B、650C、650D、650E‧‧‧點
640‧‧‧單個漏極接觸結構
642‧‧‧單個源極接觸結構
650A1、650B1、650C1、650D1、650E1‧‧‧單個漏極通孔結構
652A1、652B1、652C1、652D1、652E1‧‧‧單個源極通孔結 構
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1A圖係根據本發明一些實施例的半導體裝置的透視圖；第1B圖係根據第1A圖所示的本發明一些實施例的半導體裝置的俯視圖；第2A-2D圖係根據本發明一些實施例的半導體裝置的俯視圖；第3A-3D圖係根據一些可比較的示例的半導體裝置的俯視圖；第4圖係示出根據第2A-2D圖所示的本發明一些實施例的半導體裝置的熱電阻值和鰭狀結構的數量之間的關係，以及根據第3A-3D圖所示的一些可比較的示例的半導體裝置的熱電阻值和鰭狀結構的數量之間的關係的圖示。
第5A-5H圖係根據本發明一些實施例的半導體裝置的俯 視圖；第6圖係根據一些可比較的示例的半導體裝置的俯視圖；第7圖係示出熱電阻值與如第5A-5H圖所示半導體裝置的虛設通孔結構的數量之間的關係，以及熱電阻值與第6圖所示的半導體裝置的虛設通孔結構的數量之間的關係的圖示。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而係以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考後附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可以係與電腦相關的實體，其中，該電腦可以係硬體、軟體、或硬體和軟體的結合。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
以下描述係實施本發明的最佳設想方式。這一描述係為了說明本發明的一般原理而不係用來限制的本發明。本發明的範圍通過所附申請專利範圍書來確定。
下面將參考特定實施例並且參考某些附圖來描述本發明，但係本發明不限於此，並且僅由申請專利範圍限制。所描述的附圖僅係示意性的而並非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大，而不係按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
本發明的實施例提供一種半導體裝置，半導體裝置包括平行連接的多個鰭式電子器件，使得半導體裝置可以用作多通道鰭式電子器件。半導體裝置提供了多通道鰭式電子器件的單個源極接觸結構和/或單個漏極接觸結構上的附加最底部通孔結構的佈置規則，以改善散熱能力。
第1A圖係根據本發明一些實施例的半導體裝置500的透視圖。第1B圖係根據本發明第1A圖的一些實施例的半導體裝置500的俯視圖。在一些實施例中，半導體裝置500包括多通道鰭狀場效應電晶體(multi-channel fin FET)。如第1A和1B圖所示，半導體裝置500包括基板200，基板200上包括多個鰭狀結構204，閘極結構230，漏極接觸結構240，源極接觸結構242，漏極通孔結構250和源極通孔結構252。
在一些實施例中，基板200包括矽(Si)基板或矽鍺(SiGe)基板。在一些實施例中，基板200包括塊體半導體基板、應變半導體基板或化合物半導體基板。在一些實施例中，基板係絕緣層上矽(SOI，silicon on insulator)層基板或藍寶石基底矽晶片(SOS，silicon on sapphire)基板。
如第1A和1B圖所示，鰭狀結構204從基板200延伸。在一些實施例中，每一個鰭狀結構204由基本上沿著方 向302延伸的溝道(trench)隔離部件206限定和圍繞。因此，鰭狀結構204平行設置並基本上沿著方向302延伸。此外，鰭狀結構204週期性地以間距P、沿與方向302不同的方向300佈置。在一些實施例中，方向302與方向300不平行。例如方向302基本上垂直於方向300。在一些實施例中，溝道隔離部件206包括淺溝道隔離(STI，shallow trench isolation)部件、場氧化物(FOX，field oxide)部件或其它合適的電絕緣部件。
如第1A和1B圖所示，在一些實施例中，每一個鰭狀結構204具有源極部分222，漏極部分220和通道部分224。在一些實施例中，源極部分222和漏極部分220佈置為分別靠近每個鰭狀結構204的端部。在一些實施例中，如第1A和1B圖所示，為了清楚起見，示出了四個鰭狀結構204，但鰭狀結構204的數量不限於本實施例公開的。在其他實施例中，鰭狀結構204的數量設置為滿足設計要求。
如第1A和1B圖所示，在一些實施例中，閘極結構230形成在每個鰭狀結構204的頂部和相對的側壁上。此外，閘極結構230可以包括基本上沿方向300延伸的單個閘極結構。在一些實施例中，閘極結構230包括閘極介電層232和在閘極介電層232上的閘極電極層234。在一些實施例中，閘極介電層232由高k介電層層形成。高k介電層可以由氧化鉿、氧化鋯、氧化鋁、氮氧化矽、二氧化鉿-氧化鋁合金、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鋯鉿、氧化鉿、其他合適的高k材質或它們的組合形成。在一些實施例中，閘極電極層234由導電材質形成，例如鋁(Al)，銅(Cu)，鎢(W)， 鈦(Ti)，鉭(Ta)或其它適用的材質。
在一些實施例中，每個鰭狀結構204與閘極結構230重疊的部分定義為每個鰭狀結構204的通道部分224。通道部分224可以位於鰭狀結構204的中間位置，同時位於源極部分222與漏極部分220之間。此外，源極部分222和漏極部分220分別位於閘極結構230的兩側。在一些實施例中，通道部分224具有基本上沿方向302的長度L和基本上沿方向300的寬度W。長度L定義為半導體裝置500的通道長度。在一些實施例中，半導體裝置500的通道長度設計為等於或小於20nm，例如半導體裝置500的通道長度設計為20nm、16nm、14nm或10nm。此外，半導體裝置500的通道寬度通過將通道部分224的寬度W乘以鰭狀結構204的數量來限定。例如，半導體裝置500的通道寬度為4W。然而，第1A和1B圖所示的鰭狀結構204的數量不限於本實施例公開的數量。
如第1A和1B圖所示，在一些實施例中，漏極接觸結構240位於鰭狀結構204的漏極部分220和鰭狀結構204之間的溝道隔離部件206之上。漏極接觸結構240可以基本上沿方向300延伸形成。此外，漏極接觸結構240可以係單個導電結構，其直接形成在鰭狀結構204的漏極部分220的上方並且與漏極部分220電連接。也就係說，半導體裝置500的鰭狀結構204的漏極部分220的通過單個漏極接觸結構240彼此電連接。在一些實施例中，漏極接觸結構240由導電材質形成，例如銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其他適用的材質。
如第1A和1B圖所示，在一些實施例中，源極接觸結構242位於在鰭狀結構204的源極部分222和鰭狀結構204之間的溝道隔離部件206之上。源極接觸結構242可以基本上沿方向300延伸形成。此外，源極接觸結構242係單個導電結構，其直接形成在鰭狀結構204的源極部分222的上方並且與源極部分222電連接。也就係說，半導體裝置500的鰭狀結構204的源極部分222通過單個源極接觸結構242彼此電連接。在一些實施例中，源極接觸結構242由導電材質形成，例如銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其他適用的材質。
如第1A和1B圖所示，在一些實施例中，第一數量的漏極通孔結構250與漏極接觸結構240電連接。此外，漏極通孔結構250位於單個漏極接觸結構240上並與單個漏極接觸結構240接觸。因此，漏極通孔結構250可以用作最底部通孔結構。在一些實施例中，漏極通孔結構250分別位於鰭狀結構204的多個漏極部分220的上方。在一些實施例中，鰭狀結構204的漏極通孔結構250和漏極部分220係一一對應的。例如，每個漏極通孔結構250直接位於相應的鰭狀結構204的單個漏極部分220的上方。
在一些實施例中，如第1A和1B圖所示，漏極通孔結構250的數量(第一數量)設計為小於或等於半導體裝置500的鰭狀結構204的數量。例如，漏極通孔結構250的數量(第一數量)係2。也就係說，在存在四個鰭狀結構204的半導體裝置500上設有兩個漏極通孔結構250。應當注意，漏極 通孔結構250的數量不限於本實施例公開的數量。在一些實施例中，漏極通孔結構250的數量滿足最接近的兩個漏極通孔結構250彼此間隔至少兩倍於鰭狀結構204的間距P的要求。例如，從第1B圖的左側開始，兩個漏極通孔結構250分別直接佈置在第二個鰭狀結構204的漏極部分220的上方和第四個鰭狀結構204的漏極部分220的上方。
在一些實施例中，漏極通孔結構250由導電材質形成，例如銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其他適用的材質。
如第1A和1B圖所示，在一些實施例中，第二數量的源極通孔結構252與源極接觸結構242電連接。此外，源極通孔結構252位於單個源極接觸結構242上並與單個源極接觸結構242接觸。因此，源極通孔結構252可以用作最底部通孔結構。在一些實施例中，源極通孔結構252分別位於鰭狀結構204的源極部分222的上方。在一些實施例中，鰭狀結構204的源極通孔結構252和源極部分222係一一對應的。例如，每個源極通孔結構252直接位於相應的鰭狀結構204的單個源極部分222的上方。
在一些實施例中，如第1A和1B圖所示，源極通孔結構252的數量(第二數量)設計為小於或等於半導體裝置500的鰭狀結構204的數量。例如，源極通孔結構252(第二數量)係2。也就係說，存在四個鰭狀結構204的半導體裝置500上設有兩個源極通孔結構252。應當注意，源極通孔結構252的數量不限於本實施例公開的數量。在一些實施例中，源 極通孔結構252的數量滿足最接近的兩個源極通孔結構252彼此間隔至少兩倍於鰭狀結構204的間距P的要求。例如，從第1B圖的左側開始，兩個源極通孔結構252分別直接佈置在第一個鰭狀結構204的源極部分222的上方和第三個鰭狀結構204的源極部分222的上方。
在一些實施例中，源極通孔結構252由導電材質形成，例如銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其他適用的材質。
在一些實施例中，半導體裝置500設計為具有以下佈置，漏極通孔結構250的數量與源極通孔結構252的數量的總和(第一數量與第二數量的總和)大於或等於2，並且漏極通孔結構250的數量與源極通孔結構252的數量的總和小於或等於鰭狀結構204的數量的兩倍(2(漏極通孔結構250的數量與源極通孔結構252的數量的總和)2*鰭狀結構204的數量)。例如，如第1A和1B圖所示，漏極通孔結構250的數量為2(即第一數量為2)，源極通孔結構252的數量為2(即第二數量為2)，鰭狀結構204的數量為4，鰭狀結構204的數量的兩倍為8。因此，漏極通孔結構250的數量與源極通孔結構252的數量的總和等於4，大於2且小於8。
在一些實施例中，半導體裝置500設計為具有以下佈置，第一數量的漏極通孔結構250分別位於第一數量的鰭狀結構204的漏極部分220的上方，並且第二數量的源極通孔結構252分別位於第二數量的其餘鰭狀結構204的源極部分222的上方。如第1A和1B圖所示，兩個漏極通孔結構250分別 位於兩個鰭狀結構204的漏極部分220的上方(例如從第1B圖左邊開始第二個鰭狀結構204的漏極部分220和第四個鰭狀結構204的漏極部分220)，兩個源極通孔結構252分別位於兩個的其餘鰭狀結構204的源極部分222的上方(例如從第1B圖左邊開始第一個鰭狀結構204的源極部分222和第三個鰭狀結構204的源極部分222)。
在一些實施例中，半導體裝置500設計為將漏極通孔結構250中的一個直接佈置在其中一個鰭狀結構204的漏極部分220的上方，並且將源極通孔結構252中的一個直接佈置在另一個鰭狀結構204的源極部分222的上方。此外，其餘的源極通孔結構252無需直接位於另一個鰭狀結構204的源極部分222的上方，而其餘的漏極通孔結構250無需直接位於另一個鰭狀結構240的漏極部分220的上方。例如，如第1A和1B圖所示，從圖示中的左側開始，最左邊的一個漏極通孔結構250直接佈置在第二個鰭狀結構204的漏極部分220的上方，並且從圖示中的左側開始，最左邊的一個源極通孔結構252直接佈置在第一個鰭狀結構204的源極部分222的上方。此外，從圖示中的左側開始，最右邊的一個源極通孔結構252(其餘的源極通孔結構252)無需直接位於第二個鰭狀結構204的源極部分222的上方，並且從圖示中的左側開始，最右邊的一個漏極通孔結構250無需直接位於第一個鰭狀結構204的漏極部分220的上方。
如第1A和1B圖所示，在一些實施例中，一個或多個閘極通孔結構254與閘極結構230電連接。例如，一個閘 極通孔結構254佈置在半導體裝置500的閘極結構230中。應當注意，閘極通孔結構254的數量不限於本實施例公開的數量。在一些實施例中，閘極通孔結構254的數量設置為小於或等於漏極通孔結構250的數量和/或源極通孔結構252的數量。在其它一些實施例中，閘極通孔結構254的數量滿足最接近的兩個閘極通孔結構254彼此間隔至少兩倍於鰭狀結構204的間距P的要求。
在一些實施例中，閘極通孔結構254位於單個閘極結構230上並與單個閘極結構230連接。在一些實施例中，閘極通孔結構254分別位於鰭狀結構204的源極部分222的上方。在一些實施例中，閘極通孔結構254由導電材質形成，例如銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其他適用的材質。
在一些實施例中，半導體裝置500例如多通道FinFET(Fin Field-Effect Transistor，鰭式場效應電晶體)器件，設計為具有多於一個漏極通孔結構250和多於一個源極通孔結構252，以提高多通道FinFET器件的散熱能力。
第2A-2D圖係根據本發明一些實施例的半導體裝置500A-500D的俯視圖。第3A-3D圖係根據一些可比較的示例的半導體裝置600A-600D的俯視圖。第4圖係表示第2A-2D圖所示的半導體裝置500A-500D的熱電阻(Rth0)和第3A-3D圖所示的半導體裝置600A-600D的熱電阻(Rth0)的模擬結果的圖示。上述類比結果的獲取基於半導體裝置500A-500D和600A-600D的參數，例如CPP(漏極通孔結構/源極通孔結構與 閘極電極層之間的距離(即接觸閘極間距))=70nm，鰭片間距(鰭狀結構的間距(P))=42nm，Lg(閘極電極層沿方向302的長度)=22nm，鰭片高度(鰭狀結構的高度)=40nm，鰭片寬度(鰭狀結構沿方向300的寬度)=8nm(頂部)/10nm(底部)和通孔直徑(漏極通孔結構/源極通孔結構的直徑)=32nm。此外，第4圖示出了第2A-2D圖所示的半導體裝置500A-500D的熱電阻(Rth0)與鰭狀結構的數量之間的關係，以及第3A-3D圖示出半導體裝置600A-600D的熱電阻(Rth0)與鰭狀結構的數量之間的關係。以下實施例的元件與先前參照第1A和1B圖該的相同或相似，為簡潔起見不再重複。
如第2A圖所示，半導體裝置500A係具有兩個鰭狀結構204-1和204-2的多通道FinFET器件。半導體裝置500A包括分別在鰭狀結構204-1和204-2的漏極部分220上的兩個漏極通孔結構250A1和250A2。半導體裝置500A包括分別在鰭狀結構204-1和204-2的源極部分222上的兩個源極通孔結構252A1和252A2。此外，半導體裝置500A包括在閘極結構230A上的一個閘極通孔結構254。
如第2B圖所示，半導體裝置500B類似於第1B圖所示的半導體裝置500。半導體裝置500B係具有四個鰭狀結構204-1，204-2，204-3和204-4的多通道FinFET器件。半導體裝置500B包括分別在鰭狀結構204-2和204-4的漏極部分220上的兩個漏極通孔結構250B1和250B2。半導體裝置500B包括分別在鰭狀結構204-1和204-3的源極部分222上的兩個源極通孔結構252B1和252B2。此外，半導體裝置500B包括 在閘極結構230B上的一個閘極通孔結構254。
如第2C圖所示，半導體裝置500C係具有六個鰭狀結構204-1，204-2，204-3，204-4，204-5和204-6的多通道FinFET器件。半導體裝置500C包括分別在鰭狀結構204-2，204-4和204-6的漏極部分220上的三個漏極通孔結構250C1，250C2和250C3。半導體裝置500C包括分別在鰭狀結構204-1，204-3和204-5的源極部分222上的三個源極通孔結構252C1，252C2和252C3。此外，半導體裝置500C包括在閘極結構230C上的一個閘極通孔結構254。
如第2D圖所示，半導體裝置500D係具有八個鰭狀結構204-1，204-2，204-3，204-4，204-5，204-6，204-7和204-8的多通道FinFET器件。半導體裝置500D包括分別在鰭狀結構204-2，204-4，204-6和204-8的漏極部分220上的四個漏極通孔結構250D1，250D2，250D3和250D4。半導體裝置500D包括分別在鰭狀結構204-1，204-3，204-5和204-7的源極部分222上的四個源極通孔結構252D1，252D2，252D3和252D4。此外，半導體裝置500D包括在閘極結構230D上的一個閘極通孔結構254。
在一些實施例中，半導體裝置500A-500D的鰭狀結構204-1，204-2，204-3，204-4，204-5，204-6，204-7和204-8與第1A-1B圖所示的半導體裝置500的鰭狀結構204相同/相似。半導體裝置500A-500D的漏極通孔結構250A1和250A2，漏極通孔結構250B1和250B2，漏極通孔結構250C1，250C2和250C3以及漏極通孔結構250D1，250D2，250D3和 250D4與第1A-1B圖所示的半導體裝置500的漏極通孔結構250相同/相似。半導體裝置500A-500D的源極通孔結構252A1和252A2，源極通孔結構252B1和252B2，源極通孔結構252C1，252C2和252C3以及源極通孔結構252D1，252D2，252D3和252D4與第1A-1B圖所示的半導體裝置500的源極通孔結構252相同/相似。半導體裝置500A-500D的閘極結構230A-230D與第1A-1B圖所示的半導體裝置500的閘極結構230相同/相似。
在一些實施例中，半導體裝置500A-500D設計為具有以下佈置，漏極通孔結構的數量與源極通孔結構的數量的總和大於或等於2，並且漏極通孔結構的數量與源極通孔結構的數量的總和小於或等於鰭狀結構的數量的兩倍。
此外，半導體裝置500B-500D的漏極通孔結構和源極通孔結構的佈置可以設置為滿足半導體裝置500的漏極通孔結構和源極通孔結構的佈置。
第3A-3D圖係根據一些可比較的示例的半導體裝置600A-600D的俯視圖。每個半導體裝置600A-600D具有單個漏極通孔結構和單個源極通孔結構。與半導體裝置500A-500D相比，半導體裝置600A-600D具有類似的結構，除了每個半導體裝置600A-600D在單個漏極接觸結構640上具有單個漏極通孔結構以及在單個源極接觸結構642上具有單個源極通孔結構。
如第3A圖所示，根據一些可比較的示例的半導體裝置600A係具有兩個鰭狀結構604-1和604-2的多通道 FinFET器件。半導體裝置600A包括在鰭狀結構604-1的漏極部分620上的單個漏極通孔結構650A1。半導體裝置600A包括在鰭狀結構604-2的源極部分622上的單個源極通孔結構652A1。此外，半導體裝置600A包括在閘極結構630A上的一個閘極通孔結構654。
如第3B圖所示，根據一些可比較的示例的半導體裝置600B係具有四個鰭狀結構604-1，604-2，604-3和604-4的多通道FinFET器件。半導體裝置600B包括在鰭狀結構604-2的漏極部分620上的單個漏極通孔結構650B1。半導體裝置600B包括分別在鰭狀結構604-1的源極部分622上的單個源極通孔結構652B1。此外，半導體裝置600B包括在閘極結構630B上的一個閘極通孔結構654。
如第3C圖所示，根據一些可比較的示例的半導體裝置600C係具有六個鰭狀結構604-1，604-2，604-3，604-4，604-5和604-6的多通道FinFET器件。半導體裝置600C包括在鰭狀結構604-2的漏極部分620上的單個漏極通孔結構650C1。半導體裝置600C包括在鰭狀結構604-1的源極部分622上的單個源極通孔結構652C1。此外，半導體裝置600C包括在閘極結構630C上的一個閘極通孔結構654。
如第3D圖所示，根據一些可比較的示例的半導體裝置600D係具有八個鰭狀結構604-1，604-2，604-3，604-4，604-5，604-6，604-7的多通道FinFET器件和604-8。半導體裝置600D包括在鰭狀結構604-2的漏極部分620上的單個漏極通孔結構650D1。半導體裝置600D包括在鰭狀結構604-1 的源極部分622上的單個源極通孔結構652D1。此外，半導體裝置600D包括在閘極結構630D上的一個閘極通孔結構654。
第4圖示出了第2A-2D圖所示的半導體裝置500A-500D的熱電阻(Rth0)與鰭狀結構的數量之間的比較結果，以及第3A-3D圖所示的半導體裝置600A-600D的熱電阻(Rth0)與鰭狀結構的數量之間的比較結果。第4圖中，根據本發明的一些實施例，點550A，550B，550C和550D分別示出了具有兩個鰭狀結構的半導體裝置500A，及具有四個鰭狀結構的半導體裝置500B，具有六個鰭狀結構的半導體裝置500C，具有八個鰭狀結構的半導體裝置500D的熱電阻(Rth0)。另外，根據一些可比較的示例，第4圖所示的點650A，650B，650C和650D分別示出了具有兩個鰭狀結構的半導體裝置600A，具有四個鰭狀結構的半導體裝置600B，具有六個鰭狀結構的半導體裝置600C，及具有八個鰭狀結構半導體裝置600D的熱電阻(Rth0)。
如第4圖所示，點650A，650B，650C和650D示出了當多通道FinFET器件(例如可比較的示例的半導體裝置600A-600D)中佈置單個漏極通孔結構和單個源極通孔結構時，上述可比較的示例的多通道FinFET器件的熱電阻值與鰭狀結構的數量基本上成比例的增加。
如第4圖所示，點550A，550B，550C和550D示出了當多個漏極通孔結構和多個源極通孔結構佈置在多通道FinFET器件中時，例如在一些實施例中的半導體裝置500A-500D，當鰭狀結構的數量增加時，多通道FinFET器件 的熱電阻值接近飽和值。與可比較的示例(點650A，650B，650C和650D)的半導體裝置600A-600D的熱電阻值相比，半導體裝置500A-500D通過在多通道FinFET器件的單個漏極接觸結構上佈置附加(虛設)(dummy)漏極通孔結構以及在多通道FinFET器件的單個源極接觸結構上佈置附加(虛設)源極通孔結構來展現出較低的熱電阻值。此外，附加(虛設)漏極通孔結構位於漏極通孔結構旁邊，並且附加(虛設)源極通孔結構位於源極通孔結構旁邊。
在一些實施例中，半導體裝置例如多通道FinFET器件包括與漏極接觸結構240電連接的漏極通孔結構和與源極接觸結構242電連接的源極通孔結構。此外，半導體裝置可以包括配置為用來改善多通道FinFET器件的散熱能力的至少一個漏極虛設通孔結構和/或源極虛設通孔結構。在一些實施例中，漏極虛設通孔結構與漏極通孔結構相同/相似，源極虛設通孔結構與源極通孔結構相同/相似。此外，漏極虛設通孔結構位於漏極通孔結構旁邊，源極虛設通孔結構位於源極通孔結構旁邊。
第5A-5H圖係根據本發明一些實施例的半導體裝置500E-500L的俯視圖。第6圖係根據一些可比較的示例的半導體裝置600E的俯視圖。第7圖係第5A-5H圖所示的半導體裝置500E-500L的熱電阻(Rth0)和第6圖所示的半導體裝置600E的熱電阻(Rth0)。上述類比結果的獲取基於半導體裝置500E-500L和600E的參數，例如CPP(漏極通孔結構/源極通孔結構與閘極電極層之間的距離(即接觸閘極間距))=70nm， 鰭片間距(鰭狀結構的間距(P))=42nm，Lg(閘極電極層沿方向302的長度)=22nm，鰭片高度(鰭狀結構的高度)=40nm，鰭片寬度(鰭狀結構沿方向300的寬度)=8nm(頂部)/10nm(底部)和通孔直徑(漏極通孔結構/源極通孔結構的直徑)=32nm。此外，第7圖示出了熱電阻值與如第5A-5H圖所示根據本發明一些實施例的半導體裝置500E-500L的鰭狀結構的數量之間的關係、以及熱電阻值與如第6圖所示的根據一些可比較的示例的半導體裝置600E的鰭狀結構的數量之間的關係的圖示。
在一些實施例中，半導體裝置500E-500L係具有六個鰭狀結構204-1，204-2，204-3，204-4，204-5和204-6的多通道FinFET器件。在一些實施例中，每個半導體裝置500E-500L包括與漏極接觸結構240電連接的漏極通孔結構和與源極接觸結構242電連接的源極通孔結構。此外，每個半導體裝置500E-500L可以包括至少一個漏極虛設通孔結構和/或源極虛設通孔結構，以改善多通道FinFET器件的散熱能力。
如第5A圖所示，半導體裝置500E包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250E1和在鰭狀結構204-3的源極部分222上的源極通孔結構252E1。半導體裝置500E還包括在源極通孔結構252E1旁邊、並在鰭狀結構204-5的源極部分222上的源極虛設通孔結構252E2。此外，半導體裝置500E包括在閘極結構230E上的單個閘極通孔結構254。
如第5B圖所示，半導體裝置500F包括在鰭狀結 構204-6的漏極部分220上的漏極通孔結構250F1和在鰭狀結構204-3的源極部分222上的源極通孔結構252F1。半導體裝置500F還包括漏極通孔結構250F1旁邊、並在鰭狀結構204-2的漏極部分220上的漏極虛設通孔結構250F2。此外，半導體裝置500F包括在閘極結構230F上的單個閘極通孔結構254。
如第5C圖所示，半導體裝置500G包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250G1和在鰭狀結構204-3的源極部分222上的源極通孔結構252G1。半導體裝置500G還包括在漏極通孔結構250G1旁邊、並分別在鰭狀結構204-1和204-5的源極部分222上的兩個源極虛設通孔結構252G2和252G3。此外，半導體裝置500G包括在閘極結構230G上的單個閘極通孔結構254。
如第5D圖所示，半導體裝置500H包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250H1和在鰭狀結構204-3的源極部分222上的源極通孔結構252H1。半導體裝置500H還包括在漏極通孔結構250H1旁邊、並分別在鰭狀結構204-2和204-4的漏極部分220上的兩個漏極虛設通孔結構250H2和250H3。此外，半導體裝置500H包括在閘極結構230H上的單個閘極通孔結構254。
如第5E圖所示，半導體裝置500I包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250I1和在鰭狀結構204-3的源極部分222上的源極通孔結構252I1。半導體裝置500I還包括漏極通孔結構250I1旁邊、並在鰭狀結構204-2的漏極部分220上的漏極虛設通孔結構250I2。半導體裝置500I 還包括在源極通孔結構252I1旁邊、並在鰭狀結構204-5的源極部分222上的源極虛設通孔結構252I2。此外，半導體裝置500I包括在閘極結構230I上的單個閘極通孔結構254。
如第5F圖所示，半導體裝置500J包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250J1和在鰭狀結構204-3的源極部分222上的源極通孔結構252J1。半導體裝置500J還包括在漏極通孔結構250J1旁邊、並在鰭狀結構204-2的漏極部分220上的漏極虛設通孔結構250J2。半導體裝置500J還包括在漏極通孔結構250J1旁邊、並分別在鰭狀結構204-1和204-5的源極部分222上的兩個源極虛設通孔結構252J2和252J3。此外，半導體裝置500J包括在閘極結構230J上的單個閘極通孔結構254。
如第5G圖所示，半導體裝置500K包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250K1和在鰭狀結構204-3的源極部分222上的源極通孔結構252K1。半導體裝置500K還包括漏極通孔結構250K1旁邊、並分別在鰭狀結構204-2和204-4的漏極部分220上的兩個漏極通孔結構250K2和250K3。半導體裝置500K還包括在源極通孔結構252K1旁邊、並在鰭狀結構204-5的源極部分222上的源極虛設通孔結構252K2。此外，半導體裝置500K包括在閘極結構230K上的單個閘極通孔結構254。
如第5H圖所示，半導體裝置500L包括在鰭狀結構204-6的漏極部分220上的漏極通孔結構250L1和在鰭狀結構204-3的源極部分222上的源極通孔結構252L1。半導體裝 置500L還包括漏極通孔結構250L1旁邊、並分別在鰭狀結構204-2和204-4的漏極部分220上的兩個漏極虛設通孔結構250L2和250L3。半導體裝置500L還包括在源極通孔結構252L1旁邊、並分別在鰭狀結構204-1和204-5的源極部分222上的兩個源極虛設通孔結構252L2和252L3。此外，半導體裝置500L包括在閘極結構230L上的單個閘極通孔結構254。
在一些實施例中，半導體裝置500E-500L設計為具有以下佈置，半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和大於1。此外，半導體裝置的漏極通孔結構的數量和/或源極通孔結構的數量小於鰭狀結構的數量。
第6圖係根據一些可比較的示例的半導體裝置600E的俯視圖。半導體裝置600E具有在單個漏極接觸結構上的單個漏極通孔結構和在單個源極接觸結構上的單個源極通孔結構。與半導體裝置500E-500L相比，半導體裝置600E具有類似的結構，除了半導體裝置600E不包括任何漏極虛設通孔結構和/或任何源極虛設通孔結構。
在一些實施例中，半導體裝置500E-500L的漏極通孔結構(包括漏極虛設通孔結構)和源極通孔結構(包括源極虛設通孔結構)的佈置設置為滿足半導體裝置500的漏極通孔結構和源極通孔結構的佈置。
如第6圖所示，根據一些可比較的示例的半導體裝置600E係具有六個鰭狀結構604-1，604-2，604-3，604-4，604-5和604-6的多通道FinFET器件。半導體裝置600E包括 在鰭狀結構604-6的漏極部分620上的單個漏極通孔結構650E1。半導體裝置600E包括在鰭狀結構604-3的源極部分622上的單個源極通孔結構652E1。此外，半導體裝置600C包括在閘極結構630E上的一個閘極通孔結構654。
第7圖示出了熱電阻值與如第5A-5H圖所示半導體裝置500E-500L的虛設通孔結構的數量之間的關係，以及熱電阻值與第6圖所示的半導體裝置600E的虛設通孔結構的數量之間的關係。在第7圖中，點550E-550L分別示出了根據本發明一些實施例的具有六個鰭狀結構的半導體裝置500E-500L的熱電阻值(Rth0)。另外，第7圖中的點650E示出了根據一些可比較的示例的具有六個鰭狀結構的半導體裝置600E的熱電阻值(Rth0)。
如第7圖所示，根據一些可比較的示例，點650E示出了半導體裝置600E的熱電阻值(Rth0)約為3.0K/μW，其中半導體裝置600E在單個漏極接觸結構上佈置單個漏極通孔結構和在單個源極接觸結構上佈置單個源極通孔結構。
如第7圖所示，從點550E-550L和點650之間的比較可知，具有至少一個漏極虛設通孔結構和/或至少一個源極虛設通孔結構的半導體裝置500E-500L比具有單個漏極通孔結構和單個源極通孔結構的半導體裝置600E具有更低的熱電阻值(Rth0)。
另外，根據圖7所示的點550E-550L的結果，應當注意，在半導體裝置500E-500L中，當半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和為奇數 時，具有較大數量的漏極虛設通孔結構的半導體裝置可表現出較低的熱電阻值。例如，半導體裝置500E-500F的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和等於1。半導體裝置500E的漏極虛設通孔結構的數量等於0，並且半導體裝置500E的源極虛設通孔結構的數量等於1。此外，半導體裝置500F的漏極虛設通孔結構的數量等於1，並且半導體裝置500F的源極虛設通孔結構的量等於0。與半導體裝置500E(點550E)相比，具有較大數量的漏極虛設通孔結構的半導體裝置500F(點550F)表現出較低的熱電阻值(Rth0)，而半導體裝置500E-500F的鰭狀結構的數量與漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和保持相同的數值。例如，半導體裝置500E-500F的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和等於3。半導體裝置500J的漏極虛設通孔結構的數量等於1，並且半導體裝置500J的源極虛設通孔結構的數量等於2。此外，半導體裝置500K的漏極虛設通孔結構的數量等於2，並且半導體裝置500K的源極虛設通孔結構的數量等於1。與半導體裝置500J(點550J)相比，具有較大數量的漏極虛設通孔結構的半導體裝置500K(點550K)表現出較低的熱電阻值(Rth0)，並且半導體裝置500F的鰭狀結構的數量與漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和保持相同的數值。
在一些實施例中，半導體裝置可以設計為具有以下佈置，當半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和為奇數並且表示為(2N-1)時，漏極虛設 通孔結構的數量等於N，源及虛設通孔結構的數量等於(N-1)，其中N為正整數。
類似地，半導體裝置可以設計為具有以下佈置，當半導體裝置的漏極通孔結構的數量，漏極虛設通孔結構的數量，源極通孔結構的數量和源極虛設通孔結構的數量的總和的係奇數並且表示為(2N+1)時，漏極通孔結構的數量和漏極虛設通孔結構的數量的總和等於(N+1)，並且源極通孔結構的數量和源極虛設通孔結構的數量的總和等於N，其中N係正整數。
在一些實施例中，漏極通孔結構與漏極接觸結構240之間或漏極虛設通孔結構與漏極接觸結構240之間的重疊面積基本上等於半導體裝置500E-500L的漏極部分220。此外，源極通孔結構與源極接觸結構242之間或源極虛設通孔結構和源極接觸結構242之間的重疊面積基本上等於半導體裝置500E-500L的源極部分222。因此，半導體裝置可設計為具有以下佈置，當半導體裝置的通孔結構(包括漏極通孔結構，漏極虛設通孔結構，源極通孔結構和源極虛設通孔結構)的數量的總和係奇數時，漏極通孔結構和漏極接觸結構240之間的重疊面積與漏極虛設通孔結構和漏極接觸結構240之間的重疊面積的總和大於源極通孔結構和源極接觸結構242之間的重疊面積和源極虛設通孔結構和源極接觸結構242之間重疊面積的總和。
此外，從圖7所示的點550E-550L的結果可以看出，應當注意，在半導體裝置500E-500L中，當半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和 為偶數時，具有相等數量的漏極虛設通孔結構和源極虛設通孔結構可表現出較低的熱電阻值。例如，半導體裝置500G-500I的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和分別等於2。半導體裝置500G的漏極虛設通孔結構的數量等於0，並且半導體裝置500G的源虛設通孔結構的量等於2。此外，半導體裝置500H的漏極虛設通孔結構的數量等於2，並且半導體裝置500H的源極虛設通孔結構的數量等於0。此外，半導體裝置500I的漏極虛設通孔結構的數量等於1，並且半導體裝置500I的源極虛設通孔結構的數量等於1。與半導體裝置500G(點550G)和半導體裝置500H(點550H)相比，具有相等數量的漏極虛設通孔結構和源極虛設通孔結構的半導體裝置500I(點550I)表現出較低的熱電阻值(Rth0)，同時半導體裝置500G-500I的鰭狀結構的數量保持相同的數值。
因此，半導體裝置可以設計為具有以下佈置，當半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和係偶數並且表示為2N時，半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和分別等於N，其中N係正整數。
類似地，半導體裝置可以被設計為具有以下佈置，當半導體裝置的漏極通孔結構的數量，漏極虛設通孔結構的數量，源極通孔結構的數量和源極虛設通孔結構的數量的總和為(2N+2)時，半導體裝置的漏極通孔結構的數量和漏極虛設通孔的數量的總和等於(N+1)，並且半導體裝置的源極通孔結構的數量和源極虛設通孔結構的數量的總和等於(N+1)，其中N 係正整數。
此外，半導體裝置可以設計為具有以下佈置，當半導體裝置的通孔結構(包括漏極通孔結構，漏極虛設通孔結構，源極通孔結構和源極虛設通孔結構)的總和係偶數時，漏極通孔結構和漏極接觸結構240之間以及漏極虛設通孔結構和漏極接觸結構240之間的重疊面積的總和等於源極通孔結構和源極接觸結構242之間以及源極通孔結構和源極接觸結構242之間的重疊面積的總和。
本實施例提供的半導體裝置，例如多通道鰭式場效應電晶體(finFET)器件。半導體裝置包括平行佈置的鰭狀結構，鰭狀結構的漏極部分通過單個漏極接觸結構電連接，並且鰭狀結構的源極部分通過單個源極接觸結構電連接。半導體裝置還包括與單個漏極接觸結構連接的漏極通孔結構和與單個源極接觸結構連接的源極通孔結構。半導體裝置可以設計為在漏極接觸結構和/或源極接觸結構上佈置附加(虛設)最底部通孔結構，以改善散熱能力。在一些實施例中，半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和大於2，同時小於或等於鰭狀結構量的數量的兩倍。在一些實施例中，當半導體裝置的漏極虛設通孔結構和源極虛設通孔結構的總和為奇數並且表示為(2N-1)時，漏極虛設通孔結構的數量等於N，源極虛設通孔結構的數量等於(N-1)，其中N係正整數。在一些實施例中，當半導體裝置的漏極虛設通孔結構的數量和源極虛設通孔結構的數量的總和為偶數並且表示為2N時，半導體裝置的漏極虛設通孔結構的數量和源極通孔結 構的數量的總和分別等於N，其中N係正整數。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。

Claims (12)

  1. 一種半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構的閘極結構的兩側上具有漏極部分和源極部分；漏極接觸結構，設置在該鰭狀結構的漏極部分上方；源極接觸結構，設置在該鰭狀結構的源極部分上方；具有第一數量的漏極通孔結構，與該漏極接觸結構電連接；以及具有第二數量的源極通孔結構，與該源極接觸結構電連接，其中該第一數量與該第二數量之和大於或等於2，並且該第一數量與該第二數量之和小於或等於該鰭狀結構數量的兩倍。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第一數量與該第二數量之和係表示為2N的偶數，該第一數量和該第二數量分別等於N，其中N係正整數。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一數量與該第二數量之和係表示為(2N-1)的奇數，該第一數量等於N，該第二數量等於(N-1)，其中N係正整數。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第一數量的漏極通孔結構和該漏極接觸結構之間的第一重疊面積小於或等於該第二數量的源極通孔結構和該源極接觸結構之間的第二重疊面積。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該第一數量的漏極通孔結構分別位於第一數量的鰭狀結構的漏極部 分的上方。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該第二數量的源極通孔結構分別位於第二數量的其餘鰭狀結構的源極部分的上方。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該鰭狀結構週期性地且具有間距地沿第一方向佈置，並沿第二方向延伸，其中最接近的兩個漏極通孔結構彼此間隔至少兩倍於該間距。
  8. 如申請專利範圍第7項所述之半導體裝置，其中其中最接近的兩個源極通孔結構彼此間隔至少兩倍於該間距。
  9. 如申請專利範圍第1項所述之半導體裝置，其中該鰭狀結構的數量大於該第一數量和/或該第二數量。
  10. 如申請專利範圍第1項所述之半導體裝置，其中還包括：具有第三數量的閘極通孔結構，與該閘極結構電連接，其中該第三數量小於或等於該第一數量和/或該第二數量。
  11. 一種半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構具有漏極部分和源極部分；漏極接觸結構，設置在該鰭狀結構的漏極部分上方；源極接觸結構，設置在該鰭狀結構的源極部分上方；漏極通孔結構，與該漏極接觸結構電連接；源極通孔結構，與該源極接觸結構電連接；具有第一數量的漏極虛設通孔結構，與該漏極接觸結構電連接並且位於該漏極通孔結構旁邊；以及 具有第二數量的源極虛設通孔結構，與該源極接觸結構電連接，並且位於該源極通孔結構旁邊，其中該第一數量和/或該第二數量小於該鰭狀結構的數量。
  12. 一種半導體裝置，包括：閘極結構，設置在平行佈置的鰭狀結構上，其中每個鰭狀結構的閘極結構的兩側上具有漏極部分和源極部分；單個漏極接觸結構，設置在該鰭狀結構的漏極部分上方；單個源極接觸結構，設置在該鰭狀結構的源極部分上方；具有第一數量的漏極通孔結構，與該單個漏極接觸結構連接；以及具有第二數量的源極通孔結構，與該單個源極接觸結構連接，其中該第一數量的漏極通孔結構和該單個漏極接觸結構之間的第一重疊面積小於或等於該第二數量的源極通孔結構與該單個源極接觸結構之間的第二重疊面積。
TW106138423A 2016-11-14 2017-11-07 半導體裝置 TW201818477A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662421409P 2016-11-14 2016-11-14
US62/421,409 2016-11-14
US15/800,611 2017-11-01
US15/800,611 US10741469B2 (en) 2016-11-14 2017-11-01 Thermal via arrangement for multi-channel semiconductor device

Publications (1)

Publication Number Publication Date
TW201818477A true TW201818477A (zh) 2018-05-16

Family

ID=60320748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138423A TW201818477A (zh) 2016-11-14 2017-11-07 半導體裝置

Country Status (4)

Country Link
US (1) US10741469B2 (zh)
EP (2) EP4191682B1 (zh)
CN (1) CN108091692A (zh)
TW (1) TW201818477A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741469B2 (en) * 2016-11-14 2020-08-11 Mediatek Inc. Thermal via arrangement for multi-channel semiconductor device
CN110767607B (zh) * 2018-07-26 2023-03-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339241B2 (en) * 2005-08-31 2008-03-04 Freescale Semiconductor, Inc. FinFET structure with contacts
JP2007134615A (ja) * 2005-11-14 2007-05-31 Nec Electronics Corp 半導体装置
DE102006027178A1 (de) * 2005-11-21 2007-07-05 Infineon Technologies Ag Multi-Fin-Bauelement-Anordnung und Verfahren zum Herstellen einer Multi-Fin-Bauelement-Anordnung
US9000489B2 (en) * 2012-10-31 2015-04-07 International Business Machines Corporation Local interconnects for field effect transistor devices
US9590057B2 (en) * 2014-04-02 2017-03-07 International Business Machines Corporation Reduced parasitic capacitance with slotted contact
KR102219096B1 (ko) * 2014-08-06 2021-02-24 삼성전자주식회사 성능 개선을 위한 패턴 구조가 적용된 반도체 장치
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US10741469B2 (en) * 2016-11-14 2020-08-11 Mediatek Inc. Thermal via arrangement for multi-channel semiconductor device

Also Published As

Publication number Publication date
EP3321967B1 (en) 2023-03-01
US10741469B2 (en) 2020-08-11
CN108091692A (zh) 2018-05-29
EP4191682A1 (en) 2023-06-07
US20180138104A1 (en) 2018-05-17
EP4191682B1 (en) 2026-01-14
EP3321967A1 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
US12183652B2 (en) Integrated circuit structure
TWI740447B (zh) 具有標準單元的半導體元件及其製造方法
US11764224B2 (en) Semiconductor integrated circuit device
CN103426770B (zh) 金属栅极finFET器件及其制造方法
CN110098186B (zh) 基于鳍状物的晶体管架构上的平面器件
CN106653756B (zh) 静态随机存取存储器
TW202025394A (zh) 積體電路
CN108933129B (zh) 半导体装置
CN106057889A (zh) 半导体器件
JP6828588B2 (ja) 半導体装置
TW201624671A (zh) 具有隔離閘的半導體裝置及其形成方法
CN107690704A (zh) 具有GAAS作为牺牲层的Ge纳米线晶体管
CN109427747A (zh) 半导体测试装置、其制造及使用其测量接触电阻的方法
CN103165661A (zh) 用于减小栅极阻抗FinFET的方法和装置
CN101919013A (zh) 芯片电容器
TW201818477A (zh) 半導體裝置
TW202125830A (zh) 具有用於子鰭部電氣接觸之相鄰結構的環繞式閘極積體電路結構
CN115552604A (zh) 半导体装置及其制造方法
US20210376116A1 (en) Method of manufacturing a semiconductor device and semiconductor device
CN109863606A (zh) 具有鳍部端部应力引发特征的半导体设备
CN105870161A (zh) 半导体器件及其制造方法
US10879243B2 (en) Semiconductor device and method for manufacturing the same
CN108666309A (zh) 半导体器件
CN218333806U (zh) 半导体结构
CN220400598U (zh) 半导体装置和互连结构