[go: up one dir, main page]

TW201246408A - Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure - Google Patents

Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure Download PDF

Info

Publication number
TW201246408A
TW201246408A TW100144138A TW100144138A TW201246408A TW 201246408 A TW201246408 A TW 201246408A TW 100144138 A TW100144138 A TW 100144138A TW 100144138 A TW100144138 A TW 100144138A TW 201246408 A TW201246408 A TW 201246408A
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
semiconductor die
encapsulant
semiconductor
Prior art date
Application number
TW100144138A
Other languages
English (en)
Other versions
TWI610375B (zh
Inventor
Yao-Jian Lin
Kang Chen
Jian-Min Fang
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201246408A publication Critical patent/TW201246408A/zh
Application granted granted Critical
Publication of TWI610375B publication Critical patent/TWI610375B/zh

Links

Classifications

    • H10W90/701
    • H10W70/65
    • H10W70/05
    • H10W70/09
    • H10W70/093
    • H10W70/60
    • H10W70/614
    • H10W70/685
    • H10W74/016
    • H10W74/019
    • H10W74/129
    • H10W72/01223
    • H10W72/01225
    • H10W72/01235
    • H10W72/01238
    • H10W72/01257
    • H10W72/241
    • H10W72/242
    • H10W72/252
    • H10W72/9413
    • H10W74/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

201246408 六、發明說明: 【發明所屬之技術領域】 本發明概略關於半導體裝置,並且尤其是關於一種在 φ封劑上透過絕緣層形成開口以供互連結構的強化黏著度 之半導體裝置和方法。 【先前技術】 半導體裝置常見於當今的電子產品。半導體裝置在電 亂几件的數量及密度上多所變化。離散半導體裝置通常含 有某種類型的電氣元件,即如發光二極體(LED)、小型信號 產生器、電阻器、電容器、電感器以及功率金屬辱化物半u 導體場效電晶體(MOSFET)。積體半導體裝置通常含有數百 至數百萬個這種電氣元件。積體半導體裝置的範例包含微 控制器、微處理器 ' 電荷轉合裝置(CCD)、太陽能電池以及 數位微映鏡裝置(DMD) » 半導體裝置可執行廣泛各種功能,像是信號處理、高 速計算、電磁信號傳送與接收、電子裝置控制、陽光至: 力之轉換處理’以及電視顯示器的視覺投影產生作業。丰 導體裝置可見於娱樂 '捕^ φ . . A . 、 系通5fl、電力轉換、網路、電腦及消 費性產品的領域。申:! _把· $ 扣 Λ牛導體裝置亦可見於軍事應用項目、航 空、車輛、工業用控制器以及辦公室設備。 几 半導體裝置是運用半導體材料的電氣性質4導 料的原子結構可供雜ώ # 供藉由鈀加電場或基極電流,或是透過摻 雜處理,以操縱其導I y 卉導電性。摻雜處理可將雜質引入至該半 201246408 導體材料内以供操縱並控制該半導體裝置的導體性。 半導體裝置可含有主動性和被動性的電氣結構。主動 結構,包含二極體和場效電晶體,可控制電流的行流。藉 由改變摻雜以及電場或基極電流施加的位準,.該電晶體可 促成或阻制電流的流動。而包含電阻器、電容器和電感器 在内的被動結構則可產生為執行各種冑氣功能所必要的電 壓與電流間關係。這些被動與主動結構係經電氣連接以構 成電路而可供該半導體裝置能夠執行高速計算以及其他的 可用功能。 -般說來’半導體裝置是利用兩項複雜製程所製造, 亦即前端製造與後端製造,而各者都可能牵涉到數以百計 的步驟。前端製造㈣到在半導體晶圓的表面上形成複數 個晶粒。各個晶粒通常為等同,並且含有藉由以電氣方式 連接多個主動及被動元件所構成的電^後端製造則涉及 到從所完1晶圓單切出個別晶粒,並且進行晶粒封裝以 提供結構支撐與環境隔離。 半導體製造的其-目標為產生更微小的半導體裝置。 ==通常耗用較少電力、擁有較高效能並且能夠更 1=效率。?外,較微小的半導體袭置具有較小形 夢由二:微④終端產品而言確為所企求者。小型晶粒可 端製程所達成,而獲致具備更小、纟高密度之 = =件的晶粒。後端製程則可藉由改善電氣互連 = 致具有較切跡的何《置封裝。 在扇出式晶圓層級晶片尺度封裝(F〇_WLCsp)」裡’ 5 201246408 半導體晶粒具有一作用表面,此作用表面含有按如依據該 晶粒之電氣設計與功能而構成於該晶粒内且為電氣互連的 主動裝置、被動裝置、導體層及介電層所實作之類比或數 位電路。在該半導體晶粒上則沉積以密封劑》第一鈍化層 係經構成於該密封劑上。在該第一純化層上構成有一重分 佈層(RDL)。而在該RDL和該第一純化層上構成有一第二 鈍化層。該第二鈍化層的一部份會由蝕刻製程所移除以供 曝出該RDL。而於該第二鈍化層的所移除局部裡會在該 RDL上構成多個凸起。 在許多Fo-WLCSP裡,該第一鈍化層與該密封劑之間 的黏著度會趨向於微弱。該第一鈍化層與該密封劑之間的 弱黏著度在像是墜落測試的可靠性測試過程中會特別顯 著。從而該裝置會因後可靠性檢測作業所拒除,或者該裝 置可能發生現場失效的問題。 置上之凸起結構 裡’本發明為一 即提供一載體; 劑沉積在該半.導 導體晶粒形跡之 構成一第一絕緣 之内的局部以曝 密封劑上構成一 因此存在一種對於能夠減少半導體裝 失效問題的需要。從而,在一具體實施例 種製作半導體裝置的方& ’包含下列步驟, 將一半導體晶粒架置於該載體;將一密封 體晶粒及該載體上;移除該載體;在該半 外部於-互連處所内t亥密封劑的一局部上 層’移除該第-絕緣層中位於該互連處所 出该岔封劑;在該第-絕緣層和所曝出的 201246408 第-導體層;在該第一導體層上構成一第二絕緣層;以及 在該互連處所内於該第一導體層上構成一凸起。 在另一具體實施例裡,本發明為一種製作半導體裝置 的方法’包含下列步驟,即提供一載體;冑一半導體晶粒 架置於該載體;將一密封劑沉積在該半導體晶粒及該載體 上;移除該載體;在該半導體晶粒形跡之外部於一互連處 所内該密封劑的-局部上構成一第一絕緣層;在該互連處 所内透過㈣-絕緣層構成—開口以曝出該密封劑;以及 在該第一絕緣層及所曝出的密封劑上構成一第一導體層。 在另一具體實施例裡’本發明為一種製作半導體裝置 的方法,包含下列步驟,即提供一半導體晶粒;將一密封 劑沉積在該半導體晶粒上及附近;在該半導體晶粒形跡之 外部於-互連處所内該密封劑的一局部上構成—第一絕緣 層;在該互連處所内透過該第一絕緣層構成一開口以曝出 該密封劑;以及在該第一絕緣層及所曝出的密封劑上構成 —第一導體層。 在另一具體實施例裡,本發明為一種含有—半導體晶 粒以及經沉積在該半導體晶粒上和附近之密封劑#半= 裝置。在該半導體晶粒形跡之外部於—互連處所内該密封 劑的一局部上構成一第一絕緣層。在該互連處所内:過該 第一絕緣層構成一開口以曝出該密封劑。在該第一絕緣層 和所曝出的密封劑上構成一第一導體層。 【實施方式 7 201246408 在後文說明中係按一或更多具體實施例並參照於各項 圖式以敘述本發明’其中類似編號代表相同或相仿構件。 本發明雖係按照為以達到本發明目的之最佳模式所描述, 然熟諸本項技藝之人士將可瞭解所欲者係為以涵蓋可經納 入在如後載申請專利範圍所定義之本發明精神與範疇内的 替代、修改和等同項目,以及其等按照後文揭示說明與圖 式所支持的等同項目。 半導體裝置通常是利用兩項複雜的製造程序所製成: 前端製造及後端製造。前端製造牽涉到在半導體晶圓的表 面上形成複數個晶粒》該晶圓上的各個晶粒含有主動及被 動電氣元件,而該等元件係經電氣連接以構成功能性電 路。像是電晶體及:極體之主動電氣元件擁有控制電流行 流的能力。而像是電容器、電感a、電阻器及轉換器之被 動電氣元件則可I生為執行電路功能所必要的電壓與電流 間關係。 被動及主動 刻及平坦化處理 晶圓的表面上。 的技術以將雜質 動裝置内之半導 緣體,或者是回 導體材料導體性 視需要所排置的 電晶體能夠促成 兀件疋藉由包含摻雜、沉積、光微影、蝕 在内的一系列製程步驟所形成在該半導體 摻雜處理可藉由像是離子植入或熱性擴散 引入至半導體材料内。摻雜製程可修改主 體材料的導電性、料導體材料轉換成絕 應於電場或基極電流以按動態方式改變半 :電晶體包含具備各式摻雜類型與程度而 範圍’藉以當施加該電場或基極電流時讓 或阻禁電流的行流。 201246408 主動及被動元件是由具備不同電氣性質的材料覆層所 構成。該等覆層是藉由沉積技術所形成,而這些技術^是 部份地基於所予沉積之材料的類型所決定。例如,薄膜,〃 積作業可能牽涉到化學氣相沉積(CVD)、物理氣相沉積 (卿)、電解塗鐘處理以及無電塗鑛製程。各個覆層通常係 經樣式化以供構成主動元件、被動元件的局部,^者是該 等元件之間的電氣連接。 ^ 可利用光微影技術以樣式化該等覆層,而這種技術牽 涉到在所予樣式化之覆層上進行即如光阻物之光 :積作業。利用光線即可將該樣式自光遮罩轉傳至該光阻 光阻物樣式中受照於光線的局部可利用溶劑加以移 二予樣式化之底置覆層的局部。然後移除該 分而留下樣式化覆層。或另者,有些類型 ==像是無電或電解塗鏟技術以藉由將材料直 式:積至由“】沉魏刻製程所形成的區域或空處内所樣 大並且產生3 =積在既有樣式上可能會造成底置樣式誇 之主動==的平坦表面。為產生較小且較密集包集 坦化作業以自確❸要。可利用平 表面。平坦化作業:材料,同時產生均勻的平坦 理。在拋光過程中H到以抛光板進行晶圓表面抛光處 晶圓的表面處。人 材料及侵姓性化學藥劑添增至 用可去除任何不D併的摩擦機械性動作及化學藥劑侵鞋作 規則拓樸性,從而獲致均勻的平坦表面。 9 201246408 後端製造是指將經撤光完工的晶圓切割或單切成個別 晶粒,然後封裝該晶粒以予結構支樓和環境隔離。為進行 =料’可沿該晶圓上稱為料線道或刻劃線的非功能 性机圍將晶圓予以劃割且斷折。可利用雷射切割機具或鑛 刀=晶圓進行單切。在單切作業之後,即可將個別晶 ^置在-封裝基板上,此者含有腳針或接觸板以供互連 ==統元件。然後再將在該半導體晶粒上所形成的 ㈣板連接至該封裝内的接觸板。該等電氣連接可藉由焊 料凸起、釘頭凸起、導體膏劑或接線連附所進行 ^劑或其他的鑄造材料沉積在該封裝上以提供實體支標與 電氧隔離。然後將該所完工封裝插入至—電氣系統内,而 且”他的系統元件即能❹該半導體裝置的功能性。 圖!說明-電子裝置5G,其中具有晶片載體基板或印 半導:板(PCB)52’而該者含有複數個經架置於其表面上的 +導體封裝。該電子裝置5G可按照應用項目而㈣有單一 • 員型的半導體封裝或是多種類型的半導體封裝。圖1中係 為說明之目的而顯示不同類型的半導體封裝。 ’、 夕,電子裝置50可為運用該等半導體封裝以執行一或更 夕電规功能的單立式系統。或另者,該電子裝置50可為一 统的子元件。例如,該電子裝置5"為行動電話、 =助理_)、數位視訊相機(Dv〇或其他電子通訊 έ ’、中一部份。或另者’該電子裝置50可為圖形卡' 路"面卡或是其他可供插設於電腦内的信號處理機卡。 〆半導肢封裝可包含微處理器、記憶體、應用特定積體電
10 201246408 路(ASIC)、邏輯電路、類比電路、RF電路、離散裝置,或 疋其他的半導體晶粒或電氣元件。對於這些產品來說,若 欲為市場所接受,則微小化和重量減輕確為重點。故而必 須縮減半導體裝置之間的距離以利獲致更高密度。 在圖1中,PCB 52可供作為經架置於該PCB上之半導 體封裝的結構支撐與電氣互連之通用基板。導體性信號跡 線54係利用汽化作業、電解塗鍍、無電塗鍍、網版印刷或 疋其他的適當金屬沉積製程構成於該pCB 52的表面上或覆 層内。信號跡線54提供該等半導體封裝、所架置元件與其 他外部系統元件各者之間的電氣通訊。該等跡線M亦提供 連至s亥等半導體封裝各者的電力和接地連接。 在一些具體實施例裡,半導體裝置具有兩種封裝層 級。第一層級的封裝處理是一種將該半導體晶粒按照機械 性和電氣性之方式接附至中介載體的技術。而第二層級的 封裝處理則牵涉到將該中介載體以機械性和電氣性方式接 附至PCB 〇在其他的具體實施例裡,|導體裝置可僅具有 該第-層級封裝處理,其中晶粒是以機械性和電氣性的方 式直接地架置於PCB。
阳π衣u及四側扁平封裝72 72 °根據系統需求而定, 201246408 任何經組態設定具任何第—與第二層級封裝式樣之組合的 半導體封裝組合’以及其他電子元件,皆可連接至pcB Μ。 在-些具體實施例裡,該電子裝置5〇含有單一個接附半導 體封裝’而其他的具體實施例則運用多個互連封裝。藉由 在單-基板上合併-或更多半導體封裝,製造薇商可將預 製元件併入在電子裝置及系統之内。由於半導體封裝含有 複雜的功能性’因此能夠利用較價廉元件及流線化製程來 製w電子裝置。所獲裝置較不易於失效並且製造成本較 低,故而消費者的價格成本較低。 圖2a-2e顯示-示範性半導體封裝。圖以說明經架置 於PCB52^L之DIP64的進一步細節。該半導體晶粒μ含 有作用範圍’其内含有按如依據該晶粒之電氣設計而構 成於該晶粒内且為電氣互連的主動裝置、被動裝置、導體 層及介電層所實作之類比或數位電路。例如,該電路可含 有一或更多經構成於該半導體晶粒74之作用 體、二㈣、電感器、電容器、電阻器以及其他的電= 件》接觸板76為一或更多像是鋁(A1) '鋼(Cu)、錫㈣、鎳 (Ni)、金(Au)或銀(Ag)的導體材料層,並且電氣連接至該半 導體晶粒74之内所形成的一或更多電路構件。在組裝⑽ 6二的過,十,該半導體曰曰“立則利用金-矽共晶層或者像 疋熱性%氧樹脂或環氧樹脂的黏著材料以架置於中介載體 78。該封裳本體含有像是聚合物或陶^絕緣封裝材料= 該等導體51腳8G及.接線連附82提供該半導體晶粒^與 P C B 5 2之間的f氣互連。該密封劑8 4係經沉積於該封裝二
S 12 201246408 U藉由防止溼氣及粒子進 。。A 封裝内並污染晶粒74或接線連 附8“來提供環境保護。 …圖2b說明經架置於pCB 52上之歡㈣進一步細 P羊導體曰曰粒88疋利用底部填充或環氧樹脂黏著材料92 以架置於載體9 0上。該尊垃綠、击w Λ 寺接線連附94提供該等接觸板96 ” 98之間的第一層級封裝互連。鑄造化合物或密封劑1〇〇 係經沉積在該半導體晶粒88及該等接線連附94上,藉以 提供對於該裝置的實體支撐與電氣隔離。該等接觸板ι〇2 是利用像是電解塗鍍或無電塗鑛的適當金屬沉積製程而構 成於PCB52的表面上藉以避免氧化1等接觸板⑽係經
電氣連接至.PCB 52内的—或更多導體信號跡線W在BCC Μ的接觸板98與咖52的接觸板1〇2之間構成有多個凸 起 104。 在圖2C中,半導體晶粒58是藉由覆晶式樣第-層級封 裝以向下面朝該中介㈣1G6的方式所架置。該半導體晶 粒58的作用範圍1G8含有類比或數位電路,此等電路係按 根據該晶粒之電氣設計而形成的主動裝置、被動裝置、導 體層和介電層所實作。例如,該電路在該作用範圍'〇8内 可含有-或更多電晶體、二極體、電感器、電容器、電阻 器以及其他的電路構件。該半導體晶粒58係透過凸起ιι〇 電氣且機械性地連接至該載體1 06。 BGA 60是利用凸起112以BGA式樣第二層級封裝所 電氣且機械性地連接至PCB52。該半導體晶粒“透過該等 凸起110、信號線114和凸起U2以電氣性地連接至pCB52 13 201246408 内的導體信號跡線54。鑄造化合物或密封劑1 1 6係經沉積 在該半導體晶粒58及該載體106上’藉以提供對於該裝置 的實體支樓與電氣隔離。該覆晶半導體裝置可提供—條從 該半導體晶粒58上之主動裝置至該PCB 52上之傳導軌線 的微短導電路徑,藉以縮短信號傳播距離、降低電容值並 且改善整體的電路效能。在另一具體實施例裡,該半導體 晶粒58則是利用覆晶式樣第一層級封裝以機械性地且電氣 性地直接連接至該PCB 52而無需中介載體106。 圖3a顯示一擁有即如矽、鍺、砷化鎵、磷化銦或碳化 矽之基底基板材料122的半導體晶圓12〇以供結構性支 揮。複數個半導體晶粒或元件丨24係經形成於晶圓丨2〇上, 並如前述般依鑛切線道丨26所分離。 圖3b顯示該半導體晶圓12〇之一局部的截面視圖。各 個半導體晶粒124具有一背側表面!28以及一作用表面 130,此作用表面含有按如依據該晶粒之電氣設計與功能而 構成於該晶粒内且為電氣互連的主動裝置、被動裝置、導 體層及介電層所實作之類比或數位電路。例如,該電路可 3有或更多構成於該作用表面130内的電晶體、二極體 彳其他電路構件,藉以實作像是數位信號處理器(DSp)、 ASIC、記憶體或是其他信號處理電路的類比電路或數位電 路。該半導體晶粒124亦可含有即如f感器、電容器和電 阻器的積體被動裝置(IPD)以供進行RF信號處理n 體實施例裡,該半導體晶粒m為覆晶類型的半導體晶粒。 導電層132疋利用PVD、CVD、電解塗鐘及無電塗鑛
S 14 201246408 製程或是其他適當的金屬沉積製程以構成於該作用表面 130上。該導體層132可為a卜Cu、Sn、Ni、au、Ag或是 其他適當導電材料的覆層。該導體層132可運作如經電氣 連接至該作用表面130上之電路的接觸板。而該等接觸板 132上則形成有多個凸起134。 絕緣或介電層136係利用pVD、CVD、網版印刷、旋 轉塗鍍、喷灑塗鍍、燒結或熱性氧化作業以構成於該作用 表面130及該導體層132上。該絕緣層〗36含有多個二氧 化石夕(Si02)、氮化矽(Si3N4)、氮氧化矽(Si〇N)、五氧化二紐 (Ta2〇5)、氧化鋁(A12〇3)或是其他具有類似絕緣與結構性質 之材料的覆層。該絕緣層136的一局部係藉蝕刻製程所移 除以曝出該等接觸板132。 在圖3c中’ s亥半導體晶圓120是利用鑛切刀片或雷射 切割機具138經由鋸切線道126單切成個別的半導體晶粒 124 〇 圖4a-4k s兒明,關聯於圖1及圖2a-2c,在一密封劑上 透過絕緣層形成開口以供互連結構之強化黏著度的製程。 圖4a顯示一基板或載體14〇,其中含有像是矽、聚合物、 氧化皱的臨時性或可犧牲基底材料,或是其他適當的低成 本、硬固性材料,以供結構性支撐。在該載體14〇上構成 有介面層或雙側式條帶142以作為臨時性的黏著連附膜層 或餘刻停阻層。 圖3a-3c的半導體晶粒124是利用撿拾和放置作業以予 足位且架置於該載體140上,而該絕緣層136的指向則是 15 201246408 朝向該載體。圖4b顯示經架置於該載體14 124,而該絕緣層136及該等接觸 日日 寸使蜩板132毗連於該介面層 142 ° 在圖4c中,密封劑或鱗造化合物⑷是利用㈣印刷、 沖>1鑄造、傳動鑄造、液體密封劑禱造、真空疊覆、旋轉 塗鍍或是其他適當的塗佈器以沉積在該半導體晶粒124及 該介面層!42上。該密封劑144可為聚合物合成材料,即 如具有填充物的環氧樹脂、具有填充物的環氧丙稀酸醋或 是具有適當填充物的聚合物。該密封冑144為非導體性, 並且環境保護該半導體裝置不致受到外部構件及污染 影響。 在圖4d不里’可藉由化學㈣、機械剝除、CMP、機械 研磨$ 生烘烤、雷射掃瞄或濕性剝離來移除該等載體Μ。 面層142以曝出該等接觸板132。絕緣或純化層⑷係 1[用PVD CVD、網版印刷、旋轉塗錢、喷麗塗鑛、燒結 或熱性氧化作業以構成於該半導體晶粒124及該密封劑144 上、亥絕,層146含有一或更多si〇2、si爪、Μ⑽、丁化〇5、 3或疋其他具有類似絕緣及結構性質之材料的覆層。該 ,邑,彖層146之—局部是利用触刻製程所移除,藉以構成-1或通道148並且曝出該等接觸板132及該密封劑144。 圖顯示該絕緣層146及該開口 148的平面視圖。尤 邑、象層146 Θ之開σ 148在互連處所《凸起構成區 域1 5曰0子里的形狀為環形,藉以將該密封劑144曝出在該半 導體晶粒124形跡的外部。在-具體實施例裡,該環形開 201246408 口 148的寬度為2G-1GG微米。 圖4f顯示該絕緣層146及該等開口 152之另一具體 施例的平面葙固 八 ,此專開口係繞於互連處所或凸起構成區 域1 5 3依9 〇电以„ 口 度增里而按四個分隔圓圈或通道所構成。該等 幵口 152具有與圖抖類似的截面視圖,並且將該密封劑144 曝出=該半導體晶粒124形跡的外部152可分 佈在靠近該互連處所153的邊緣處,即如40μιη淨空。圖 4g顯不該絕緣層146及該等開口 154之另一具體實施例的 平面視圖’此等開口係繞於互連處所或凸起構成區域155 1週而按複數個分隔圓圈或通道所構成。該等開口 154 八有V、圖4e類似的截面視圖,並且將該密封劑144曝出在 該半導體晶粒124形跡的外部。該等開口 154可分佈在靠 近該互連處所155的邊緣處,即如4〇μιη淨空。 在圖4h中,導電層156是利用樣式化和金屬沉積製 程像疋PVD、CVD、濺鍍、電解塗鍍與無電塗鍍處理, 八形地施佈於该絕緣層丨46、該密封劑丨44以及該等曝出接 觸板132上。該導體層156可為A卜Cu、Sn、Ni、Au、Ag 或疋其他適當導電材料的覆層。該導體層156依循該絕緣 層146的輪廓,包含在該密封劑144上進入該環形開口 148。更特定地說,該導體層156是在該環形開口 148内直 接地構成於該密封劑144上。同樣地,該導體層156在圖 4f及4g的開口 152及1 54内是直接地構成於該密封劑144 上。該導體層 156 可為含有 Ti/Cu、TiW/Cu、Ta/Cu、Cr/Cu、
Nl、NiV、Au或A1的種源層或黏著層。 17 201246408 在圖4i:,導電層或RDL158是利用樣式化和金屬沉 理::象疋PVD、CVD、滅鍵、電解塗鑛與無電塗鍵處 理,構成於該導體層156上。該導體層158 又吟 ^ A1 ' C u ^
Sn、Ni、Au、A“是其他適當導電材料的覆層 158的多個局部可根據該半導體晶粒124的設計與抑 電氣共通或電氣隔離。 把為 在圖4j裡,絕緣或鈍化層16〇是利用pvD、、李 版印刷、旋轉塗鍍、喷麗塗鍍、燒結或熱性氧化作業以3 成於該絕緣層M6及該導體層158上。n緣層⑽人有 -或更多 Si〇2、Si3N4、Si0N、Ta2〇5、Al2〇3 或是其他:有 類似絕緣及結構性質之材料的覆層。該絕緣層i6〇的:部 份係經移除,藉以在該互連處所或凸起構成區$ 15〇上曝 出該導體層158。 在圖4k裡,可利用汽化作業、電解塗鍛、無電塗鐘、 焊球滴落或是網版印刷製程以將導電 連處所⑽及所曝出導體層158上。該凸起材料可為在二互 H Au、Ag、Pb、Bi、Cu、焊料以及該等的組合,並 =有選擇性的通流溶液。例如該凸起材料可為共晶Μ. 高船焊料,或是無料料。該凸起㈣是制適#的接附 或連附製程以連附於該導體们58。在一具體實施例裡,該 凸起材料是藉由將該材料加熱至高於其熔點所回流,藉以 構成球形焊球或凸起164。在一些應用項目中,該等凸起 ^4係經二次回流以供改善對該導體層丨58的電氣接觸。該 等凸起亦可為壓縮連附於該導體層158。該等凸起164是代
18 S 201246408 表一種能夠在該導體層158上形成的互連結構類型。該互 連結構亦可運用釘頭凸起、微型凸起或者其他的電氣互連。 在Fo-WLCSP 166裡,位於該半導體晶粒124形跡外部 該環形開口 148之内直接地構成在該密封劑144上的導體 層156局部(以及RDL158)可對該等所錨定凸起164提供強 化的黏著度與可靠性。同樣地,該導體们% (以及rdl岡 可在該等開口 I52及154之内直接地構成於該密封劑144 上以供強化的黏著度與可靠性。該導體"6局部(以及 鼠158)是在該半導體晶粒124形料部直接地設置於該 絕緣層146 ±,藉以作為對該密封劑144的應力纤解和緩 衝,且同時均衡施於該半導體晶粒上的應力。在另一且體 實施例裡’接續於圖4e所示之結構,絕緣或鈍化層168是 利用PVD、CVD、網版印刷、旋轉塗鍍、喷灑塗鍍、燒結 或熱性氧化作業所構成於該半導體晶粒124及該密封劑⑷ 上。該絕緣層168含有一或更多Si〇2、Si3N4、si〇N、Ta2〇5、 ai2〇3或是其他具有類似絕緣及結構性質之材料的覆層。該 :緣層⑹之-局部是利用#刻製程所移除,藉以構成多 固開口或通道m並且曝出該等接觸板132及該密封劑 14 4 〇 圖%顯示該絕緣層168及該等開口 m的平面視圖, :等開口係依跨越於互連處所或凸起構成區域172均勾分 =減個分隔圓圈或通道所構成。該等開口 154可分佈 邊緣處且位於該互連處^72的内部(中央)範圍 裡’即如卿m淨空。該等開口 17〇將該密封劑144曝出於 19 201246408 該半導體晶粒12 4形跡的外部。 在圖5c中,導電層174是利用樣式化和金屬沉積製程, 像是PVD、CVD、濺鍍、電解塗艘與無電塗鍵處理,共形 地施佈於該絕緣層146、該密封劑144以及該等曝出接觸板 132上。該導體層174可為a卜cU、Sn、Ni、Aii、Ag或是 其他適當導電材料的覆層。該導體層174依循該絕緣層 的輪廓,包含在該密封劑144上進入該等開口 ! 7〇。更特定 地說,該導體層174是在該等開口 17〇内直接地構成於該 密封劑144上。該導體層17〇可為含有Ti/Cu、Tiw/Cu、 Ta/Cu、Cr/Cu、Ni、NiV、Au或A1的種源層或黏著層。 導電層或RDL 176是利用樣式化和金屬沉積製程,像 是PVD、CVD、濺鍍、電解塗鍍與無電塗鍍處理,構成於 該導體層174上。該導體層176可為a卜Cu、Sn、川、Au、
Ag或是其他適當導電材料的覆層。該導體層176的多個局 部可根據該半導體晶粒124的設計與功能而為電氣共通或 電氣隔離* 在圖5d裡’絕緣或鈍化層178是利用ρν〇、CVD、網 版印刷、旋轉塗鍍、喷灑塗鍍、燒結或熱性氧化作業以構 成於該絕緣層146及該導體層176之上。該絕緣層178含 有一或更多 Si02、Si3N4、SiON、Ta205、Al2〇3 或是其他具 有類似絕緣及結構性質之材料的覆層。該絕緣層丨78的一 部份係經移除’藉以在該互連處所或凸起構成區域1 7 2上 曝出該導體層176。 在圖5e裡’可利用汽化作業、電解塗鍍、無電塗鍍、
20 S 201246408 焊球滴落或是網版印刷製程以將導電凸起枒 饵枓〉儿積在該互 連處所172及所曝出導體層176上。該凸起材料可為Ai Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及該等的組合,並 具有選擇性的通流溶液。例如,該凸起枒 7』馬共晶
Sn/Pb、高鉛焊料,或是無鉛焊料。該凸起材料是利用適當 的接附或連附製程以連附於該導體層176。 田 ^ 昇體實施例 =,該凸起材料是藉由將該材料加熱至高於其熔點所回 流,藉以構成球形焊球或凸起180。在一些應用項目中該 等凸起180係經二次回流以供改善對該導體層176的電氣 接觸。該等凸起亦可為壓縮連附於該導體層176。該等凸起 U0是代表一種能夠在該導體層176上形成的互連結構類 的 型。該互連結構亦可運用釘頭凸起、微型凸起或者其他 電氣互連。 在Fo-WLCSP 182裡,位於該半導體晶粒以4形跡外部 該等開口 170之内直接地構成在該密封劑144上的導體層 174局部(以及RDL 176)可對該等所錨定凸起18〇提供強化 的黏著度與可靠性。該導體層174局部(以及RDL 176)是在 该半導體晶粒1 24形跡外部直接地設置於該絕緣層ι46 上,藉以作為對該密封劑144的應力纾解和緩衝,且同時 均衡施於該半導體晶粒上的應力。 雖既已詳細說明本發明的具體實施例,然熟諳本項技 藝之人士將能瞭解可對該等具體實施例進行修改及調適而 不致恃離按如後載申請專利範圍令所陳述的本發明範疇。 21 201246408 【圖式簡單說明】 圖1顯示構成於一半導體晶粒上的傳統凸起結構; 圖2a-2c顯示一 PCB,此者具有經架置於其表面上的不 同類型封裝; 圖3a-3c顯示經架置於該PCB之代表性半導體封農的 進一步細節; 圖4a-4k說明在一密封劑上透過絕緣層形成開口以供 互連結構之強化黏著度的製程;以及 圖5a-5e說明另一在—密封劑上透過絕緣層形成開口 以供互連結構之強化黏著度的製程。 【主要元件符號說明】 50 電子裝置 52 印刷電路板 54 信號跡線 56 接線連附封裝 58 覆晶 60 知球拇格陣歹,j 62 凸起晶片載體 64 雙線内封裝 66 基面拇格陣列 68 多晶片模組 70 四側扁平無 72 四側扁平封裳 封裝
S 201246408 74 半導體晶粒 76 接觸板 78 中介載體 80 導體引腳 82 接線連附 84 密封劑 88 半導體晶粒 90 載體 92 黏著劑材料 94 接線連附 96 接觸板 98 接觸板 100 鑄造化合物或密封劑 102 接觸板 104 凸起 106 載體 108 作用範圍 110 凸起 112 凸起 114 信號線路 116 鑄造化合物或密封劑 120 晶圓 122 基底基板材料 124 半導體晶粒或元件 23 201246408 126 鋸切線道 128 背側表面 130 作用表面 132 導電層 136 絕緣層 138 鋸切刀片或雷射切割機具 140 載體 142 介面層 144 密封劑 146 絕緣層 148 開口 150 互連處所或凸起構成區域 152 開口 153 互連處所或凸起構成區域 154 開口 155 互連處所或凸起構成區域 156 導體層 158 導體層 160 絕緣或鈍化層 164 球形焊球或凸起 166 扇出式晶圓層級晶片尺度封裝(Fo-WLCSP) 168 絕緣層 170 開口 172 互連處所或凸起構成區域
24 S 201246408 174 導體層 176 導體層 178 絕緣層 180 球形焊球或凸起 182 扇出式晶圓層級晶片尺度封裝(Fo-WLCSP) 25

Claims (1)

  1. 201246408 七、申請專利範圍: 一種製造半導體裝置之方法,包含: 提供一載體; 將一半導體晶粒架置於該載體; 在該半導體晶粒及該載體上沉積—密封齊j ; 移除該載體; 在該半導體晶粒形跡之外部於一互連處所内該密封劑 的一局部上構成一第一絕緣層; 移除該第一絕緣層中位於該互連處所之内的局部以曝 出該密封劑; 在該第一絕緣層和所曝出的密封劑上構成一第一導體 層; 在該第一導體層上構成一第二絕緣層;以及 在該互連處所内於該第一導體層上構成一凸起。 2. 如申請專利範圍第丨項所述之方法,其中移除該第— 絕緣層的局部會在該第一絕緣層内留下—環狀開口以曝 該密封劑。 3. 如申請專利範圍第丨項所述之方法,其中移除該第一 絕緣:的局部會在該第-絕緣層内繞於該互連處所而依9〇 度增量留下複數個開口以曝出該密封劑。 4. 如申請專利範圍第1項所述之方法,其中移除該第— 絕緣層的局部會在該第一絕緣層内繞於該互連處所之产、 留下複數個開口以曝出該密封劑。 衣週 5,—種製造半導體裝置之方法,包含: S 26 201246408 提供一半導體晶粒; 在該半導體晶粒上及附近沉積一密封劑 在該半導體晶粒形跡之外部於— 的一局部上構成一第一絕緣層; 互連處所内該密封劑 在該互連處所内透過該第一 該密封劑;以及 絕緣層構成一 開口以曝出 體 在該第一絕緣層和所曝出的密封劑上構成一第一導 6. 如申請專利範圍第5項所述之方法,其中在該第一絕 緣層内的開口為環形。 7. 如申請專利範圍第5項所述之方法,其中在該第一絕 緣層内的開π包含該第—絕緣層内繞於該互連處所之環週 的複數個通道藉以曝出該密封劑。 8·一種半導體裝置,包含: 一半導體晶粒; —密封劑’此者係經沉積在該半導體晶粒上及附近; 一第一絕緣層,此者係經構成在該半導體晶粒形跡之 外部於一互連處所内該密封劑的一局部上,其中一開口係 在該互連處所内透過該第一絕緣層所構成以曝出該密封 劑;以及 第一導體層,此者係經構成在該第一絕緣層和所曝 出的密封劑上。 9·如申請專利範圍第8項所述之半導體裝置,其中在該 第—絕緣層内的開口為環形。 27 201246408 10.如申請專利範圍第8項所述之半導體裝置,其中在 該第一絕緣層内的開口包含該第一絕緣層内繞於該互連處 所之環週的複數個通道藉以曝出該密封劑。 八、圖式: (如次頁)
TW100144138A 2010-12-10 2011-12-01 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法 TWI610375B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/964,823 2010-12-10
US12/964,823 US9601434B2 (en) 2010-12-10 2010-12-10 Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure

Publications (2)

Publication Number Publication Date
TW201246408A true TW201246408A (en) 2012-11-16
TWI610375B TWI610375B (zh) 2018-01-01

Family

ID=46198541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144138A TWI610375B (zh) 2010-12-10 2011-12-01 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法

Country Status (3)

Country Link
US (2) US9601434B2 (zh)
SG (2) SG10201402302PA (zh)
TW (1) TWI610375B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777358B (zh) * 2020-01-10 2022-09-11 聯發科技股份有限公司 半導體封裝

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
DE102014109286B4 (de) * 2014-06-12 2019-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Spritzpressen auf Waferebene und Vorrichtung zum Ausführen
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR20170061370A (ko) * 2015-11-26 2017-06-05 삼성전기주식회사 전자부품 패키지 및 그 제조 방법
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
JP2020129608A (ja) * 2019-02-08 2020-08-27 セイコーエプソン株式会社 電子デバイスの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2002016175A (ja) * 2000-06-29 2002-01-18 Hitachi Cable Ltd スティフナ付きtabテープ及びそれを用いた半導体装置
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
KR100448344B1 (ko) 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
EP1636842B1 (en) 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4606145B2 (ja) 2004-12-09 2011-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法
TWI268564B (en) 2005-04-11 2006-12-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
US8008770B2 (en) 2005-11-02 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with bump pad
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
US8390107B2 (en) * 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US8173488B2 (en) * 2008-09-30 2012-05-08 Intel Mobile Communications GmbH Electronic device and method of manufacturing same
US7741148B1 (en) 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
KR101028051B1 (ko) 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
TW201216419A (en) * 2010-10-13 2012-04-16 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI777358B (zh) * 2020-01-10 2022-09-11 聯發科技股份有限公司 半導體封裝

Also Published As

Publication number Publication date
US20170148721A1 (en) 2017-05-25
SG10201402302PA (en) 2014-08-28
TWI610375B (zh) 2018-01-01
CN102569097A (zh) 2012-07-11
US11127666B2 (en) 2021-09-21
US9601434B2 (en) 2017-03-21
SG182048A1 (en) 2012-07-30
US20120146236A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
KR102698671B1 (ko) 반도체 소자 및 그 제조 방법
CN110993514B (zh) 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
US8354297B2 (en) Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
CN108666214B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US9117812B2 (en) Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
CN102347253B (zh) 在接触焊盘上形成再分布层的方法和半导体器件
CN103050476B (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
US20100244241A1 (en) Semiconductor Device and Method of Forming a Thin Wafer Without a Carrier
TW201246408A (en) Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
TW201214626A (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN103681362A (zh) 半导体器件以及在fo-wlcsp中形成双侧互连结构的方法
SG174681A1 (en) Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
TW201222687A (en) Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
TW201041057A (en) Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
CN203288575U (zh) 半导体装置