TW201203862A - Mixed-mode input buffer, method of operating input buffer and integrated circuit - Google Patents
Mixed-mode input buffer, method of operating input buffer and integrated circuit Download PDFInfo
- Publication number
- TW201203862A TW201203862A TW100107099A TW100107099A TW201203862A TW 201203862 A TW201203862 A TW 201203862A TW 100107099 A TW100107099 A TW 100107099A TW 100107099 A TW100107099 A TW 100107099A TW 201203862 A TW201203862 A TW 201203862A
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- buffer
- transistor
- reference voltage
- input buffer
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 2
- 238000012935 Averaging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 5
- 239000008267 milk Substances 0.000 description 5
- 210000004080 milk Anatomy 0.000 description 5
- 235000013336 milk Nutrition 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008713 feedback mechanism Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000007853 buffer solution Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 241000084978 Rena Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000550 effect on aging Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
201203862 六、發明說明: 【發明所屬之技術領域】 本發明細_人細,尤指樹電壓的輸入 緩衝器。 【先前技術】 一般來說’龍電路巾的輸人緩衝器從—外部訊親接收一輸入 訊號,並基於該輸人訊齡產生一輸出訊號,且該輸出減係用於 該積體電路=中。概有的單端輸人電路具有-L訊號以及-參考電壓,當該第—輸人峨超過縣考電壓時,緩衝ϋ之輸出便 會改變(由高電轉成減位或是由低電鋪成高電位)。由於該參 考電壓疋外部產生’是故可能被許錄訊所干擾或是經歷過許多準 位飄移’在這些情況之下’緩衝ϋ的輸出減可能會轉換錯誤。 由於輸入緩衝器之轉換點與參考電壓訊號有著密切的相關性,因 此’參考電Μ訊號的變動可能會造成輸入緩衝器在錯誤的時間點作 轉換一可此過早或是過晚’又或甚至在一個定時轉換窗(timed switch window)的時間範圍之外。時序問題可能會造成錯誤的資料在積體電 路中傳遞’又或在積體電路中造成亞穩(metastable)狀態,而在亞穩 狀態中’緩衝器的輸出訊號會產生振蘯,而電連接至該輸入緩衝器 的訊號亦會產生振蘯。 4 201203862 【發明内容】 為了解決上述的缺陷與其他的問題,本發明揭露了一種混合模式 輸入緩衝II ’該混合模式輸人緩衝器具雜㈣敏献,是故可由 一參考電壓來提供更加精確的轉換方式。 依據本發明之-第-實施例,其揭露了—種混合模式輸入緩衝 裔’包含有-輸入電晶體、—第—參考電晶體以及一第二參 體。該輸人電晶體具有至少—閘極端,其中該輸人電晶體之該閑2 端連接至-外部所產生之—外部輸人訊號。該第—參考電晶體具有 至少-閘極端,其中該第—參考電晶體之該閘極端連接至—外 產生之-外部參考電壓訊號4第二參考電晶體具有 ,,其中該k參考電晶體之該閘極端連接至—外部所產生=外 部參考電壓訊號。 依據本發明之-第二實施例,其揭露了—種操作—輸人緩衝 方法’包含有:由-第—外部訊號源接收―第―輸人訊號,該第一 外部訊號源係位在-積體電路之外部,而該輪人緩衝⑽位在 體電路之内部;由-第二外部訊號源接收—第 Λ 該輸入緩,該第-外部訊號源係位在該積體電路之㈣.2 第-内部訊號源接收—第二參考錢,該第—内部訊號源 積體電路之内部;以及至少部分地基於該第—輸人訊號、2 考電壓以及該第二參考電壓來產生至少一輪出訊號。參 201203862 依據本發明之一第三實施例,其揭露了—種積體電路,包含有一 第一輸入墊、第二輸入墊、一輸入緩衝器以及一第三導體。該第一 輸入墊耦接至一第一導體。該第二輸入墊耦接至一第二導體。該輸 入緩衝器包含有至少三輸人端以及至少―輸出端,該至少三輸入端 包3有第一緩衝器輸入端、一第二緩衝器輸入端以及一第三緩衝 器輸入端’該第-導體係減至該第—緩衝器輸人端,該第二導體 係搞接至料二緩衝II輸人端。該第三導體用以連接該第三緩衝器 輸入h至位於該積體電路上之一第一内部參考電壓產生電路。 依據本發明之—第四實施例,其揭露了—種可降低針對一外部產 生參考電壓之敏感度的混合模式輪人緩衝器,包含_接於一第一 負載與接地點之間的—第—輸人,該第—輸人係為—外部產生之參 考電壓;雛於-第二負載與接地點之間的—第二輸人,用來產生 一輸出;以及用並聯方式與該第—輸人_之-第三輸人,該第三 輸入係為-内部產生之參考電壓;其中當該第二輸人超過一轉換點 時,該輸岐由高電购触低電位u域電位_至高電位), 而_換_為依據該第—輸人以及該第三輸人之相對尺寸所產生 之該第一輸入以及該第三輸入的平均。 人模帛五實⑽^,錢露了 -雜錢_換點的混 咖:㈣收令觸至少兩個參 衝器,树靖爾^峰驗該輸入缓 墊,參考電壓墊,耦接至該輸入 201203862 接至該輸mr:,給該輪入墊;以及-緩衝器,稱 中當該二她來,該輸入緩衝器;其 低雷娜出便由高電位切換至低電位(或由 參考電壓的平=。位)而該轉換點係為該外部參考電壓以及該内部 【實施方式】 此敘述Γ植著參相物加®例來解說本發明之範例,該 發明之部分特定實施例。該些實施例中所包含的細 即應可使-般《此項鶴者料了縣發明之實施 下列的實施方式不應用 =反2明之精神與朗之下,該些已揭露的實施例亦可加以修 改’又或以其他實施例來細實現,是故, 來限定本發明之範圍。 本發明之混合模式輸入緩衝 壓來選出-適當之轉㈣㈣1 了兩倾兩似上的參考電 、‘'、、、°該輸入緩衝器,該轉換點可視情況轉換 =個或兩個以上的參考電壓之間輯得較佳的效果,此外 2實施财,触參考賴之—平均_來與—輸域號比較, 因此’該些參考電壓巾所具有的任何雜訊亦會被加以平均。 第2圖繪示了本發明第—實施例中具有被動負載之一混合模式 咖緩衝益100的不思圖。在第1圖所示的實施例中,輸入緩衝器 匕3有四個N㈣效電晶體(腿也⑽娜8丨愈,卜 201203862 M2、M3以及M4。為了方便起見,電晶體]^11〜]^4均僅繪示了一閘 極端、一汲極端以及一源極端,而電晶體M1〜M4亦可包含有其他 之連接端(例如基底之連接端)。此領域的熟習技藝者應可輕易了 解,-電晶體中用以表示連接端為「源極端」或是「沒極端」的圖 不可以是任意之選擇,是故,後續的段落中,標示為「源極端」的 連接端亦可標示為「汲極端」,反之亦然。 如第1圖所示,一輪入訊號Input耦接至電晶體Ml之閘極端, —第-參考電壓VR1触接至電晶體⑽之閘極端,而—第二參考 電壓VR2則耦接至電晶體]^3之閘極端。電晶體M1、1^12與]^3 的源極端均連接至一第一共同節點121。此外,電晶體副的没極 端輕接至第-共同節點m,而電晶體M4的源極端則搞接至一接 地點(例如.一數位接地點(digita丨gr〇und)、一類比接地點(⑽沾^ ground)、一機殼接地點(chassisgr〇und)或—大地接地點(以出^ ground))。-偏壓產生$ 15〇則經由一偏壓訊號線而輕接至電晶體 M4之閘極端Gm4。 電晶體M2與M3的没極端均搞接至一第二共同節點135,因此, 電晶體M2與M3便以互相並聯的方式麵接於第一共同節點121與 第二共同節點135之間,因而形成了一參考電壓網路,其用來設定 輪入緩衝H 1G0之輸出訊號的轉換點。該參考電_路之 續的段落中會詳細說明。 、 曼 8 201203862 第1圖所示的輸入緩衝器100另包含有一第一電阻164以及一第 一電阻166。第一電阻164耦接於一第一電壓源16〇以及電晶體M1 的沒極端之間’❿第二電阻166則搞接於一第二電壓源162以及第 -共同郎點135之間。舉例來說,第—電阻164與第二電阻166中 每電阻可代表個別的電路元件,又或可代表一導體或傳輸線中内 含的電阻。 輸入緩衝器100在運作時會基於所接收到的一輸入訊號_【(其 為外所產生之訊號,例如一資料訊號或一控制訊號)來產生一第 「輸出訊號OutF以及一第二輸出訊號⑽。一般來說,第二輸出訊 號〇饥代表了輸入訊號Input之一等比例縮放㈣呦版本而第一 1 5虎0UtF則代表了輸入訊號I叩ut之-相反的等比^ί列縮放 (ve_scaled)版本,是故,第一輸出訊號㈣與第二輸出訊號 〇t可形成—差動職對,时傳送輸人《 Inp讀-積體電路中 的其他部分。 ^中’包含有電晶體M2、M3的該參考電壓網路可被設 m輸入緩衝器100之第一與第二輸出訊號0utF及0ut的轉換 D官♦刀的實施例中’電晶體M2、M3的驅動能力以及閘極(通 ^的:可^定電晶體奶、奶景缚第一與第二輸出訊號⑽及 之閘極^舉例來說’如果電晶體M2之閘極寬度約為電晶體⑷ 寬度的兩倍,電晶魏巧可能具有約電晶體M3兩倍的驅 因此電晶體M2在決定該些輸出訊號的轉換點上便具有 201203862 較大的影響。 在部分的實施财’電晶體M2、M3之閘減度總和會配合電 晶體Ml之閘極寬度(是故亦配合其驅動能力)來加以設計,然而, I晶體M2、M3之閘極寬度的設計則不需要互相配合。舉例來說, 田第參考電壓VR1預期為一穩定值時,電晶體μ2的尺寸可選擇 為電晶體Ml的75%,而電晶體M3的尺寸可選擇為電晶體的 25/〇因此電晶體M2會比電晶體⑽對轉換點具有較大的影響力。 在另-範例中’電晶體奶與⑽為互相對稱(亦即,電晶體…與 M3的閘極寬度皆為電晶||M1的5〇%)。此外,當第一參考電壓彻 細為-極穩定值或極不穩定值時,電晶體奶與⑽可分別加以 忽略。 此外,叙若一電晶體是操作在三極㈣如)區(對一場效電晶體來 說),該電晶體的驅動能力可由改變其閘極的訊號來加以調整。當一 電晶體操作在三極區時,其可躲作為—可變f流限流器㈣趾 currenthmiter)。雖然第1圖僅繪示了一般的場效電晶體,然而,對 於在此領域具有-般技術者而言,其他的關元件,例如操作在飽 和區的雙極接面電晶體(bip〇lar,bjt)或是其他合 適的電晶體’亦可適用在本發明的應用上。 以第1圖所示的輸入緩衝器1〇〇之操作為例,在一些實施例中, 第一參考電壓VR1是一接地電位而第二參考電壓VR2則為〇·5ν。 201203862 假設轉換點是位在第一參考電壓VR1與第二參考電壓vm之間的 50%(亦即,電晶體M2之閘極寬度與M3之閘極寬度的總和等於電 晶體Ml之閘極寬度’而電晶體]^2與電晶體M3的閘極寬度相等), 疋故當該輸入訊號到達0.25V時,該些輸出訊號便會立刻轉換。而 當第-參考電壓VR1為〇.5V,第二參考電壓術是一接地電位時, 上述的說明也同樣成立。另—方面來說,假若第—參考電壓观與 第-參考電壓VR2被設計朗樣的電位(例如,同樣是Q 5V),轉換 點則會是0.5V,而此時輸入緩衝器卿便會如同習知單端輸入緩 器一樣地運作。 第一參考龍观鮮二參考·池可細許r同的方式 來產生。在-些實施例中’第一參考電壓VR1是由外部所產生而 第二參考賴VR2則是由^_所產生的—參考,這樣的設 定不僅可以齡第—參考賴观巾_訊,_ 壓观與第二參考電壓術可以很容易_接在—起而具有同考—電 作這樣的電路設計亦可在必要時如同習知單端輸入緩衝 第1_示了具有被動負載之混合模式輸入 轉考紐鹏可倾計仙料狀的—參= 堅R1”第二參考電壓VK2的50%。然而,如 、 負載的相可用來混合不同比例的參考電壓。舉說γ 2 考電壓观可包含有被動負載的75%,而第二參考電壓衝可^ 201203862 含有被動負載的25%。 第2圖繪示了本發明第二實施例中之一混合模式輸入緩衝器2〇0 的示意圖。在第2圖的實施例中,輸入緩衝器200具有一基本的運 算轉導放大器(operational transconductance amplifier,OTA)。輸入緩 衝器200與第1圖所示的輸入缓衝器100具有相似的連接設計,然 而,電阻164以及166則是以内部負載N1與N2來取代,在此實施 例中,内部負載N1與N2分別為兩個P型場效電晶體。在一些實施 例中,P型場效電晶體N1與N2會被經過設計而使得第二參考電壓 VR2包含有參考電壓總和中的25%。 第3圖繪示了本發明第二實施例中之一混合模式輸入緩衝器 的示意圖。在輸入緩衝器300的設計中,其具有一主動負載。一偏 壓產生器350供給一偏壓訊號BiasN給電晶體M4的閘極端,並供 給一偏壓訊號BiasP給負載N1與N2。在一些實施例中,電晶體 M2與M3會被經過設計而使得第二參考電壓VR2提供參考電壓總 和的25%。 第4圖繪示了本發明第四實施例中之一混合模式輸入緩衝器4〇〇 的示意圖。在第4圖所示的實施例中,輸入緩衝器4〇〇的設計具有 一基本的運算轉導放大器,而該運算轉導放大器具有一自我產生 (self-generated)之偏壓電壓。具體來說,輸入緩衝器4〇〇所具有的内 部負載N1與N2是依據第2圖所示的基本運算轉導放大器架構來設 12 201203862 計的’而第2圖與第4圖的差別在於:第4圖中,供給電晶馳 之閘極端‘的偏壓訊號此咖是由輸入緩衝器内部所產生 同樣地’在-些實施例中,電晶體M2與奶會被經過設計而 第二參考電壓VR2提供參考電壓總和的25%。 第5圖繪示了本發明第五實施例中之具有多個參考電壓之一混 合模式輸人緩衝ϋ 5GG的示;。在—些實施例中,第—參考電壓 VR1是一外部參考電壓訊號,而除第一參考電壓VR1之外的參考電 壓訊號則都是由崎離生。在部分實施财,亦可有其他的參考 電壓訊號可為内部產生及/或外部產生。 輸入緩衝器500包含有複數個互相並聯的參考電壓電晶體μ〗、 M3、…、丽’而每一參考電壓電晶體的閘極尺寸均依需求而設計, 用來分配每一參考電壓電晶體對轉換點的影響比重,其中該轉換點 可依參考電壓電晶體M2、M3、…、MN之尺寸的加權組合(或加權 平均)來加以設定。輸入緩衝器500亦包含有一第一普通負載564以 及一第二普通負載566,而第一普通負載564與一第二普通負載566 分別包含有一個或多個被動或主動電子元件。 第6圖繪示了本發明一實施例中應用了一回授機制之一混合模 式輸入緩衝系統600的示意圖。在第6圖的範例中,輸入緩衝器600 包含有一輸入緩衝器610,其用來接收來自一輸入墊(inputpad)605 的一輸入訊號Input,以及來自一參考電壓塾(voltage reference 13 201203862 pad)615的一第一參考電壓訊號VR1。 當輸入緩衝器610在運作中,輸入緩衝器61〇會產生一輸出訊號
Output ’而輸出訊號〇u_會用來作為—第二緩衝器㈣的輪入, 此外,第—緩衝器62〇則會產生一輸出訊號VR2來回授給輸入緩衝 器以作為一内部產生的參考電壓。這樣的回授機制會導致輪 入緩衝S⑽依據輸人緩衝|| 61〇的初始轉換速度來麟地調整其 ,換點。負暖機制會減緩輸人緩衝$ _的運作速度,是故緩衝 器=〇會在轉無之後才進行轉換,然而,正回制會增加輸入緩 衝器610的運作速度’使得輸人軸^ 61()會在轉換點之前便進行 轉換。 經由利用磁雜應(hysteresiseffect),亦即應用正回授或負回授 機制’輸入緩衝器610可依不同的需求而加以校準。舉例來說,磁 滯效應可經由-個或多個電路元件的參數來加以設^,例如輪入緩 衝器⑽巾所内含的各個電晶體難寬度。此外,賴點的移動方 向亦可經由更動饋入至輸入緩衝_61〇的電壓輸入來加以設定(請 參照第7圖〜第9圖)。是故,經由加入一回授機制,輸入緩衝器_ 的操作特性可更加便利顧應輸^的變化來進行調整。 具有此領域-般知識者應可理解第丨圖〜第4圖的實施例(或是其 他的實施例),可應用來產生複數個參考電壓訊號(如同第5圖所 不)’又或可配合-賴卿來運作(如同第6圖所示)。 201203862 如則所述’第7圖〜第9圖繪示了各個實施例中不同的混合模式 輸入緩衝器的轉換點示意圖。舉例來說,第7圖繪示了輸入緩衝器 四個不同的實施例在運作中的四個轉換點示意圖,其中第一參考電 壓VR1均設定為一相對較低的電位。第7圖中的第一張附圖展示了 不具有第二參考電壓VR2的一輸入緩衝器之轉換點,第二張附圖則 展示了當第二參考電壓包含有參考電壓總和25%的一輸入緩 衝器之轉換點’第三張附圖則展示了當第二參考電壓VR2包含有參 考電壓總和50%的一輪入緩衝器之轉換點,最後’第四張附圖展示 了不具有第一參考電壓VR1的一輸入緩衝器之轉換點。 值得注意的是’轉換點會隨著第一參考電壓VR1與第二參考電. ® VR2間不同的混合比例(例如:經由調整電晶體M2與m3的閘極 寬度來達成不同的比例)而改變,是故,轉換點是由參考電壓網路中 的電晶體之間的加權組合(或加權平均)所決定的。 相較於第7圖,第8圖展示了四張彼此相似的轉換點示意圖,其 中的第-參考電壓VR1均設定為—中等電位。而第9圖同樣展示了 四張彼此相似的轉換點示意圖,其中的第一參考電壓VR1均設定為 一相對較高的電位。值得注意的是,在第7圖〜第9圖中,第四張附 圖均保持在相同的位置,這是因為第7圖〜第9圖中的第四張附圖均 代表一輸入緩衝器的轉換點不具有第一參考電壓^丨的成分。 15 201203862 〜综。上所述’相較於現有的習知輸入緩衝器,前述的混合模式輸入 ^器具有許多明顯的優點。舉例來說,混合模式輸人緩衝器經由 此。内箱生之參考電壓與外部產生之參考電壓,來減少了對外部 產生之參考電的敏感度,而此—齡效果可在保持外部產生之參 考電壓與該齡模式輸人緩衝器之輸出彼此追_航之下,降低 了混合模式輸入緩衝器的敏感度。此外,在一些實施例中,混合模 式輸入緩衝器亦可產生動態的轉換點,並可進—步應用緩衝器二輸 =以作為⑽產生之參考賴來作為鮮之用,而此—回授機制十 分有利於輸入緩衝器對其轉換點進行動態的校準。 =雖然上述的混合赋輸人緩肺是藉由_錄佳實施例來加以 解說,細’騎具有此領域—般知識者而言,其他朗本說明書 所揭露的發明而加以實現的實施例,包括該些僅含有本發明部分特 性與優點的實施例,仍屬於本發明之範圍之内。此外,在不背離本 發,精神㈣提之下,細混合模式輸人緩衝器之齡而加以設計 與貫現的實施例’包含該些將可程式化電阻之程式化以及使用最佳 化的範例,均屬於本發明之範疇之内。 <於上述實施例中,積體電路可以是一單晶片(_〇脇c物),輪 入緩衝器可以是連接频之—記舰(㈣町咖㈣,以 及該a憶區可吨対__賴存取記憶體(办的 mic random access memory » DRAM) 〇 16 201203862 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍 所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖繪示了本發明第一實施例中之具有被動負載之混合模式輸入 緩衝器的示意圖。 第2圖繪示了本發明第二實施例中之混合模式輸入緩衝器的示意 圖。 第3圖繪示了本發明第三實施例中之混合模式輸入緩衝器的示意 圖。 第4 ’示了本發明第四實施例中之混合模式輸人緩衝器的示意 圖。 第5圖緣示了本發明第五實施例中之具有多個參考電壓之混合模式 輪入緩衝器的示意圖。 第6 _示了在本發明一實施例中應用了回授機制之混合模式輸入 緩衝系統的示意圖。 第7圖〜第9圖針對不同的混合模式輪入緩衝器的實施例而繪示了僅 =外部參考電壓的―輸人緩_、錢合—第—參考電壓 二-第二參考電壓篇的-輸人緩衝器、分舰合一第一參 ===第二參考電壓75:25%的—輪人緩衝器以及僅有 内邻參考電壓的一輸入緩衝器的轉換點示意圖。 【主要元件符號說明】 17 201203862 100、200、300、500、610 輸入緩衝器 121 第一共同節點 135 第二共同節點 150、250、350 偏壓產生器 160 第一電壓源 162 第二電壓源 164 第一電阻 166 第二電阻 564 第一普通負載 566 第二普通負載 600 輸入緩衝系統 605 輸入墊 615 參考電壓墊 Ml ' M2 ' M3.....MN ' N1 ' N2 電晶體 VR1 第一參考電壓 VR2 第二參考電壓 Input 輸入訊號 OutF 第一輸出訊號 Out 第二輸出訊號 BiasN、BiasP 偏壓訊號 Gm4 閘極端 18
Claims (1)
- 201203862 七、申請專利範圍: 1. 一種混合模式(mixedmode)輸入緩衝器,包含有: -輸入電晶體’具有至少―閘極(gate)端,其中該輸人電晶體之 該閘極端連接至一外部所產生之一外部輪入訊號; 第參考電晶體,具有至少-閘極端,其中該第一參考電晶體 一之該端連接至-外觸產生之外部參考賴訊號;以及 -第二參考電晶體’具有至少一閘極端’其中該第二參考電晶體 之該閘極端連接至一内部所產生之内部參考電壓訊號。 2. 如申請專概11第1項所述的混合模式輸人緩衝H,其中該輸入 電晶體之-端、該第—參考電晶體之—端以及—第二參考電晶體 之一端均連接至一第一共同節點。 •如申請專利範圍第1項所述的混合模式輸人緩衝器,其中該第一 參考電晶體之一閘極寬度(gate width)以及該第二參考電晶體之 —閘極寬度的總和等於該輸入電晶體之一閘極寬度。 4·如申請專利範圍第1項所述的混合模式輸入緩衝器,另包含有: —第一負載,將一第一電壓端連接至該輸入電晶體之—端; 一第二負载,將一第二電壓端連接至一第二共同節點,該第二共 同筇點連接至該第一參考電晶體之一端以及該第二參考電晶 體之一端;以及 —第三負載’連接至一第三電壓端; 19 201203862 =中1第肖第二電壓端相對於該第三電壓端維持在一 ’以及該第-電壓端與第二電壓端係維持在同一電壓。 5‘如申請專利範圍第1項所述的混合模式輸入緩衝器,其h楚 電壓端與該第二電壓端係互她接。 、°〆苐一 6. 如申縣概圍第4項所述的混合模式輸人緩衝^, 負載為一偏壓電晶體。 ”第二 7. 如申請專利範圍第6項所述的混合模式輸人緩衝器,其中該 電晶體係連接至-外部產生之外部偏壓訊號。 ^ 8. 如申請專利範圍第6項所述的混合模式輸入緩衝器,其中該偏厂 電晶體係連接至一内部產生之内部偏壓訊號。 墨 9. 如申請專利範圍第8項所述的混合模式輸入緩衝器,另輪出至小 一輸出訊號,其中該内部產生之内部偏壓訊號係至少部分地(时 least in part)因應該輸出訊號所產生。 10. —種操作一輸入緩衝器之方法,包含有: 由一第一外部訊號源接收一第一輸入訊號’其中該第一外部訊號 源係位在一積體電路之外部,而該輸入緩衝器係位在該積體 電路之内部; 201203862 由-第二外部訊號源接收一第一參考電麗來傳送給該輸入緩衝 器’其中该第一外部訊號源係位在該積體電路之外部; 由-第-内部訊號源接收—第二參考電壓,其中該第一内部訊號 源係位在該積體電路之内部;以及 至少部分地(at least in part)基於該第一輸入訊號、該第一參考電 壓以及該第二參考電壓來產生至少—輪出訊號。 U.如申請專利範圍第10項所述的方法,另包含有: 由-第二内部訊號源接收一第三參考電壓,其中該第二内部 電源係位於該積體電路之内部。 輸出訊 12.如申請專利範圍第1()項所述的方法,其中產生該至少一 戒的步驟包含有: 產生該 將該第-參考電壓以及該第二參考電壓作平均運算來 至少一輸出訊號。 13.=申請專利範圍第10項所述的方法,另包含有: D整該輸入緩衝器之一轉換點(switching point)。 14’—種積體電路,包含有: 第一輸入墊,耦接至一第一導體; 第一輪入墊’耦接至一第二導體; 輪入緩衝器’包含有至少三輸人端以及至少—輪出端,該至少 C 21 201203862 三輸入端包含有—第—緩衝器輸人端、一第 二緩衝器輸入端 以及-第二緩衝器輸入端,該第一導體係麵接至該第一缓衝 器輸入^ ’該第二導體係耗接至該第二緩衝器輸入端; -第-内部參考電壓產生電路;以及 第二導體’該第三緩衝!I輸人端連接至該第—内部參考電壓產 生電路。 .如申。月專利範m第η項所述的積體電路,其巾該第—内部參考 電壓產生電路所產生之内部參考電壓係至少部分地⑷_ m 因應該積體電路所輪出之—輸出訊號所產生。 士申明專利範圍第Η項所述的積體電路,其中該第一内部參考 電壓產生電路包含有互相並聯之一第一參考電晶體以及一第二 參考電晶體。 ^申叫專利㈣第14項所述的積體電路,其中該積體電路另包 含有:第二内部參考電壓產生電路,且該輸入緩衝器具有至少一 第四緩衝ϋ輸人端’以及該第四緩衝^輸人端減至位於該第二 内部參考電壓產生電路。 如申S月專利範圍第14項所述的積體電路,其中該輸入緩衝器係 連接至該積體電路之一記憶區(memory section)。 八、囷式: 22
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/829,403 US8427204B2 (en) | 2010-07-02 | 2010-07-02 | Mixed-mode input buffer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201203862A true TW201203862A (en) | 2012-01-16 |
| TWI514769B TWI514769B (zh) | 2015-12-21 |
Family
ID=45399238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100107099A TWI514769B (zh) | 2010-07-02 | 2011-03-03 | 混合模式輸入緩衝器、操作輸入緩衝器之方法以及積體電路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8427204B2 (zh) |
| CN (1) | CN102314189B (zh) |
| TW (1) | TWI514769B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8878601B2 (en) | 2012-05-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply circuit with positive and negative feedback loops |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5607963B2 (ja) * | 2010-03-19 | 2014-10-15 | スパンション エルエルシー | 基準電圧回路および半導体集積回路 |
| US8829882B2 (en) | 2010-08-31 | 2014-09-09 | Micron Technology, Inc. | Current generator circuit and method for reduced power consumption and fast response |
| KR20160105085A (ko) * | 2015-02-27 | 2016-09-06 | 에스케이하이닉스 주식회사 | 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템 |
| KR20170007036A (ko) * | 2015-07-10 | 2017-01-18 | 에스케이하이닉스 주식회사 | 입력 회로 및 이를 포함하는 반도체 장치 |
| US11587148B2 (en) | 2021-03-08 | 2023-02-21 | Capital One Services, Llc | Item level data determination device, method, and non-transitory computer-readable media |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09147557A (ja) * | 1995-11-17 | 1997-06-06 | Mitsubishi Electric Corp | 半導体記憶装置および半導体装置 |
| JP3558844B2 (ja) * | 1997-11-28 | 2004-08-25 | シャープ株式会社 | センスアンプ回路 |
| US6100667A (en) * | 1999-01-21 | 2000-08-08 | National Semiconductor Corporation | Current-to-voltage transition control of a battery charger |
| US6157221A (en) * | 1999-03-23 | 2000-12-05 | Northrop Grumman Corporation | Three input comparator |
| DE19944248C2 (de) * | 1999-09-15 | 2002-04-11 | Infineon Technologies Ag | Inputbuffer einer integrierten Halbleiterschaltung |
| US6281731B1 (en) * | 1999-10-27 | 2001-08-28 | International Business Machines Corporation | Control of hysteresis characteristic within a CMOS differential receiver |
| KR100480597B1 (ko) * | 2002-05-14 | 2005-04-06 | 삼성전자주식회사 | 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기 |
| US6952091B2 (en) * | 2002-12-10 | 2005-10-04 | Stmicroelectronics Pvt. Ltd. | Integrated low dropout linear voltage regulator with improved current limiting |
| US6879198B2 (en) | 2002-12-18 | 2005-04-12 | Stmicroelectronics Pvt. Ltd. | Differential input receiver with hysteresis |
| US7154318B2 (en) * | 2003-11-18 | 2006-12-26 | Stmicroelectronics Pvt. Ltd. | Input/output block with programmable hysteresis |
| US7250795B2 (en) * | 2005-03-29 | 2007-07-31 | Promos Technologies Pte. Ltd. | High-speed, low-power input buffer for integrated circuit devices |
| JP2007213637A (ja) * | 2006-02-07 | 2007-08-23 | Elpida Memory Inc | 内部電源生成回路及びこれらを備えた半導体装置 |
| US7652535B2 (en) * | 2006-09-12 | 2010-01-26 | Stmicroelectronics Pvt. Ltd. | Continuous time common mode feedback circuit, system, and method |
| TWI345350B (en) * | 2007-08-27 | 2011-07-11 | Niko Semiconductor Co Ltd | Constant voltage and constant current converting controller |
| US7733179B2 (en) * | 2007-10-31 | 2010-06-08 | Texas Instruments Incorporated | Combination trim and CMFB circuit and method for differential amplifiers |
-
2010
- 2010-07-02 US US12/829,403 patent/US8427204B2/en active Active
-
2011
- 2011-03-03 TW TW100107099A patent/TWI514769B/zh active
- 2011-04-02 CN CN201110085136.3A patent/CN102314189B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8878601B2 (en) | 2012-05-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply circuit with positive and negative feedback loops |
| TWI485542B (zh) * | 2012-05-31 | 2015-05-21 | 台灣積體電路製造股份有限公司 | 電源供應電路和電源供應方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120001663A1 (en) | 2012-01-05 |
| CN102314189B (zh) | 2013-12-25 |
| CN102314189A (zh) | 2012-01-11 |
| US8427204B2 (en) | 2013-04-23 |
| TWI514769B (zh) | 2015-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201203862A (en) | Mixed-mode input buffer, method of operating input buffer and integrated circuit | |
| TWI379184B (en) | Reference buffer circuits | |
| JP2008205560A (ja) | 可変利得増幅回路、フィルタ回路、及び半導体装置 | |
| JP2641408B2 (ja) | 低電圧高速動作のcmos演算増幅器 | |
| JP2014515588A (ja) | 同相フィードバックを備えた広帯域幅c級増幅器 | |
| TWI317056B (en) | Voltage regulator | |
| JP2006042136A (ja) | 終端回路、半導体装置、及び電子機器 | |
| CN102354241A (zh) | 电压/电流转换电路 | |
| US20140070842A1 (en) | Adjustable impedance circuit and impedance setting method for providing differential-mode impedance matching and common-mode impedance matching | |
| US8723593B2 (en) | Bias voltage generation circuit and differential circuit | |
| CN113741610B (zh) | 一种基准电压电路及芯片 | |
| TW200846864A (en) | Current output circuit with bias control and method thereof | |
| TW200837705A (en) | Analog source driving apparatus | |
| TWI283965B (en) | Source follower | |
| JP2006311546A (ja) | 自動スイッチング機能を備えた電力増幅器 | |
| JP7540555B2 (ja) | ドライバ回路 | |
| JP2010258509A (ja) | バイアス安定化機能付き増幅回路 | |
| TW200922119A (en) | Output stage circuit and operational amplifier thereof | |
| JP4867066B2 (ja) | 増幅回路 | |
| US20080007299A1 (en) | Power generation circuit | |
| US10868505B1 (en) | CMOS input stage circuits and related methods | |
| KR20100124381A (ko) | 직접 게이트 구동 기준 전류원 회로 | |
| JP2004128759A (ja) | ウィンドウコンパレータ | |
| JP2004180268A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
| JP4029958B2 (ja) | 半導体回路 |