201203517 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體裝置，特別係有關於— 種積體電路及其形成方法。 【先前技術】 積體電路(1C)工業已歷經快速的成長。積體電路（Ic) 材料和設計的技術發展已使每一個積體電路世代的電路 較前一個世代小且更複雜。然而，這些發展會增加積體 電路製程和製造方法的複雜度，且為了實現這些技術發 展’需要發展較簡單的積體電路製程和製造方法。 在積體電路發展的過程中，當幾何尺寸（意即可利用 一製程製造的最小元件（或線寬）)縮小時，通常會增加功 忐密度（functional density)(意即每個晶片面積的相互連 接元件的數量）。這種持續微縮幾何尺寸的製程通常會具 有乓加里產效率和降低成本之優點。這種持續微縮幾何 尺寸的製程也會產生較高的功率消耗，而可利用例如互 補式金氧半（CMOS)元件之低功率消耗元件解決上述問 題0 【發明内容】 有鑑於此，本發明揭露之一實施例係提供一種積體 電路，上述積體電路包括一第一摻雜區，用於—第一型 電晶體。上述第一型電晶體包括一第一汲極區和一第一 源極區。一第二摻雜區，用於一第二型電晶體，上述第 一摻雜區與上述第一摻雜區隔開。上述第二型電晶體包 括-第二;:及極區和—第二源極區。—閘極 = 〇503-A36051TWF/ianchen 4 201203517 向連續延伸橫越上述第—摻雜區和上 第一金屬結構，電性耦合 第一杉雜區。一 屬、，，。構，電性轉合至上述苐二沒極區。 第—金 設置於上述第_金屬結構和第二金屬結構， 電1·生耦合至上述第一金屬結構和上述 且 述第一金屬結構的寬度大體 ’、、，。構。上 結構的寬度。。&大體上4於或大於上述第三金屬 本發明揭露之另一實施例係提 積體電路包括一第一摻雜區，用於一第積=二上述 ，H日體包括位於上述第—摻雜區中的—第 。品Π —第一源極區；一第二 晶體，上述第二摻雜區盘上述第一矜雜二於一第二型電 二型電晶體包括位於上述第二摻雜區中的一 2 源極區；-閘極，沿-繞線方向連續延伸橫： :::摻雜區和上述第二摻雜區；一第一金 ，合至上述第一沒極區；一第二金屬結構，電性轉 °2述第二汲極區；一第三金屬結構，設置於上述第 -金屬結構和上述第二金屬結構上方，且電性麵合至上 述第-金屬結構和上述第二金屬結構，其中上述第一金 屬結構的寬度和上述第三金屬結構的寬度的比值介於 1.M至！.6:1之間；一第四金屬結構，電性麵合至上述 第一源極區；一第五金屬結構，設置於上述第四金屬結 構上方，且電性耦合至上述第四金屬結構，其中上述第 五金屬結構與上述第一摻雜區沿上述繞線方向以一第一 距離重叠，上述第三金屬結構與上述第一摻雜區沿上述 〇503-A3605ITWF/ianchen 5 201203517 =:?-第二距離重疊，且上述第1離大於上述 述穑ίΓ揭露之又另—實施例係提供―積體電路。上 =電路包括一第一推雜區，用於一第—型電晶體上 i電晶體包括位於上述第一摻雜區中的一第一 電二和：第一源極區；一第二摻雜區，用於-第二型 第：型雷曰述第二摻雜區與上述第一摻雜區隔開，上述 第一i f曰曰體包括位於上述第二摻雜區中 區和-第二源極區；一閘極，：一及極 越上述第-摻雜區和上述第二摻雜區；一第:H = 構，電性輕合至上述第一没極區；一第二丄:屬； 性耦合至上述第二祕區；—第三金屬 ^ 金屬結構和上述第二金屬結構上方，且電。 一上述第一金屬結構和上述第二金屬結構，其中上述第 =3屬广構的寬度和上述第三金屬結構的寬度的比值介 辻第=“:1之間；一第四金屬結構，電性耦合至上 極區；—第五金屬結構，設置於上述第四金屬 :構上方’且電性耦合至上述第四金屬結構，苴中上述 金屬結構與上述第—換雜區沿上述繞線方向以-第 重疊’上述第三金屬結構與上述第一摻雜區沿上 線方向以一第二距離重疊，上述第一摻雜區具有一 第7寬度’上述第一距離對上述第一寬度的比值介於 傕入於η M之間’且上述第二距離對上述第一寬度的比 至lU/··1至G'33:1之間；—第六金屬結構，電性搞合 至上述第二源極區；—第七金屬結構，設置於上 〇503-A36051TWF/ianchen 6 201203517 f:、:構上方’且電性耦合至上述第六金屬結構，JL中 j第七金屬結構與上述第二換雜區沿上述繞線方向以 =離重疊’上述第三金屬結構與上述第二摻雜區 ^一塗％線方向以一第四距離重疊’上述第二摻雜區具 於:第二寬度，上述第三距離對上述第二寬度的比值& 的比至1:1之間，且上述第四距離對上述第二寬度 的比值介於0.1:1至0.33:1之間。 【貫施方式】 以下以各實施例詳細說明並伴隨著圖式說明之 J做為本發明之芩考依據。在圖式或說明書描述中， 相似或相同之部分皆使用相同之圖號。且在圖式中 2之形狀或是厚度可擴大，並以簡化或是方便標示。、 ，圖式中各元件之部分將以分別描述說明之，值得 =意的是’圖中未繪示或描述之元件，為所屬技術領域 中具有通常知識者所知的形式。 ^對於互補式金氧半（CM〇s)it件而言，接觸孔插塞通 吊做為電晶體之源/汲極(S/D)區域和金屬層M1之間的電 性連接。通常來說’係接觸孔插塞^置於形成於層間介 電層(ILD)中的接觸孔内。標示於一遮罩層上的接觸孔為 正方形。位於遮罩層上的上述正方形（接觸孔）圖案係轉移 至層間介電層（ILD)上且會變成圓形。從與晶片表面正交 的上視圖看去，上述接觸孔插塞具有一大體上圓形，: 電晶體係形成於上述晶片上。發現如果互補式金 (CMOS)元件的幾何尺寸微縮，會增加源/沒極⑽)之間 的電阻。上述源/汲極（S / D)之間增加的電阻會危及例如^ 0503-A36051 TWF/ianchei 201203517 晶體或電路的操作電流、速度、頻率等之電性。 第1A目為本發明一實施例之積體電路的 圖。如第1A圖所示的實施例僅描述一擴散層 ； =金屬結構的重疊處。在第1A圖中，—積體電;^〇層〇 二。括在：1型電晶體101 ’電性耦合至一N型電晶體 在本發明一些實施例中，積體電路100可為一數位 =路、-類比電路、-混模電路、—靜g隨機存取記憶 二(SRAM)電路、—㈣SRAM電路、—動態隨機存取 s己憶體（DRAM)電路、一内嵌DRAM電路、例如快閃記 憶體（FLASH)、可抹除可程式唯讀記憶體（EpR〇M)、、電^ 抹除式可程式唯讀記憶體（E2PR〇M)的一非揮發性記憶 體電路、-場效可程式化閘極電路（field pr()grammab「e gate circuit)或上述任意組合。在本發明一些實施例中，p 型電晶體1G1和N型電晶體105可由發明人佈局為一邏 輯電路、一放大斋、一電荷幫浦電路（charge pump circuit) 或具有一互補式金氧半（CMOS)元件的任何電路。 請參考第1A圖，積體電路1〇〇可包括擴散區1]〇和 12〇。擴散區11〇可包括P型電晶體1〇1的一源極區m 和一汲極區113。擴散區120可包括n型電晶體1〇5的 一源極區121和一汲極區123。擴散區n〇可藉由一隔絕 結構115與擴散區120隔開。隔絕結構115可包括淺溝 槽隔絕物（STI)及/或區域性矽氧化物（L〇c〇S)。在本發明 一些實施例中，擴散區11〇和12〇各別的寬度Wi* W2 不同。在本發明其他實施例中，擴散區110的寬度Wl 大於擴散區120的寬度W2。 〇503-A36051TWF/ianchen g 201203517 閘極Π0可沿閘極130的—繞線 方向連續延伸橫越摻雜區no和擴散區120。在本發ί線 些實施例中，問極13。可分別包括Ρ型電晶體二發月： =體可1::的閘極部一 .^ ^ W网劣關压思如第1Α圖所示的繞 =:=。在本發明其他實施例中，繞線方 门』為水+方向或與水平方向偏斜的任何方向。 睛參考第1A圖 明再茶考第1A目’ -金屬結構14〇可電性叙合至p 型電晶體101的源極區U1。金屬士 隹屬、，，口構14〇可與擴散區 %線方向以一距離〇,重疊。一金屬結構丨5〇可分 =電丨生轉5至P型電晶體1 〇 1的汲極區1丨3和N型電晶 體105的汲極區123。金屬結構U0可與擴散n 110沿繞 ，方向距離〇2重疊。距離Di大於距離D2。在本發 二μ知例中，金屬結構14〇係直接接觸源極區111。 金屬結構150係直接接觸汲極區113和123。 °月參考第1Α圖，一金屬結構160可電性耦合至Ν 型電晶體105的源極區121。金屬結構16〇可與擴散區 120沿繞線方向以一距離A重疊。金屬結構15〇可與摻 雜& 120 繞線方向以一距離重疊。在本發明一些實 施例中’距離〇3大於距離〇4。在本發明其他實施例中， 距離D3大於距離D”在本發明一些實施例中，金屬結構 160係直接接觸源極區121。 /主思如第1A圖所示的繞線方向僅做舉例之用。在本 發明一些實施例中，距離D,和D2的總和可大體上等於 0503‘A36051TWF/ianchei 9 201203517 寬度Wi。在本發明其他實施例中，距離〇ι和a的她和 可大於或小於寬度Wl。在本發明又其他實施例中，距離 和A的總和可大體上等於寬度在本發明又另其 他實施例中’距離A和％的總和可大於或小於寬度 注意說明書中的”金屬結構”一詞意即一金屬線、1 金屬絕、-金屬帶、-金屬板或連續延伸—預定距離的 任何金屬結構4本發明—些實_中，金屬結構⑽、 150和160可視為一金屬零（M〇)層。 在本發明一些實施例中，距離Di對寬度的比值 介於0.75:1至1:1之間’且距離&對寬度％的比值介 於〇·1:1至0.33:1之間。在本發明其他實施例中，距離 對寬度％的比值介於〇.75:1至1:1之間，且距離A 對寬度W2的比值介於〇.1:1至〇.33:1之間。 4 注意金屬結構140、150和16〇可各別至少部分連續 延伸橫越擴散區110及/或擴散區12〇，以電性耦接各別 的源極和汲極區。由於至少部分連續延伸的金屬結構， 可降低電晶體的源/沒極（S/d)電阻。 注意距離D3和D4並沒有各別從擴散區n〇的一邊 緣ll〇a連續延伸至相對邊緣n〇b及從擴散區12〇的一 邊緣120a連續延伸至相對邊緣12〇b。金屬結構15〇並沒 有沿繞線方向完全覆蓋擴散區110及120。由上述金屬結 構，可降低閘極部分13〇與金屬結構14〇、15〇和】⑼之 間的寄生電谷及/或金屬結構丨4〇、和工之間的寄生 電容。藉由調整上述電阻及/或寄生電容，可理想達到積 體電路100之例如操作速度、操作頻率等的電性。 ΐ 〇503-A36051TWF/ianchen 1Λ 201203517 第1表顯示至少一袖 1固具·有不同指狀物的變頻器 (inverter)的速度模擬結果。 .,^ ^ 7 如弟1表所示，比值為1/1的 結構 D】/ W,、D2/ W丨、lx/ w 1 甘堆，丄w 3/ W2和D4/ W2作為基準。上述 基準結構各別具有沿繞飨大 ^ ^ ^ 裏方向完全覆蓋摻雜區110及120 的金屬結構140、150和〗μ 度假設為丨。 而上述基準結構的模擬速 ----^ _ D】/ W】和d3/ Dl/ W!和 D3/ D〆W,和D3/ w2的比值為 W2的比值為 w2的比值為 1/卜 1/1， 1/1 > d2/ W丨和 d4/ d2/ W〗和 D4/ Wi 和 d4/ W2的比值為 W2的比值為 w2的比值為 1/1 ------- 033/1 0.33/1 1個指狀物 1 ·" —. 1.096 1.104 4個指狀物 1 1.088 1.089 24個指狀物 1 1.084 1.081 相較於上述基準結構，如中間欄所示，D"Wi和D / w2的比值為m，d2/ Wl和D4/ %的比值為ο」％之實 施例在1個指狀物4個指狀物和2 4個指狀物可各別提^ 9.6%、8.8%和8,4%之速度增益。如中間攔所示/ w、 和IV W2的比值為0.75/卜D2/ w]和~ %的比值為 0.33/1之實施例在！個指狀物4個指狀物和24個指狀物 可各別提供10.4〇/〇、8.9%和8.1%之速度增益。發^ 及/或改變 iVWl、D2/Wl、D3/W2#〇D4/w^_^ 0503-A36051 TWF/ianchen 11 201203517 預期的變頻器之速度增益。 第1B圖為沿第1A圖的ib_ib切線剖面圖，其顯示 本發明一實施例之積體電路的剖面圖。注意第1A圖僅顯 示積體電路100的數個佈局層。如第1B圖所示的剖面圖 可以預期有積體電路100更多的元件。 請參考第1B圖’可於一基板上形成p型電晶體 101和N型電晶體105。注意可藉由隔絕結構〗15隔開P 型電晶體101和N型電晶體1〇5。在本發明一些實施例 中’基板103可包括一元素半導體、一化合物半導體、 一合金半導體、其他適合的材料或上述組合。元素半導 體可包括結晶結構、多晶結構或非晶結構的石夕或鍺。化 合物半導體可包括碳化石夕（silicon carbide)、神化錯 (gallium arsenic)填化鎵（gallium phosphide)、鱗化銦 (indium phosphide)、神化銦（indium arsenide)或錄化銦 (indium antimonide)。合金半導體可包括 SiGe、GaAsP、 AlInAs、AlGaAs、GalnAs、GalnP 或 GalnAsP 〇 在本發 明一實施例中，合金半導體基板可具有一梯度SiGe，其 中矽和鍺的成分比例隨著梯度SiGe的不同位置而改變。 在本發明其他實施例中，SiGe合金係形成於一矽基板上 方。在本發明其他實施例中，SiGe基板係受到應力。此 外，上述半導體基板可為例如一絶緣層上覆矽（silicon on insulator，SOI)的絶緣層上覆半導體，或者為一薄膜電晶 體(TFT) 〇在本發明一些實施例中，上述半導體基板可包 括一換雜蠢晶層或一埋藏層。在本發明其他實施例中’ 上述化合物半導體基板可包括一多層之化合物半導體基 0503-A3605ITWF/ianchen 12 201203517 板，或上述基板可包括—多層化合物半導體基板。 在本發明一些實施例中，可選擇性於基板1〇3中各 別形成P型電晶體HH和N型電晶體1G5的—N型井區 107和P型井區109c>N型井區1〇7可具有例如石申⑷）、 % (P)、其他第五（V)族元素或上述組合的推質。p型井區 1〇9可具有例如硼及/或其他第三(m)族元素的推質。 請參考第2B ® ’ P型電晶體1〇1可包括源極區⑴ 和汲極區113。在本發明一些實施例中，源極區iu和汲 極(£ 113 了各別包括結構111 c、113 c，其可對p型電晶 體101的通道（圖未顯示）提供應力。受應力的通道可調= 其中的載子動能以改變P型電晶體1G1例如電流之電 性。在本發明一些實施例中，在源極區ln和汲極區 中的結構me、113c可分別視為升起式源極和升起式汲 極。，本發明其他實施例中，結構lllc、113c可分別包 括一單一 SiGe 或 SixGe].x 層、一多層 SiGe 或 SixGei x 結 構、一磊晶結構、一化合物材料結構、可調整p型電晶 體1〇1載子動能的其他材料或上述組合。 在本發明一些實施例中，p型電晶體1〇1可分別選擇 性包括P型輕摻雜汲極（LDD)llla、n3a。p型輕摻雜汲 極（LDD)llla、li3a可各別包括與N型井區ι〇7相反的 推質類型。在本發明其他實施例中，源極區⑴和沒極 區113可各別包括矽化物區域1Ub、U3b。矽化物區域 111b 1 〗3b 可各別包括例如 Nisi、NiPtSi、NiPtGeSi、
NiGeSi、YbSi、PtSi、IrSi、咖、⑽、其他適合的材 料或上述組合的至少一材料。 0503-A36051TWF/ianchen 13 201203517 請再參考第2B圖，閘極部分13〇a可包括一界面介 電層117a。可於基板1〇3上方沉積界面介電層U7a。界 面介電層117a可包括例如氧化石夕、氮化石夕、氮氧化石夕、 其他閘極介電層材料或上述組合的一材料。 在本發明一些實施例中，閘極部分i3〇a可包括一多 層結構131，其可包括形成於界面介電層n7a上方的至 乂 一兩介電常數（hlgh-k)層和至少一金屬功函數層。上述 至少-高介電常數(high_k)層可包括例如㈣2、⑽心、
HfSiON、HfTaO、HfTiO、HfZrO、其他適合的高介電常 數（high-k)材料及/或上述組合的高介電常數㈣h_k)材 料。在本發明-些實施例中，高介電常數(high_k)材料可 更擇自金屬氧化物、金屬氮化物、金屬耗物、過渡金 屬氧化物、過渡金屬氮化物、過渡金屬石夕化物、金屬的 氮氧化物、金屬賴鹽、鉛石夕酸鹽、錯㈣鹽、取化石夕、 氮氧化石夕、氧化錯、氧化鈦、氧化結、二氧化給_氧化銘 合金、其他適合的材料及上述材料組合。 在本發明一些實施例中，多層結構131的至少一金 屬功函數層可包括至少—P型金屬功函數層和至少一 N 型金屬功函數層。在本發明其他實施例巾，間極部分ι他 =至少-金屬功函數層可只包括至少―p型金屬功函數 層而不包括任何N型金屬功函數層。在本發明-些實施 例中，P型金屬功函數材料可包括例如給、結、欽、组、 鋁、金屬碳化物（例如碳化給、碳化錯、碳化鈦、碳化旬、 鋁化物及/或其他適合的材料之成分。
在本發明一些實施例中，多層結構131可包括至少 〇503-A3605ITWF/ianchen S 201203517 -擴散轉物。上述至少—擴散阻障物可沉積於間極介 ，材料和金屬功函數材料之間。可設置擴散阻障物以避 士金屬功函數材料的金屬離子擴散進入閘極介電材料 Γ。擴散阻障物可包括例如氧化紹、紹、氮化銘、鈦（Ti)、 氮化鈦(ΤιΝ)、组（Ta)、氮化M(TaN)、其他適合的材料及 上述材料組合。 請參考第1B圖，閘極部分】施可包括一導電層 135a。導電層135a可被多層結構131包i導電層 可包括例如鈦(Ti)、氮化鈦(丁iN)、組(丁a)、碳化组（Tac)、 TlSiN、鎢（W)、氮化鎢（WN)、氮化鉬（m〇n)、m〇〇n、 Ru〇2及/或其他適合的材料的至少一材料形成。 請再參考第1B圖，N型電晶體1〇5可包括源極區121 和汲極區i23。在本發明—些實施例中，源極區i2i和没 極區123可分別選擇性包括N型輕摻雜汲極（LDD)i^a、 123a。N型輕摻雜汲極（LDD)121a、U3a可各別包括與p 型井區109相反的摻質類型。在本發明其他實施例中， 源極區121和汲極區123可各別包括矽化物區域12沁、 123b。石夕化物區域121b、123b可具有相同或類似於石夕化 物區域111 b、113b的金屬材料。 在本發明一些實施例中，源極區121和汲極區US 可各別包括應力結構（圖未顯示），其可對N型電晶體 的通道提供應力。在本發明-些實施财，應力結構可 分別包括一單—sic或SixCl_x層、一多層Sic或si心 結構、一磊晶結構、一化合物材料結構、可調整N型電 晶體105載子動能的其他材料或上述組合。 0503-A36051 TWF/ianchen ,< 201203517 電# 第2B圖’ _部分130b可包括—界面介 面;電層基包=3二了:積界面介電層117b。界 其他閘極介電層材料或上述組夕。、氮氧化石夕、 在本發明一些實施存丨丨φ BB , „ ^ _夏例中閘極部分130b可包括—吝 =功=括的至少一高介電常數㈣心 :形，面介電層㈣上方。在本發明一：二 類似於多層結構⑶的至少一高介電常數⑻gh 在本發明一些實施例中，閘極部分UOb的至少—金 屬功函數層可只包括至少―N型金屬功函數層而不包括 任何P型金屬功函數層。在本發明—些實施例中，N型 金屬功函數材料可包括例如铪、锆、鈦、鈕、鋁、金屬 碳化物（例如碳化铪、碳化錯、碳化鈦' 碳化紹）、銘化物 及/或其他適合的材料之成分。 在本發明一些實施例中，多層結構133可包括至少 一擴散阻障物。上述至少一擴散阻障物可沉積於閘極介 電材料和金屬功函數材料之間。可設置擴散阻障物以避 免金屬功函數材料的金屬離子擴散進入閘極介電材料 中。擴散阻P早物可包括例如氧化紹、銘、氮化銘、鈦（丁丨）、 氮化鈦（TiN)、鈕（Ta)、氮化鈕（TaN)、氮化鈕、其他適合 的材料及上述材料組合。 σ 請參考第1Β圖’閘極部分13〇b可包括一導電片 135b。導電層135b可被多層結構131包圍。導電層135b 0503-A3605 丨 TWF/ianchen ir 201203517 可包括相同或類似於導電層135a的至少一材料形成。 請參考第1B圖，可選擇性各別於閘極部分'3如、 1鳥上沉積間隙壁141“口 14比。可由例如氧化矽' 氮 化石夕、氮氧切、其他介電層材料或上述組合的 形成間隙壁141 a和141 b。 請參考第1B圖，可於基板103上方沉積至少一介 層151且圍繞間隙壁1413和141b。至少一介電層Μ〗可 包括例如磷矽玻璃（PSG)、硼矽玻璃（BSG)、硼^矽玻璃 (BPSG) '摻氟的石夕玻璃（Flu〇rinated以以批⑴咖，fsg)、 未摻雜矽玻璃（Und〇ped Silicate Glass, USG)、氧化矽、氮 化石夕、氮氧化石夕、低介電常數材料、其他介電層材料或 上述組合的至少一材料。 在本發明一些實施例中，可於至少一介電層151上 方沉積至少一蝕刻停止層（ESL)153。至少一蝕刻停止層 (ESL)153可包括例如氧化梦、氮化♦、氮氧化碎、其他 介電層材料或上述組合的至少一材料。 請參考帛1B圖，可於钱刻停止層（ESL)153上方沉積 至少-介電層153。至少一介電層153可包括例如譬如電 聚增強型氧化物之氧化石夕、碟矽玻璃（pSG)、硼石夕玻璃 (BSG)、硼磷矽玻璃（BPSG)、摻氟的矽玻璃（Fhi〇rinated Silicate Glass, FSG)、未摻雜矽玻璃（Und〇ped SiHcate
Glass，USG)、氧化石夕、氮化石夕、氮氧化石夕、低介電常數 材料、其他介電層材料或上述組合的至少一材料。 在第1B圖中’金屬結構140、15〇和160可設置穿 過介電層151、153和蝕刻停止層（ESL)153。在本發明一 0503-A36051TWF/ianchen 17 201203517 些實施例中，金屬結構140、150和160可於其底部分別 包括至少一阻障層（圖未顯示）。可包括例如氧化銘、紹、 氮化鋁、鈦、氮化鈦、组、氮化组、其他適合的材料及 上述材料組合。在本發明其他實施例中，金屬結構14〇、 150和160可分別由例如链、銅、鈦（Ti)、氮化鈦（TiN)、 鈕（Ta)、碳化鈕（TaC)、TiSiN、鎢（W)、氮化鎢（WN)、氮 化翻（MoN)、MoON、Ru〇2及/或其他適合的材料形成。 在本發明一些實施例中，金屬結構140和16〇可分 別與源極區111和121直接接觸。金屬結構15〇可與汲 極區113和123直接接觸。在本發明其他實施例中，金 屬結構140和160可分別與矽化物區域Ulb和121b直 接接觸。金屬結構150可與石夕化物區域H3b和123b直 接接觸。 在本發明一些實施例中，可於閘極部分13〇a、i3〇b 上方形成其他介電層、介層孔插塞、金屬區域及/或金屬 線（圖未顯示）以做為内連線。上述介電層可包括例如氧化 矽、氮化矽、氮氧化矽、低介電常數材料、超低介電常 數材料或上述任意組合的材料。上述介層孔插塞、金屬 區域及/或金屬線可包括例如鎢、鋁、銅、鈦、鈕、氮化 鈇、氮化鈕、鎳矽化物、鈷矽化物、其他適合導電材料 及/或上述組合。可利用例如沉積製程、微影圖案化製程、 蝕刻製程及/或上述組合之任何適當的製程形成上述介層 孔插塞、金屬區域及/或金屬線。 第2A圖為本發明另一實施例之積體電路的佈局示 思圖。第2A圖之與第1A圖相同的元件係使用相同的標 0503-A3605 丨 TWF/ianchen 201203517 號且加上100。在第2A圖中，積體電路200可包括例如 金屬結構270a-270d之複數個金屬結構，其可分別與源極 區211、221和汲極區113、123直接接觸。在本發明一 些實施例中，金屬結構270a-270d可沿繞線方向與金屬結 構240、250、260至少部分重叠。 在本發明一些實施例中，每一個金屬結構270a-270d 的寬度可大體上各別等於金屬結構24〇、25〇、26〇。在本 發明其他實施例中，金屬結構27〇a_27〇d各別的寬度可大 體上各別寬於或窄於金屬結構24〇、25〇、26〇。在二發明 一些實施例中，金屬結構270a_270d可視為M〇1金』結 構，而金屬結構240、250、260可視為M02金屬結構。 在本發明一些實施例中’金屬結構27〇a_27〇d可各別 從擴散區210白勺-邊緣21〇a連續延伸至相對邊緣21仙， 或從擴散區220的一邊緣22〇a連續延伸至相對邊緣 220b。在本發明其他實施例中，金屬結構27〇a_27〇d可從 邊緣21Ga_21()b延伸超過或短於—距離，其料於或小於 擴散區210寬度Wl，的5%。在本發明又其他實施例中，、 金屬結構27Ga〜27Gd可從邊緣22Ga_2鳥延伸超過或短於 一距離，其約等於或小於擴散區220寬度W2，的5%。、 在本發明—些實施例中，金屬結構240可與擴散區 210沿繞線方向以一距離Di，重疊。金屬結構25〇可 散區210沿繞線方向以一距離〇2，重疊。距離，大ς = 離d2’。$屬結構260可與擴散區22〇沿繞線方向以二距 離D3,重豐。金屬結構25〇可與摻雜區22〇 ^繞線方 一距離D4，重疊。在本發明一些實施例中，距離〇^於 〇503-A36051TWF/ianchen 201203517 距離d4，。在本發明其他實施例中，距離^，大於距離&。 在本發明又其他實施例中，第1A圖所述的距離Di、D2、 A及/或D4可分別大於第2A圖所述的距離d]，、D2，、d 及/或D4,。 3 _在本發明一些實施例中，距離Di，和〇2，的總和可大 體上等於寬度w〗，。在本發明其他實施例中，距離〇1，和 A’的總和可大於或小於寬度Wi，。在本發明又其他實施 例中，距離Dr和D4’的總和可大體上等於寬度W2。在本 發明又另其他實施例中，距離1>3，和A,的總和可大於或 小於寬度W2,。 第2B圖為沿第2A圖的2B-2B切線剖面圖。在第2B 圖中，金屬結構270a-270d可分別與源極區2n、汲極區 213、223和源極區直接接觸。金屬結構24〇、25〇和 260可藉由金屬結構270a_270d分別與源極區211、汲極 區213、223和源極區221直接接觸。在本發明一些實施 例中，金屬結構270a-270d可設置穿過介電層251和蝕刻 知止層（ESL)253，分別與石夕化物區域21 lb、213b、221b、 223b直接接觸。 在本發明一些實施例中，金屬結構270a-270d可於其 底部分別包括至少一阻障層（圖未顯示）。可包括例如氧化 铭、銘、氣化铭、鈦、氮化鈦、组、氮化组、其他適合 的材料及上述材料組合。在本發明其他實施例中，金屬 結構270a-270d可分別由例如鋁、銅、鈦（Ti)、氮化鈦 (TiN)' 钽（Ta)、碳化钽（TaC)、TiSiN、鎢（W)、氮化鎢（WN)、 氮化鉬（MoN)、MoON、Ru02及/或其他適合的材料形成。 0503-A36051TWF/ianchen 20 201203517 在本發明其他實施例中，金屬結構270a-270d可分別由W 形成，金屬結構240、250和260可分別由銅形成。 在本發明一些實施例中，金屬結構270a-270d的頂面 可大體上與導電層235a和23 5b的頂面同高度。此處的” 大體上同高度”意指金屬結構270a-270d的頂面可高於導 電層235a和235b的頂面一距離，例如蝕刻停止層 (ESL)253的厚度。在本發明一些實施例中，由於因為回 蝕刻製程或化學機械研磨製程會導致金屬結構 270a-270d的頂面上有碟化效應，所以此處的”大體上同 高度”意指金屬結構270a-270d的頂面可低於於導電層 235a和235b的丁頁面。 請參考第2A、2B圖，發現金屬結構270a-270d可設 置為金屬結構240、250、260分別和源極區211、汲極區 213、223和源極區221之間的電性連接。金屬結構 270a-270d可分別大體上沿繞線方向覆蓋擴散區210、 220。可以理想地降低從金屬結構270a-270d至源極區和 汲極區的電阻。在本發明一些實施例中，可以降低做為 電性連接之金屬結構240、250、260的重疊距離Dr-D4,。 並且，發現金屬結構270a-270d的頂面可大體上與導電層 235a和235b的頂面同高度。可以降低金屬結構270a、 270b之間的寄生電容和金屬結構270c、270d之間的寄生 電容。 第3圖為本發明一實施例之積體電路的形成方法的 製程流程圖。第4A至4E圖為沿第2A圖的2B-2B切線 剖面圖，其顯示本發明另一實施例之積體電路200的形 0503-A3605 ] TWF/ianchen 201203517 =圖。在第3圖中，-積體電路的形成 方法300可包括於一基板上形成 成 擴散區（製程步驟310)。 &放£和一第二 在本發明一些實施例中， 成:;二一所‘==: 隔絕結構出的形二式可包括在矛==實施例中’ 入上述溝槽（舉例夹 析”電材科填 °兒可利用化學氣相沉積製程）中。在 本發明_些實施例中，隔絕 ^粒）甲在 矽或氧化矽填充的一敎氧思、有例如以氮化 明一此訾m化塾層之一多層結構。在本發 (叫3iG可視為—淺溝槽隔絕物 ，區域性矽氧化物(LOcos)製程。 凊參考第4A圖，在本發明一此實 分別於擴散區2〇1和205形成NJ'井H中’可選擇性 2〇9。可利用例如微影製程和離子植入；：：型井區 和。在本發明 衣％及/或快逮熱退火（RTP)製程以活化N型并订”、、 型井區209的穆f。 化N型井區2〇7#σρ 請參考第3圖，方法3〇〇可包括 成用於第1^—擴散區中形 主也日日體的一汲極區和一源 叫在形成如第4A圖所示”:步驟 些實施例中，制201之本發明一 ^步驟320可形成源極區211和沒極區 〇5(b-A36〇5 丨 TWF/ianchen ?? 201203517 2U。在本發明一些實施例中，源、極區2ιι和沒極區⑴ 分別包括一 P型重摻雜區’其可利用微影製程 入製程形成。 在本發明其他實_中，製程步驟320可包括分別 於源極區川和汲極區213中形成結構2山、仙。結 構211。、213。可對卩型雷曰1§*^1^^，2 丁 日日體201的通道提供一應力。 t —些實施例中，可利用—轉化學氣相沉㈣ $二：)、一Π束蟲晶製程_)、-化學氣相沉積 衣私（CVD)、一金屬_有機化學氣相沉積製程㈧〇c,、 :原二層沉積製程(勘)或上述任意組合形 21lc 、 213c 。 在本發明一些實施例中，製程步驟320可選擇性包 括於間㈣241a下形成P型輕摻雜沒極（LDD)211a、 利用例如一斜角離子植入製程形成P型輕掺雜 s 2Ua、2l3a。在本發明一些實施例中，製程步 = 包括形成如之後第4C圖所述的矽化區域21沁、 —士，/、中上述製程可視為一前矽化（silicide-fim)製程。 2其他實施例中，可選擇性進行熱製程及/或快速 質、（P)製程以活化源極區叫和沒極區213中的摻 來点^笛考第3目’方法300可包括於第二擴散區中 形成用於第二切雷曰粞^ ， 、 日日脰的一汲極區和一源極區（製程步驟 A 乂成如第4A圖所示N型電晶體205之本發明一 些實施例中，劁和止时 如丄 衣$王步驟33〇可形成源極區221和汲極區 223。在本發明— — 二貫施例中’源極區221和汲極區223 0503-A36051TWF/ianchen 23 201203517 分別包括一 N型重摻雜區，其可利用微影製程和離子植 入製程形成。 在本發明其他實施例中，製程步驟330可包括分別 於源極區221和汲極區223中形成一應力結構（圖未顯 示）。上述應力結構可對N型電晶體205的通道提供與結 構211c、213c提供應力相反的一應力。在本發明一些實 施例中，可利用一降壓化學氣相沉積製程（RPCVD)、一 分子束磊晶製程（MBE)、一化學氣相沉積製程（CVD)、一 金屬-有機化學氣相沉積製程（MOCVD)、一原子層沉積製 程（ALD)或上述任意組合形成上述應力結構。 在本發明一些實施例中，製程步驟330可選擇性包 括於間隙壁241b下形成N型輕摻雜汲極(LDD)221a、 223a。可利用例如一斜角離子植入製程形成N型輕摻雜 汲極（1^0) 221a、223a。在本發明一些實施例中，可於形 成閘極部分的一製程步驟340之前於源極區221和汲極 區223上形成矽化區域，其中上述製程可視為一前矽化 製程。在本發明其他實施例中，製程步驟330可包括形 成如之後第4C圖所述的矽化區域221b、223b。在本發 明其他實施例中，可選擇性進行熱製程及/或快速熱退火 (RTP)製程以活化源極區221和汲極區223中的摻質。注 意如第3圖所述的製程步驟320和330可以對調。舉例 來說，可於製程步驟320之前進行製程步驟330。並且， 注意可調整或對調每一個製程步驟320和330中的製程 步驟及/或其順序。然其並非用以限定本發明。 請參考第3圖，方法300可包括形成一閘極，其係 0503-A36051TWF/ianchen 24 201203517 。在本發 圖所示的 連續延伸橫越第一和第二擴散區（製程步驟34〇> 明一些實施例中，上述方法可包括形成如第2a 一閘極230。 可利用閘極前置（gate-first)或閘極後置（gate ^ , 程形成閘極230。在使用閘極後置（gate-last)製程之^ i 明一些實施例中’製程步驟340可包括於如第4δ ^ 八圖所示 的基板230上方形成虛設閘極232a和232b。上述μ 極232a和232b可由例如多晶矽、非晶矽、氧化石夕 _ 化矽、蝕刻速率不同於介電層251及/或間隙壁24la_24ib 之一材料形成。在本發明一些實施例中，可利用化與氣 相沉積（CVD)形成虛設閘極232a和232b。 ' 製程步驟340可包括利用例如一濕蝕刻製程、—乾 蝕刻製程或濕蝕刻製程和乾蝕刻製程的組合，來移除严 設閘極232a和232b。移除上述虛設閘極232a和232b之 後’製程步驟340可包括於基板230上方形成閘極部分 230a和230b。上述閘極部分230a和230b可分別包括多 層結構231、233和導電層235a、235b。可利用任何適合 的製程，例如原子層沉積（ALD)、化學氣相沉積（cVD)、 物理氣相沉積（PVD)、降壓化學氣相沉積製程（RPCVD)、 電漿增強型化學氣相沉積製程（PECVD)、金屬-有機化學 氣相沉積製程(MOCVD)或上述方式的任意組合形成多層 結構231、233。可利用任何適合的製程，例如原子層沉 積（ALD)、化學氣相沉積（CVD)、物理氣相沉積（pVD)、 降壓化學氣相沉積製程（RPCVD)、電漿增強型化學氣相 沉積製程（PECVD)、金屬-有機化學氣相沉積製程 0503-A36051 TWF/ianchen 25 201203517 =CVD)、濺鍍、電鍍或上述方式的任意組合形成 層5a、235b。形成閘極部分2施和23〇 用例如化學氣相沉籍λ 傻可利 230b上W、 ）’於上述閘極部分23如和 上方形成一蝕刻停止層（ESL)253。 结構請再-參第考第：’方法_可包括形成-第-金屬 3释上迚第If結構和一第三金屬結構(製程步驟 )上述第—金屬結構可電性耦合至第一源極區，上 結構可電性輕合至第一没極區和第二沒極區： 处第二金屬結構可電性耦合至第二源極區。 ㈣類似於第1Β圖所示剖面圖的金屬結構之本 二貫施例中，可於蝕刻停止層ffSL)153上方形成 "電層155。金屬結構14〇、15〇、16〇可形成穿過介電層 151、155和钱刻停止層（ESL)153，以使金屬結構14〇: 150 I60可分別與源極區和汲極區m、U3、121 直接接觸。 升/成類似於第2A-2B圖所示剖面圖的金屬結構之 本發明-些實施例中’方法3〇〇可更包括形成金屬結構 27〇a 27〇d’其分別與金屬結構240、250、260電性耦合。 在本毛Θ些貫施例中，方法300可包括形成穿過介電 層251和姓刻停止層（ESL)253的開口 271a-271c。上述開 口 271a_271c可分別至少部分暴露出如第4c圖所示的源 極區和沒極區211、213、22卜223。 ,在本發明一些實施例中’形成上述開口 271a-271c 之後’可於上述源極區和汲極區211、213、221、223中 刀別形成矽化物區域2Ub、213b、221b、223b。注意可 0503-A36051T WF/ianchen 201203517 於形成多層結構231、233的界面層2.17a_271b和高介電 常數介電層之後，形成如第4C圖所示的矽化物區域 211b、213b、221b、223b。矽化物區域 2Ub、213b、221b、 223b可免於遭文形成多層結構231、233的界面層 217a-271b和高介電常數介電層的高溫製程循環。在本發 明一些實施例中，形成矽化物區域211b、213b、221b、 223b的製程可視為矽化物後置（silicide七⑷製程。 請參考第4D圖，方法300可包括形成與源極區和汲 極區211、213、22卜223直接接觸的金屬結構27〇&_27〇心 可利用例如原子層沉積（ALD)、化學氣相沉積（CVD)、物 理氣相沉積（PVD)、濺鍍、電鍍、其他適合的製程或上述 方式的任意組合沉積形成金屬結構27〇a_270d。 請參考第4E圖，製程步驟350(如第3圖所示）可包 括形成與金屬結構270a-270d直接接觸的金屬結構24〇、 250、260。在本發明一些實施例中，製程步驟35〇可包 括形成穿過介電層255的開口（圖未顯示）。上述開口可分 別至少部分暴露出金屬結構270a-270d。然後於開口中形 成金屬結構240、250、260,且分別與金屬結構27〇a_27〇d 電性麵合。在本發明一些實施例中，可利用例如原子層 >儿積（ALD)、化學氣相沉積（CVD)、物理氣相沉積（pvD)、 錢鍍、電鍍、其他適合的製程或上述方式的任意組合沉 積形成金屬結構240、250、260。 第5圖為一系統的示意圖’其包括設置於一基板上 的本發明一實施例之積體電路。在第5圖中，一系統500 可包括一積體電路502，設置於一基板501上。在本發明 0503-A36051T WF/ianchen 27 201203517 —只施例中’基板501可包括一印刷電路板（p 、— =刷線路板及/或其他可承載—積體電路的-載板。積體 :路皿可類似於分別如第1A_1B、2A_2B圖所述的積 體電路雨或200。積體電路5〇2可電性搞合至基板5〇1。 在本發明—些實_中，積體電路502可藉由導電凸塊 5〇5電f生輕σ至基板5〇1。在本發明其他實施例中，積體 電路502可糟由打線接合（圖未顯示）電㈣合至基& 501。在本發明一些實施例中，系統可為例如電腦、 無線通訊裝置、電腦相關週邊、娛樂裝置或類似裝置的 一電子系統的一部分。 在本發明一些實施例中，系統500可於單—積體電 路(1C)中提供①整系統，所謂的系統單晶片⑽裝置 或系統單積體電路(S0IC)裝置。這些系統單晶片（soc)/ 系統單積體電路（S0IC)裝置可提供應用於例如一手機、 ¥上型電MPDA)、數位卡式錄像機、數位攝錄像機、數 位相機、MP3播放器或類似裝置之單―積體電路的全部 所需電路。 第6圖為本發明一實施例之積體電路的佈局層示意 圖。第6圖之與第2A圖相同的元件係使用相同的標號且 加上400。在第6圖中，一積體電路6〇〇可包括擴散區 610、620，擴散區610、020彼此隔開且各別設置用於不 同類型的電晶體601、605。舉例來說，擴散區61〇設置 用於一 P型電晶體（601)’而擴散區62〇設置用於一 ；^型 電晶體（605)。電晶體601可包括位於擴散區6丨〇中的一 源極區611和一汲極區613。電晶體605可包括位於擴散 0503-A36051 TWF/ianchen 28 201203517 區620中的一源極區621和一汲極區623。 請參考第6圖，積體電路600可包括一閘極630，其 可沿閘極13〇的一繞線方向連續延伸橫越掺雜區61 〇和 擴散區620。在本發明一些實施例中，積體電路600可包 括分別與源極區611、621和汲極區613、623直接接觸 的金屬結構670a-670d。積體電路600可包括分別設置於 與金屬結構670a-670d上方，且分別與金屬結構670a、 670b、670C、670d直接接觸的金屬結構640、650、660。 在本發明一些實施例中’金屬結構650從金屬結構670b 連續延伸至金屬結構670d。 在本發明一些實施例中’金屬結構67〇b的寬度 可大體上等於或大於金屬結構65〇的寬度Wm2。在本發 明其他實施例中’寬度WM1對寬度Wm2的比值可介於ι:1 至2:1之間。在本發明又其他實施例中，寬度w…對寬 度Ww的比值可介於ι.3:1至1 6:1之間。 在本發明一些實施例中，金屬結構070d的寬度WM3 可大體上等於或大於金屬結構65〇的寬度Ww。在本發 月其他貫施例中’寬度對寬度wM2的比值可介於1:】 至2:1之間。在本發明又其他實施例中，寬度對寬 度Ww的比值可介於13:1至16:1之間。 在本發明一些實施例中，金屬結構6術的寬度〜 可大體上等於或大於金屬結構_的寬度I。在本發 明其他實施例中，寬度對寬度I的比值可介於ι:ι ^ 2:1之間。在本發明又其他實施财，寬度I對寬 度Ww的比值可介於13:1至16:1之間。 0503-A3605 丨 TWF/ianchen 201203517 在本發明一些實施例中’金屬結構67〇c的寬度Ww 可大體上等於或大於金屬結構副的寬度I。在本發 明其他實施例中，寬度Wm6對寬度Wm7的比值可介於ι:ι 至2:1之間。在本發明又其他實施例中，寬度Wm6對寬 度wM?的比值可介於丨3:1至16:1之間。 注意寬度、Wm3、Wm4、Wm6的至少一個可分別 大體上等於或大於寬度、、I、I。在本發明一些 實施例中，金屬結構67〇a_67〇d中只有一個寬於各別的金 屬、、、。構640、650、660 ’且可應用於積體電路6〇〇。在本 %月其他貫施例中，金屬結構67〇a_67〇d中有兩個或多個 寬於各別的金屬結構64〇、65〇、66〇，且可應用於積體電 路600在本發明又其他實施例中，所有的金屬結構 670a-670d寬於各別的金屬結構64〇、65〇、66〇。 如上所述，調整金屬結構64〇、65〇、66〇及/或 670a-670d的寬度及/或長度，可調整積體電路6⑻的接觸 電阻及/或寄生電谷。接觸電阻及/或寄生電容的改變會影 響積體電路600的操作速度。舉例來說，對於每一個試 樣ι-ν而言，每一個金屬結構64〇、65〇、66〇的寬度係 約固定在2〇nm。試樣的每一個金屬結構67〇a_67〇d 的寬度分別為 26nm、3〇nm、32nm、34nm、38nm。因 此，對於5式樣i-v而言，金屬結構67〇a_67〇d對金屬結構 640、650、_ 的寬度比值分別為 1.3:1、1.5:1、1.6:1、 1.7.1、1.9.1。注意到如上所述金屬結構67〇a_67〇d的尺 寸僅為舉例之用。在本發明一些實施例中，金屬結構 670a-670d的尺寸可依據應用技術節點而放大或微縮。然 0503-A3605lTWF/ianchen 30 .201203517 其並非用以限定本發明。 第2表顯示對應於上述寬度比值改變值之積體電路 的寄生電容、接觸電阻和操作速度的模擬結果。 試樣I 試樣II 試樣III 試樣IV 試樣V 寬度比值 1.3:1 1.5:1 1.6:1 1.7:1 1.9:1 寄生電容 1 1 1 1 1 接觸電阻 1 0.98 0.97 0.96 0.95 操作速度 1 1.014 1.02 1.028 1.037 -衣巧贫現改變金屬結構64〇、65〇、Mo及/ 或〇a 的ι度比值對積體電路的操作速度可達到 無法預期的良好改善。如第2表所示，寬度比值為13:1 之試樣I的積體電路可做為基準。發現因為金屬結構 640、650 =60具有相同的寬度，所以試樣π具有相同 ，寄生電*。並且發現因為試樣中的金屬結構 70a-670d的寬度增加，所以試樣π的接觸電阻逐漸下 :對阻下降’可以增加積體電路的操作速度， /、對應=金屬結構67〇a_67〇d寬度的增加。 方、二用相同或大體上類似於如第3圖所述的 路_。上述圖所述的製程步驟形成積體電 音到積體電路6t的詳細說明在此不做重覆敘述。並且注 用於第5圖所述的系統中。 《月-貫施例中，一種積體電路包括一第一摻 0503-A36051TWF/ianchen 201203517 雜區’用於一第一型電晶體。上述第一型電晶體包括一 第一汲極區和一第一源極區。一第二摻雜區，用於—第 二型電晶體’上述第二摻雜區與上述第一摻雜區隔開。 上述第二型電晶體包括一第二汲極區和一第二源極區。 一間極’沿-繞線方向連續延伸橫越上述第—摻雜區和 上述第二摻雜區。一第一金屬結構，電性耦合至上述第 -汲極區。一第二金屬結構，電性耦合至上述第二汲極 區。一第三金屬結構，設置於上述第-金屬結構和上述 第二金屬結構上方，且電性耦合至上述第一金 上述第二金屬結構。上述第—金屬結構的寬度大體上等 於或大於上述第三金屬結構的寬度。 雖然本發明已以實施例揭露如上，然其並非用以限 定本發明’任㈣習此技藝者，在不脫離本發明之精神 和範圍内’當可作些許之更動錢飾，因此本發明 護_當視後附之申請專利範圍所界定為準。 0503-A36051 TWF/ianchen 32 201203517 【圖式簡單說明】 第1A圖為本發明—音# 拉# 圖。 貫鈀例之積體電路的佈局示意 第1 β圖為沿第1 A R 1 DD 本發Θ _Β切線剖面圖，其顯示 桊毛月Λ施例之積體電路的剖面圖。 丁 意圖第Μ圖為本發明另—實施例之積體電路的佈局示 2Β圖為沿第2Α圖的2Β-2Β切線剖面圖，示 本U另-實施例之積體電路的剖面圖。 ’ 製程LI圖圖為本發明—實施例之積體電路的形成方法的 第4Α JL 4Ε圖為沿第2Α圖的2Β_2Β切線剖面圖， ”顯不本發明另一實施例之積體電路的形成方法的製程 剖面圖。 第5圖為一系統的示意圖，其包括設置於一基板上 的本發明一實施例之積體電路。 第6圖為本發明一實施例之積體電路的佈局層示意
® 〇 日W 【主要元件符號說明】 100、200、500、600〜積體電路； 10 5、2 0 5〜Ν型電晶體；1〇1、201〜Ρ型電晶體； 601、605〜電晶體； 107、207〜Ν型井區； 109、209〜Ρ型井區； 110、120、210、220、610、620〜擴散區； 110a、110b、120a、120b、210a、210b、220a、220b 0503-A36051 TWF/ianchen 33 201203517 〜邊緣； 111、121、211、221、611、621 〜源極區； llla、 113a、211a、213a〜P型輕摻雜没極； lllb、 113b、121b、123b、211b、213b、221b、223b 〜石夕化物區域； lllc、 113c、211c、213c〜結構； 113、123、213、223、613、623〜汲極區； 115〜隔絕結構； 117a、117b〜界面介電層； 121a、123a、221a、223a〜N型輕摻雜沒極； 130、 230、630〜閘極； 130a、130b、230a、230b 〜閘極部分； 131、 133、23卜233〜多層結構； 135a、135b、235a、235b 〜導電層； 140、150、160、240、250、260、270a-270d、640 650、660、670a-670d 〜金屬結構； 141a、141b、241a、241b 151、251、255〜介電層； 203〜基板； 232a、232b〜虛設閘極； 300〜方法； 間隙壁； 153、253〜姓刻停止層； 215〜隔絕結構； 271a-271c 〜開口； 5 0 0〜糸統， 5 01〜基板； 502〜積體電路； 505〜導電凸塊； W1、W2、WMl、WΜ2 〜寬度；
Di、D2、D3、D4、Dr、D〗，、D3’、D4,〜距離。 0503-A36051 TWF/ianchen 34