TW201203458A - Method for fabricating semiconductor device with side junction - Google Patents

Description

201203458 六、發明說明： 本專利申請案主張2010年7月7日提出申請之韓國第 10·2〇10-〇〇65443號專利申請案的優先權，而該案係以全文 引用參考方式被倂合於本申請案中。 【發明所屬之技術領域】 本發明之諸示範性實施例係有關於一種用於製造此半 導體裝置之方法，且尤其有關於一種用於製造一具有一側 ® 接面區域之半導體裝置的方法。 【先前技術】 一般而言，一水平閘極具有一水平通道。近來，一具 有一垂直通道之垂直閘極結構被發展來增加淨晶粒。在一 DRAM (動態隨機存取記憶體）中，各具有一垂直閘極結構 之單元可包括：一有效區域，其具有一主體與一柱體，一 埋置位元線，及一垂直閘極（或一垂直字線）。在此，此 φ 柱體可爲該主體的一部分。例如，埋置位元線被埋置在一 位於諸有效區域之諸主體間的溝槽，且垂直閘極被形成在 該有效區域位於此埋置位元線上方之柱體的一側壁處。此 埋置位元線可被埋置在諸相鄰之有效區域間，以便使兩個 單元可與一埋置位元線相鄰。一被執行來隔離諸相鄰有效 區域中之一者並形成一位於另一者處之接觸窗的單側式接 觸窗（OSC)製程可被用以經由一個埋置位元線驅動一個 單元。此OSC製程被用以形成一位於該有效區域之側壁處 [S] .201203458 的接面區域，而此接面區域則被電連接至該埋置位元線。 此OSC製程被執行用以暴露有效區域之一個側壁的一 部分。之後，一摻雜物被離子植入至此有效區域之一個側 壁的該部分內，以便形成側接面區域。一退火製程亦可被 執行以形成此側接面區域。 【發明內容】 本發明之諸示範性實施例係有關於一種用於製造此半 •導體裝置之方法。 根據本發明之一示範性實施例，一種半導體裝置的製 造方法包括：蝕刻一基板以形成一溝槽；在位於此溝槽下 方之基板中形成一接面區域；蝕刻此溝槽之底部至一定深 度’以形成一側接面；及形成一被耦接至此側接面上之位 元線。 根據本發明之另一示範性實施例，一種半導體裝置的 # 製造方法包括：蝕刻一基板以形成複數個由一第一溝槽所 隔離之主體；形成一內襯層，其暴露此第一溝槽之底部表 面的一部分；在位於此第一溝槽之經暴露的底部表面下方 之基板中形成一接面區域；蝕刻此接面區域之一部分以形 成一側接面，並使得一側可被一第二溝槽所暴露；及形成 一位元線，其被連接至此側接面並埋置該第二溝槽。 【實施方式】 本發明之多個示範性實施例將配合參照多個附圖而被 [S] -4- 201203458 詳細說明於下文中。然而，本發明可用多個不同形式被體 現且不應被推論成受限於本文中所提出之諸實施例。更確 切地說，這些實施例被提供以使本揭示內容更爲周密且完 整’且將完全地將本發明之範圍傳達給所有熟習本技藝之 人士。在本揭示內容之全文中，出現在本發明之多個不同 實施例與圖式中之類似元件符號係指類似之部件。 諸圖式並不必然要按比例繪製，且在一些情形中，比 Φ 例可能被誇大以便可清晰地顯示說明諸實施例之特徵。當 一第一層被稱之爲係位於一第二層「上」或在一基板「上_ 時’其不僅係指該第一層被直接地形成於該第二層或該基 板上之情形，且還指一第三層存在於該第一層與該第二層 或該基板間之情形》 第1圖係一顯示一用於形成一側接面區域的方法。 參照第1圖，複數個被若干溝槽12所隔離之有效區域 | 13被形成在一基板11上。一內襯層20被形成於有效區域 13之諸側壁上及溝槽12之表面上。此內襯層20被形成以 暴露有效區域13之一個側壁的一部分。一硬罩圖案15被 形成於有效區域13上。 在第1圖所示之方法中，該側接面區域可如下文中所 述被形成。 首先，一經摻雜層16被形成以便塡塞溝槽12之空隙， 且一平坦化及回蝕刻製程被執行於其上。在此，此經摻雜 201203458 層16可包括一經摻雜之多晶矽層。接著’一退火製程被執 行以形成一側接面區域1 8。另外’由於形成此側接面區域 18,使得一浮體結構19可被形成，而其將該基板11與該 有效區域電絕緣。第2A至2L圖係顯示一根據本發明之一 示範性實施例所實施之半導體裝置製造方法的剖面圖。 參照第2A圖，一硬罩圖案22被形成於一基板21上。 此基板21可爲一矽基板。硬罩圖案22之形成包括形成一 φ 硬罩層並藉利用一光阻圖案23作爲一蝕刻障壁來蝕刻此 硬罩層。此光阻圖案23可爲一線與間隔圖案，其特徵在於 複數個由一間隔所分隔之平行線狀結構。光阻圖案23亦可 藉利用氧電漿而被剝離。此硬罩圖案22可由一氧化物層或 一氮化物層、或一由一氧化物層或一氮化物層之疊置層所 形成。此硬罩圖案22亦可藉由在光阻圖案23下方疊置一 非晶碳層與一抗反射塗佈（ARC)層。此ARC層包括一氮 氧化矽（SiON )層。 I 參照第2B圖，一第一蝕刻被執行。例如，利用硬罩圖 案22作爲一蝕刻障壁，基板2 1被蝕刻至一定厚度以便形 成若干第一溝槽24及若干主體201。此最後所得之經蝕刻 基板被標示爲元件符號21A。各主體201係一用於形成一 垂直電晶體之通道、源極與汲極的區域。 此主體201之諸側壁可具有一直立外形。此蝕刻製程 可透過一異方性蝕刻製程而被執行。如果基板21係一矽基 板’則此異方性蝕刻製程可透過一利用氯（Cl2 )氣、溴化 201203458 氫（HBr)氣、或一由其等所組成之混合物的電漿乾蝕刻而 被執行。 參照第2C圖，一第一內襯層25被形成於包括主體201 之整個結構上。第一內襯層25可包括一內襯氮化物層。此 內襯氮化物層可包括一氮化物層，諸如一氮化矽層。例如， 在一氮化矽層被用作爲第一內襯層25之情形中，其可經由 一化學汽相沉積（CVD )製程而被形成。如果此氮化矽層 係經由此CVD製程而被形成，則其將在大約1.0 Torr或更 小之壓力下並在一大約75 0°C或更低之溫度處，藉由使得 SiH2Cl2與NH3起反應而被形成至一大約1〇〇人或更小之厚 度。 一第二內襯層26被形成於第一內襯層25上。第二內 襯層26可包括一內襯氧化物層。此內襯氧化物層可包括一 氧化物層，諸如一氧化矽層。此被用作第二內襯層26之氧 化層係一未經摻雜層。第二內襯層26可包含一由四乙基正 矽酸鹽（TEOS)所形成之氧化物層，其被稱爲TE0S氧化 物層。此TEOS氧化物層可經由CVD (化學汽相沉積）製 程而被形成。如果此TE0S氧化物層係經由此CVD製程而 被形成，則其將在大約1.0 Torr或更小之壓力下並在一大 約70 0°C或更低之溫度處，藉由使得TEOS與02起反應而 被形成至一大約100 A或更小之厚度。 參照第2D圖，一離子植入製程27被執行以便離子植 入一摻雜物。此離子植入製程27例如可爲一傾斜離子植入 [S] 201203458 製程’其以一定斜角植入一摻雜物。因此，此摻雜物可被 植入第二內襯層26之一部分內。 在此，該斜角可爲大約5°至大約30°。在此離子植入 製程27’ 一部分離子束被硬罩圖案22所阻擋。因此，第 二內襯層26之一部分被摻雜，而其他之部分則保持未經摻 雜。例如，此經離子植入之摻雜物可爲一 P型摻雜物，諸 如硼，且二氟化硼（BF2)可被使用作爲一用於植入硼離子 φ 之摻雜物源極。當此傾斜離子植入製程27利用二氟化硼 (BF2 )而被執行時，離子植入能量係大約5 keV。 由於離子植入製程27，使得一部分第二內襯層26可 保留未經摻雜。例如，由於被以一斜角執行之離子植入製 程27，.使得被暴露在離子植入製程27中所發射之離子束 的該第二內襯層26之一部分，變成一經摻雜之第二內襯層 26B。第二內襯層26之其他未被暴露在離子束的部分則保 持成一未經摻雜之第二內襯層26A。 如上所述，由於離子植入製程27,使得第二內襯層26 被區分成經摻雜之第二內襯層2 6B與未經摻雜之第二內襯 層26A。此經摻雜之第二內襯層26B可因爲離子植入製程 2 7所造成之晶格崩潰而被破壞^ 參照第2E圖，經摻雜之第二內襯層26B被移除。一般 而言，一氧化物層在一濕蝕刻製程中根據其是否被摻雜而 具有一蝕刻率差異。亦即，一具有因摻雜所造成晶格崩潰 的氧化物層具有一較高之濕蝕刻率。

[SJ 201203458 因此。因爲經摻雜之第二內襯層2 6B具有一較高之 蝕刻速率，故此經摻雜之第二內襯層26B可在不必移除 未經摻雜之第二內襯層26A經由一濕蝕刻製程或一濕清 製程而被移除。如果此經摻雜之第二內襯層2 6B係一氧 物層，則其可藉由一包含氫氟酸（HF)之緩衝氧化物蝕 劑（BOE)而被移除。 在經摻雜之第二內襯層26B被如上述般地被移除後 φ 未經摻雜之第二內襯層26A則保留。 參照第2F圖，第一內襯層25之一部分透過一無圖 蝕刻製程（諸如回蝕製程）而被移除。因此，諸第一溝 24之底部表面的一部分被暴露。第一內襯層25之保留 分係以元件符號「25A」及「25B」代表。更具體而言， 一內襯層25之諸保留部分形成一位於主體201之一個側 處之直線間隔件2 5 A及一位於此主體2 0 1之另一側壁處 L形間隔件2 5 B »此L形間隔件2 5 B暴露該第一溝槽2 4 ® 底部表面的一角落部分。亦即，此L形間隔件25B並不 盡諸弟一溝槽24之整個底部表面。 參照第2G圖，一接面區域29被形成於諸第一溝槽 中之每一者之底部表面的一部分下方。此接面區域29藉 在基板21A中擴散摻雜物而被形成。尤其，諸摻雜物係 諸相鄰主體201之方向成側向地擴散。因此，此接面區 2 9側向地伸展’以致使得此接面區域2 9之一部分係爲 相鄰主體201中之一者的下方。 濕 該 洗 化 刻 案 槽 部 第 壁 之 之 覆 2 4 由 以 域 諸 201203458 在一示範性實施例中，一退火製程202可被執行以形 成接面區域29。此退火製程202可在一含摻雜物氣體之周 圔氣體中執行。此退火製程2 02可包括一在一含摻雜物氣 體之周圍氣體中所執行之第一退火製程，及一在一較高於 第一退火製程之溫度所執行第二退火製程。 在另一示範性實施例中，退火製程係在利用一摻雜物 而執行一直線離子植入製程之後才被執行以形成接面區域 29 ° 退火製程202可爲一爐退火或一快速熱退火中之一者 或其兩者。此退火製程可在一大約100 To rr或更小之壓力 下及在一大約700°之溫度被執行，且此摻雜物包含N型雜 質，諸如砷（As )與磷（Ph )。例如，一包括AsH3與PH3 之含摻雜物氣體可被使用。接面區域29可具有一至少lx 102° atoms/cm3 (原子/立方公分）之摻雜濃度。 介於諸接面區域29之間的間隔距離甚至在該退火製 程被執行時仍可被確保。亦即，雖然退火製程被執行，但 擴散不會發生到使諸相鄰接面區域29重疊之程度。 參照第2H圖，一清洗製程被執行以移除該未經摻雜之 第二內襯層26A。根據一示範性實施例，因爲此未經摻雜 之第二內襯層26A係一氧化物層，所以該清洗製程係利用 氫氟酸（HF )與緩衝氧化物蝕刻劑（BOE )溶液而執行的。 因此，此未經摻雜之第二內襯層26 A可在對由一氮化物層 所形成之直線間隔件25A及L形間隔件25B造成最小破壞 -10- 201203458 之下被移除。 參照第21圖，一第二蝕刻被執行以形成一第二溝槽 30。基板21A被蝕刻以致使得第二溝槽30具有一用以將接 面29分成一側接面29A之深度。因此，一側接面區域29A 被形成在第二溝槽30之一側壁處。另外，此側接面區域 29A之一側藉第二鈾刻而被暴露。理想地，此側接面區域 29 A僅被形成在第二溝槽30之諸側壁中之一者處。該第二 蝕刻可經由一異向性蝕刻製程而被執行。此異向性鈾刻製 程係可經由利用氯（Cl2 )氣、溴化氫（HBr )氣或其等之 混合物的電漿乾蝕刻製程而被執行。由於此第二蝕刻，俾 得被形成在第一溝槽24之底部表面上之L形間隔件25B 的一部分被蝕刻，且因此使得此L形間隔件變爲一直線間 隔件2 5 C。 在形成上述第二溝槽30時，主體201之高度增加，且 最後所得之主體以元件符號「201A」標示，另外，在第二 φ 蝕刻後保留之基板2 1 A係以元件符號「2 1 B」標示。 參照第2J圖，一絕緣層31被形成在第二溝槽30之表 面處。此絕緣層31被形成以電絕緣諸相鄰主體201A之底 部。此絕緣層31可包括一氧化物層，諸如氧化矽層。此絕 緣層31被形成在第二溝槽30之表面處，以便使一在側接 面區域29A處之厚度dl小於在第二溝槽30之其他表面處 的厚度d2與d3。此絕緣層31可經由一電漿氧化製程而被 形成。藉由例如在此電漿氧化製程中施加一底部偏壓，將 使得絕緣層31在第二溝槽30之其他表面處可被形成爲較 •11- 201203458 厚，而在此處並不形成側接面區域29A。當此底部偏壓被 施加時，離子可藉由一電場而被加速以便直線運行，從而 使一在側接面區域29A並不被形成之諸部分處的厚度因此 可增加。 根據一示範性實施例，電發氧化製程可在大約0.1 Torr 之壓力下於一氧氣周圍氣體中被執行。另外，底部偏壓可 爲10 0W。在此情形中，厚度d2與d3係大約50A，且厚度 $ d 1係係小於5 0 A。主體20 1 A之頂部與諸側壁在此電漿氧 化製程中並不被氧化，因爲它們被諸由一氮化物層所形成 之直線間隔件25A與25C所保護。 參照第2K圖，一清洗製程被執行以移除絕緣層31之 —部分。因此，側接面區域29A之側面可被暴露。此絕緣 層31在該側接面區域29A之側面係較薄於第二溝槽30之 諸其他表面。因此，當一清洗製程係以一可供暴露側接面 區域29A之目標而被執行時，一絕緣層圖案31A將保留成 ® 在第二溝槽30之諸其他表面處具有一定厚度者。在此，側 接面區域29A之一經暴露之部分被稱爲一側接觸窗32。此 清洗製程可藉利用氫氟酸（HF )與緩衝氧化物蝕刻劑（B0E ) 溶液而被執行。 參照第2L圖，一被連接至側接面區域29A處之埋置位 元線33被形成。根據一示範性實施例，爲了形成此埋置位 元線3 3，一位元線傳導層被塡隙，且最後所得之結構經由 一化學機械硏磨（CMP )製程而被平坦化。之後，此位元 [S] -12- 201203458 線傳導層被回蝕至與側接面區域29A接觸之高度，藉以形 成被連接至側接面區域29A之埋置位元線33。例如，此埋 置位元線33係一由諸如鈦（Ti)與鎢（W)之金屬材料所 形成。 之後，一位元線保護層34可被形成在一包含此埋置位 元線33的整個結構上。此位元線保護層34可包括一氮化 物層，諸如一氮化砂層。 • 第3圖係一顯示另一用於形成一埋置位元線之方法的 剖面圖。在此，一障壁金屬35可在形成埋置位元線33前 先被形成。此障壁金屬35可藉由疊置一鈦（Ti)層與一氮 化鈦（TiN )層而被形成。此障壁金屬35可在該用於形成 埋置位元線33之回蝕製程中被同時地回蝕。 第4A至4E圖係顯示一在一埋置位元線形成後之製造 方法的剖面圖，其係沿著第2L圖中之B-B’與C-C’線所取 •者。 參照第4A圖，一第一電介質中間層41被形成於包含 位元線保護層34之整個結構上。之後，此第一電介質中間 層41被平坦化，直到硬罩圖案22之表面被暴露。 參照第4B圖，一字線溝槽42係藉利用一光阻圖案（未 示於圖）而被形成。利用此光阻圖案作爲一蝕刻障壁而蝕 刻第一電介質中間層41至一定厚度。在此’硬罩圖案22 與主體201A亦被蝕刻至一定厚度。因此，一柱體201C被 [S] -13- 201203458 形成在一主體201B上。主體201B與柱體201C構成一有 效區域。主體201B係一在其中形成側接面區域29A之部 分，其具有一延伸在一與埋置位元線33相同之方向上的線 狀形狀。柱體201C被直立地配置在主體201b上。此柱體 201C係針對各單元而被形成。第一電介質中間層41之其 餘厚度R1當作一介於埋置位元線33與垂直字線間之絕緣 層。 參照第4C圖’ 一字線傳導層44被形成用以塡塞第4B 圖中所示之字線溝槽4 2的空隙。之後，一平坦化及回蝕刻 製程可被執行。此外，一閘極絕緣層43在形成該字線傳導 層44之前先被形成。 參照第4D圖，一氮化層被形成且一回蝕刻製程被執行 以形成一間隔件4 5。利用此間隔件4 5作爲一蝕刻障壁， 使得字線傳導層4 4可被蝕刻以形成一與柱體2〇 1 C之側壁 相鄰之垂直字線44A。此垂直字線44A亦當作一垂直閘極。 在另一示範性實施例中，一環狀垂直閘極被形成以封圍柱 體201C，且一垂直字線44A接著被形成以便將諸相鄰之垂 直閘極相互連接。此垂直字線44A被形成爲可與埋置位元 線3 3相交。 參照第4E圖’ 一第二電介質中間層46被形成於包含 垂直字線44A之整個結構上。 一儲存節點接觸窗蝕刻被執行以便暴露柱體201C之 頂部。之後，一儲存節點接觸窗（SNC )插栓48被形成。 [S] -14- 201203458 一離子植入可在形成該儲存節點接觸窗插栓48前，先被執 行以便形成一源極/汲極4 7。一垂直通道係藉由位於側接面 區域29B與源極/汲極47間之垂直字線44A而被形成。 一儲存節點49被形成在儲存節點接觸窗插栓48上。 此儲存節點49可爲圓柱狀。在另一示範性實施例中，此儲 存節點49可具有一柱體或凹狀。之後，一電介質層及一頂 部電極被形成。 φ 如上所述，本發明執行兩個溝槽蝕刻製程，且在此兩 個溝槽蝕刻製程之間執行一個側接觸窗形成製程與一個側 接面區域形成製程，因此藉由製程簡化來降低開發成本。 同時，本發明經由一第一溝槽蝕刻、一退火製程、及 —第二溝槽蝕刻而形成一側接面區域。因此，一體約束結 構可被穩固地形成，且一浮體結構可被抑制。因此，一臨 界電壓下降現象可被抑制，且半導體裝置之關斷狀態特性 ^ 可被改良。 雖然本發明已針對多個示範性實施例予以說明，但對 於熟習本技藝之人士而言顯而易知的是各種不同之變更與 修改均可在不脫離如後附申請專利範圍中所界定之本發明 的精神與範圍下做到。 【圖式簡單說明】 第1圖係一顯示一藉利用一經摻雜層及一退火製程而 形成一側接面的方法。 -15- 201203458 第2A至2L圖係顯示一根據本發明之一示範性實施例 所實施之半導體裝置製造方法的剖面圖。 第3圖係一顯示另一用於形成一埋置位元線之方法的 剖面圖。 第4A至4E圖係顯示一在一埋置位元線形成後之製造 方法的剖面圖。 【主要元件符號說明】

11 基板 12 溝槽 13 有效區域 15 硬罩圖案 16 經摻雜層 18 側接面區域 19 浮體結構 20 內襯層 2 1 基板 2 1 A 經蝕刻基板 2 1 B 基板 22 硬罩圖案 23 光阻圖案 24 第一溝槽 2 5 第一內襯層 25 A 直線間隔件 [S] 16-

201203458 25B 25C 26 26 A 26B 27 29 29 A

2 9B 3 0 3 1 3 1 A 3 2 3 3 34

4 1 42 43 44 44 A 45 46 L形間隔件 直線間隔件 第二內襯層 未經摻雜之第二內襯層 經摻雜之第二內襯層 離子植入製程 接面區域 側接面區域 側接面區域 第二溝槽 絕緣層 絕緣層圖案 側接觸窗 埋置位元線 位元線保護層 障壁金屬 第一電介質中間層 字線溝槽 聞極絕緣層 字線傳導層 垂直字線 間隔件 第二電介質中間層 17- 201203458

47 源極/汲極 48 儲存節點接觸窗插栓 49 儲存節點 20 1 主體 20 1 A 主體 20 1 B 主體 20 1 C 柱體 202 退火製程 R 1 厚度 d 1，d2，d3 厚度

[s] 18-

Claims (1)

1. 201203458 七、申請專利範圍： 1. 一種半導體裝置的製造方法，其包括： 蝕刻一基板以形成一溝槽； 在位於該溝槽下方之該基板中形成一接面區域； 蝕刻該溝槽之底部至一定深度，以形成一側接面；及 形成一被耦接至該側接面之位元線。 2. 如申請專利範圍第1項之方法，其中該接面區域之形成 # 包括在該溝槽之底部中擴散一摻雜物。 3. 如申請專利範圍第1項之方法，其中該接面區域之形成 包括在一含摻雜物氣體之周圍氣體中執行一退火製程。 4. 如申請專利範圍第1項之方法，其中該接面區域之形成 包括： 在一含摻雜物氣體之周圍氣體中執行一第一退火製 程；及 φ 在一比該第一退火製程高之溫度處執行一第二退火 製程。 5. 如申請專利範圍第1項之方法，其中該接面區域之形成 包括： 將一摻雜物植入至該溝槽之底部內；及 執行一退火製程。 6. 如申請專利範圍第3項之方法，其中該摻雜物包括N型 雜質。 [S] -19- 201203458 7·—種半導體裝置的製造方法，其包括： 蝕刻一基板以形成複數個由一第一溝槽所隔離之主 體； 形成一內襯層’其暴露該第一溝槽之底部表面的一部 分； 在位於該第一溝槽之該經暴露的底部表面下方之該 基板中形成一接面區域； 蝕刻該接面區域之一部分以形成一側接面，並使一側 可被一第二溝槽所暴露；及 形成一位元線’其被連接至該側接面並埋置該第二溝 槽。 8_如申請專利範圍第7項之方法，其中在形成該內襯層之 過程中，該第一溝槽之該底部表面的該部分包括一與該 第一溝槽之一底部隅角相鄰之底部表面。 9.如申請專利範圍第7項之方法，其中該內襯層之形成包 括： 在包括該第一溝槽之整個結構上面形成一內襯氮化 物層； 在該內襯氮化物層上面形成一內襯氧化物層，其被分 成一經摻雜層及一未經摻雜層； 移除該內襯氧化物層之該經摻雜層，以便暴露該內襯 氮化物層之一部分；及 移除該內襯氮化物層之該經暴露部分，以便暴露該第 [S] -20- 201203458 一溝槽之底部表面的該部分。 10. 如申請專利範圍第9項之方法，其中該內襯氧化物層之 形成包括： 形成一氧化物層；及 經由一傾斜離子植入製程而將一摻雜物植入至該氧 化物層之一部分內。 11. 如申請專利範圍第9項之方法，其中該內襯氧化物層包 φ 括一 TEOS (四乙基正矽酸鹽）氧化物層。 12. 如申請專利範圍第9項之方法，其中該內襯氧化物層之 該經摻雜區域的移除包括一濕蝕刻製程。 13. 如申請專利範圍第7項之方法，其另包括： 在暴露該接面區域之該第二溝槽上面形成一隔離層。 14. 如申請專利範圍第13項之方法，其中該隔離層之形成 包括： φ 在該第二溝槽之表面上面形成一氧化物層，使得位於 一側壁中之該接面區域處的厚度小於另一表面之厚度； 及 經由一清洗製程而移除該氧化物層的一部分，以便暴 露位於一側壁中之該接面區域。 15.如申請專利範圍第14項之方法，其中該氧化物層之形 成包括一電漿氧化製程。 1 6 ·如申請專利範圍第1 5項之方法，其中該電漿氧化製程 係藉由施加一底部偏壓以造成厚度差異而被執行。 [S] -21 - 201203458 17. 如申請專利範圍第7項之方法，其中該接面區域之形成 包括在該第一溝槽之底部中擴散一摻雜物。 18. 如申請專利範圍第7項之方法，其在形成該位元線之後 另包括： 蝕刻該主體之頂部以形成一柱體；及 在該柱體之一側壁上面形成一垂直字線。 19. 如申請專利範圍第7項之方法，其中該主體包括一矽體。 • 2〇.如申請專利範圍第7項之方法，其中該接面區域之形成 包括在一含摻雜物氣體之周圍氣體中執行一退火製程。 21. 如申請專利範圍第7項之方法，其中該接面區域之形成 包括： 在一含摻雜物氣體之周圍氣體中執行一第一退火製 程；及 在一比該第一退火製程高之溫度處執行一第二退火 ^ 製程。 22. 如申請專利範圍第7項之方法’其中該接面區域之形成 包括： 將一摻雜物植入至該第一溝槽之底部內；及 執行一退火製程。 23·如申請專利範圍第20項之方法’其中該摻雜物包括N 型雜質。 [S] -22-