[go: up one dir, main page]

TW201203261A - Nonvolatile memory apparatus and method for processing configuration information thereof - Google Patents

Nonvolatile memory apparatus and method for processing configuration information thereof Download PDF

Info

Publication number
TW201203261A
TW201203261A TW100100973A TW100100973A TW201203261A TW 201203261 A TW201203261 A TW 201203261A TW 100100973 A TW100100973 A TW 100100973A TW 100100973 A TW100100973 A TW 100100973A TW 201203261 A TW201203261 A TW 201203261A
Authority
TW
Taiwan
Prior art keywords
memory device
configuration
clock signal
signal
configuration information
Prior art date
Application number
TW100100973A
Other languages
English (en)
Other versions
TWI517163B (zh
Inventor
Kyoung-Nam Kim
Beom-Ju Shin
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201203261A publication Critical patent/TW201203261A/zh
Application granted granted Critical
Publication of TWI517163B publication Critical patent/TWI517163B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Description

201203261 六、發明說明: 【發明所屬之技術領域】 本發明關於一種非揮發性記憶體設備’特別關於—種 用於處理儲存在一組態資訊儲存區塊中之複數組態資料群 組的技術。 【先前技術】 做為一種非揮發性記憶體設備的一種快閃記憶體裝置 包括一組態資訊儲存區塊,用於儲存複數組態資料群組。 組態資訊儲存區塊被指定為一記憶體裝置中的一特定區 塊,並由複數非揮發性記憶胞所構成。就為參考而言,這 種組態資訊儲存區塊被稱之為一碼位址記憶體(CAM, “Code address memory”)〇 儲存在該組態資訊儲存區塊中的該等複數組態資料群 組之每一者,其包括内部偏壓資訊、内部邏輯組態資訊、 失效的位址資訊與冗餘資訊中的任一種。在啟動作業周期 當中,當電力首次施加於非揮發性記憶體設備並執行電力 啟始化時,儲存在該組態資訊儲存區塊中的該等複數組態 資料群組即藉由一頁面緩衝器進行偵測並輸出。此時,執 行一種決定由該頁面缓衝器輸出多數之該等複數組態資料 群組的程序’並將決定绪果儲存為複數組態信號。「多數」 (Majorities或Majority)可被定義為在一位元群組中多數位 元為邏輯「1」。該位元群組可為例如4位元或8位元。 就參考而言,當該等組態資料群組之每一者被程式化 201203261 至該組態資訊儲存區塊時,每個組態資料群組之所有個別 資料被程式化為相同的數值以增加可靠度。例如,當假設 一組態資料群組由8位元組態資料構成時,有8個「1」藉由 複製而被程式化至該組態資訊儲存區塊。當該頁面缓衝器 偵測並輸出儲存在該組態資訊儲存區塊中的該組態資料群 組時,依照程式化狀態與偵測能力,輸出資料可以以多種 數值輸出,像是「1111 1111」、「1111 1000」等。藉由決 定被輸出之多數8位元資料信號偵測一最終資料值。也就是 說,如果多數8位元資料信號的數值為「1」,「1」即被決 定為最終資料值。否則,即決定「〇」為最終資料值。 在啟動作業周期期間可以以此方式執行組態資訊處 理。在這方面,如果該等複數組態資料群組之數目很多, 則每次啟動電力時,處理組態資訊就需要很長時間。因此, 本技術領域中需要一種可解決此問題的技術。 【發明内容】 在本發明一具體實施例中,一種非揮發性記憶體設備 包括一記憶體裝置,其具有一組態資訊儲存區塊用於儲存 一第一組態資料群組以及比該第一組態資料群組具有較少 位元的一第二組態資料群組;及一組態資訊處理電路,其 配置成在一啟動作業的一第一周期期間,決定自該記憶體 裝置輸出的多數該第一組態資料群組,並在該第一周期之 後的一第二周期期間,決定自該記憶體裝置輸出的多數該 第二組態資料群組。 201203261 在本發明另一具體實施例中,一種用於處理一非揮發 性記憶體設備之組態資訊的方法,其包括當輸入資料信號 對應於第二組態資訊時產生具有一數量之資料位元的一組 態資料群組,其中該資料位元數目少於當該等輸入資料信 號對應於第一組態資訊時;程式化該組態資料群組至一記 憶體裝置;偵測自該記憶體裝置輸出的該組態資訊群組對 應於該第一組態資訊與該第二組態資訊中的哪一者,並藉 由依照一偵測結果控制一決定位元數目來決定一多數。 【實施方式】 以下將透過示例性具體實施例參照該等附屬圖式,說 明根據本發明之一種非揮發性記憶體設備的多種具體實施 例以及一種用於處理其組態資訊的方法。 就參考而言 '因為用於標定裝置、區塊等在圖式與實 施方式中所使用的用語、標誌及符號視場合之需要可用於 細部的單元,請注意在整個電路系統中相同的用語、標誌 及符號可能並不標定相同的裝置、區塊等。概言之,一電 路之邏輯信號與二元化資料值被區分為對應於電壓位準的 高位準(H)及低位準(L),並可表示成「1」及「0」。再者, 一高阻抗狀態(一高Z狀態)可視場合的需要來定義與描 述。同時,一資料信號之資料值可依照一電壓位準或一電 流大小而不同地以單一位元型式或一多位元型式表示。 第1圖為根據本發明一具體實施例之一非揮發性記憶 體設備的組態圖。 201203261 為了清楚說明’根據本發明之具體實施例的非揮發性 記憶體設備1僅包括—簡化的組態。 請參照第1圖,一非揮發性記憶體設備1包括一記憶體 裝置10與一組態資訊處理電路20。 以下將說明配置成如上述之非揮發性記憶體設備1之 細部組態與主要作業。 記憶體裝置10包括主儲存區塊BLOCK」)到 BL0CK-N、一額外儲存區塊EXTRA BLOCK及一頁面緩衝 器PAGE BUFFER。主儲存區塊BL〇CK—〇到BL〇CK N之每 一者被區分成複數頁面,且每一頁面由複數記憶胞構成。 額外儲存區塊EXTRA BLOCK包括一組態資訊儲存區塊, 用於儲存複數組態資料群組。該組態資訊儲存區塊被區分 成複數頁面,且每一頁面由複數記憶胞構成。頁面緩衝器 PAGE BUFFER制並輸出儲#在該组態資訊儲存區塊與 主儲存區塊BLOCK」)到BL0CK—N中的資料。就夂考而 言,在該等複數組態資料群組當中,一第一組態^^群組 包括内部偏壓資訊與内部邏輯組態資訊,及一第二組熊資 料群組包括失效的位址資訊與冗餘資訊。 一― 儲存在該組態資訊儲存區塊中的該第一組態資料群組 與該第二組態資料群組由具有不同位元數目的資料所構 成。也就是說,該等組態資料群組之每一者皆由藉著一預 定數目的位元,複製輪入資料信號之資料值所產生的,並 被程式化至該組態資訊儲存區塊。當輸入資料信號對應於 第二組態資訊時所產生的該第二組態資料群組,也就是失 201203261 效的位址資訊與冗餘資訊,其比該第一組態資料群組具有 較少數目的資料位元,該第一組態資料群組即為當輸入資 料信號對應於第一組態資訊時所產生的資料群組,也就是 内部偏壓資訊與内部邏輯組態資訊。在本具體實施例中, 該第一組態資料群組被定義為8位元資料信號,而該第二組 態資料群組被定義為4位元資料信號。 於一啟動作業中,當決定由記憶體裝置10依序輸出的 該等第一與第二組態資料群組的個別多數時,組態資訊處 理電路20藉由區別兩個周期來決定該等多數。 首先,於做為該啟動作業的一初始階段的一第一周期 期間,自記憶體裝置10輸出的多數該第一組態資料群組被 決定。 接著,於該第一周期之後的一第二周期期間,自記憶 體裝置10輸出的多數該第二組態資料群組被決定。 換言之,於做為該啟動作業的初始階段之第一周期期 間,因為電力並不穩定,由較多數目位元構成的該多數第 一組態資料群組被決定。於電力相對穩定的第二周期期 間,由較少數目位元構成的該多數第二組態資料群組被決 定。因此,決定多數所需要的時間可被縮短而確保操作的 穩定性。 在本具體實施例+,組態資訊處理電路20包括一控制 時脈輸出單元21與一組態資料處理單元22。 控制時脈輸出單元21輸出一計數時脈信號 CLK—CNT,及一第一閂鎖時脈信號CLK—LAT1與一第二閂 201203261 鎖時脈信號CLK—LAT2,其循環比記數時脈信號CLK_CNT 還要長個別預定的倍數。詳細而言,當一第一周期信號 PERIOD1被啟動或啟動時,控制時脈輸出單元21輸出計數 時脈信號CLK_CNT與第一閂鎖時脈信號CLK_LAT1,而在 當一第二周期信號PERIOD2被啟動時輸出計數時脈信號 CLK_CNT與弟二問鎖時脈信號CLK_LAT2。第二閃鎖時脈 信號CLK—LAT2之循環比第一閂鎖時脈信號CLK_LAT1還 要短一預定的倍數。 在本具體實施例中’控制時脈輸出單元21包括一振盪 器21_1,與一時脈區分區段21_2。振堡器21_1回應於一時 脈致能信號〇SC_EN產生一基準時脈信號CLK_REF。時脈 區分區段21_2區分基準時脈信號CLK_REF,且藉此產生計 數時脈信號CLK_CNT、第一閃鎖時脈信號CLK_LAT1及第 二問鎖時脈信號CLK 一 LAT2。時脈區分區段21_2回應於第 一周期信號PERIOD1與第二周期信號PERIOD2而分別輸出 第一閂鎖時脈信號CLK_LAT1與第二閂鎖時脈信號 CLK—LAT2。就參考而言’第一周期信號PERI0D1為在該 第一周期期間被啟動的一信號,而第二周期信號PERIOD2 為在該第二周期期間被啟動的一信號。第一與第二周期信 號PERIOD1與PERIOD2可被定義為自一内部命令處理電路 或類似者輸出的信號。 組態資料處理單元22決定依序自記憶體裝置1〇輸出之 該等個別多數的該等第一與第二組態資料群組,其係在計 數時脈信號CLK一CNT與自控制時脈輸出單元21輸出的對 5 9 201203261 應閂鎖時脈信號的控制之下,以及輸出決定結果做為複數 組態信號DATA_DET_LAT。組態資料處理單元22在計數時 脈信號CLK_CNT與第一閂鎖時脈信號CLK_LAT1的控制之 下,決定該多數第一組態資料群組。另外,組態資料處理 單元22在計數時脈信號CLK_CNT與第二閂鎖時脈信號 CLK_LAT2的控制之下,決定該多數第二組態資料群組。 在本具體實施例中,組態資料處理單元22包括一資料 多工化區段22_1 ’ 一資料決定區段22_2,及一閂鎖區段 22_3。資料多工化區段22_1執行該等組態資料群組的資料 32之並列至序列的轉換功能。資料決定區段22_2在計數時 脈信號CLK_CNT及一對應的閂鎖時脈信號的控制之下,決 定自資料多工化區段221輸出的多數信號,並輸出一決定 結果。閂鎖區段22_3閂鎖自資料決定區段22_2輸出的信號。 第2圖為例示如第1圖所示之資料決定區段22_2的具體 實施例之電路圖。 請參照第2圖,資料決定區段22_2包括複數D正反器 210、一第一資料結合部220與一第二資料結合部230。 複數D正反器210在計數時脈信號CLK—CNT的控制之 下,閂鎖被依序施加的複數資料信號DATA<0>到 DATA<7>。第一資料結合部220邏輯地結合儲存在複數D正 反器中的複數資料信號DATA<0>到DATA<7>,偵測邏輯1 的多數,並在第一閂鎖控制信號CLK_LAT1的控制之下, 輸出一偵測的信號DATA_DET1。第二資料結合部230邏輯 地結合儲存在該等複數D正反器中的複數資料信號 201203261 DATA<0>到DATA<7>,偵測邏輯1的多數,並在第二閂鎖 控制信號CLK_LAT2的控制之下,輸出一偵測的信號 DATA DET2。 第一資料結合部220由複數NAND閘極與一D正反器所 • · - · . _ · · 構成。在本具體實施例中,如果在8位元資料當中有5或更 多位元資料被偵測為「1」,則最終輸出信號DATA_DET1 即輸出為「1」。也就是說,8位元資料信號 DATA<0>~DATA<7>被NAND化為5位元,且NAND化的結 果被再次NAND化,藉此決定最終輸出信號DATA_DET1的 數值。 第二資料結合部230由複數NAND閘極與一D正反器所 構成。在本具體實施例中,如果在4位元資料當中有3或更 多位元資料被偵測為「1」’則最終輸出信號DATA_DET2 即輸出為「1」。也就是說,4位元資料信號 DATA<0>〜DATA<7>被NAND化為3位元,且NAND化的結 果被再次NAND化’藉此決定最終輸出信號DATA_DET2的 數值。 第3圖為例示如第2圖所示之資料決定區段22—2的内部 作業之時序圖。 資料決定區段22J2之内部作業將在以下參照第3圖的 時序圖進行說明。 第一閂鎖時脈信號C L K一L A T1係其循環比計數時脈信 號CLK—CNT之循環長八倍之信號,而第二閃鎖時脈信號 CLK—L AT2係其循環比計數時脈信號CLK-CNT之循環長四 201203261 倍之信號。 資料決定區段22_2於計數時脈信號CLK_CNT之八個 循環期間,閂鎖對應於該第一組態資料群組的8位元資料, 經由該閂鎖的8位元資料決定一多數,並在第一閂鎖時脈信 號CLKJLAT1的控制之下,輸出一結果做為最終輸出信號 DATA_DET1。 資料決定區段22_2於計數時脈信號CLK_CNT之四個 循環期間,閂鎖對應於該第二組態資料群組的4位元資料, 經由該閂鎖的4位元資料決定一多數,並在第二閂鎖時脈信 號CLK_LAT2的控制之下,輸出一結果做為最終輸出信號 DATA_DET2。 由以上說明可見,一種用於處理一非揮發性記憶體設 備之組態資訊的方法,其適用於藉由複製輪入資料信號的 數值一預定數目的位元來產生組態資料群組,該方法包括 以下步驟:當該等輸入資料信號對應於第二組態資訊時, 產生具有一位元數目的一組態資料群組,其少於當該等輸 入資料信號對應於第一組態資訊時的位元數目;程式化在 產生該組態資料群組的步驟中所產生的該組態資料群組至 一記憶體裝置;以及偵測自該記憶體裝置輸出的該組態資 料群組對應於該第一組態資訊與該第二組態資訊中的哪一 者’並依照一偵測結果藉由控制一決定位元數目而決定一 多數。 該第一組態資訊包括内部偏壓資訊與内部邏輯組態資 訊’而該第二組態資訊包括失效的位址資訊與冗餘資訊。 12 201203261 、5數的步驟係藉由於做為一啟動作業之初始階段的 二=一周期期間,決定對應於該第一組態資訊之多數的一 第-組態資料群組,並藉由於該第一周期之後的一第二周 j肩間決定對應於該第二組態資訊之多數的一第二組態 資料群組來實施。 因此’根據本發明之該等具體實施例,該非揮發性記 隐體"又傷與用於處理一非揮發性記憶體設備之組態資訊的 方法之好處在於可以縮短組態資訊處理時間。 目月為止,已經詳細說明了本發明之具體實施例。就 ^考而s ’間接與本發明之技術精神相關之包括額外組件 兀件的具體實施例可被示例化,藉以更為詳細地說明本發 明。再者’用於指示信號與電路之啟動狀態的一啟動高組 滤或一啟動低組態可依照一具體實施例而改變。因為這種 具體實施例變化有大量的案例,並可由本技術領域中具通 常知識者簡易地推論出來,故在此處將省略其列舉。 雖然以上已經說明某些具體實施例,本技術領域中具 通常知識者將可暸解到所述的該等具體實施例僅做為範 例。因此,此處所說明之非揮發性記憶體設備與用於處理 其組態資訊的方法並不基於所述的具體實施例而做限制。 而是,此處所述的非揮發性記憶體設備與用於處理其組態 資訊的方法必須僅受限於配合以上說明及附屬圖式所依循 的該等申請專利範圍。 【圖式簡單說明】
S 13 201203261 第1圖為根據本發 體設備的組態圖; 第2圖為例示如第j 施例之電路圖;以及 明-具體實_之—非揮發性記憶 圖所示之一資料決定區段的具體實 第3圖為例示如第2圖所示之該資料決定區段的内部 作業之時序圖。 【主要元件符號說明】 1 非揮發性記憶體設備 10 記憶體裝置 20 組態資訊處理電路 21 控制時脈輸出單元 22 組態資料處理單元 21_1 振盡器 21_2 時脈區分區段 22_1 資料多工化區段 22_2 資料決定區段 22_3 閂鎖區段 210 D正反器 220 第一資料結合部 230 第二資料結合部 32 資料 BLOCK—0 〜N 區塊 OSC_EN 時脈致能信號 201203261
PERIOD 1 〜2 CLK_REF CLK_CNT CLK—LAT1 〜2 DATADET DATA DET LAT 周期信號 基準時脈信號 計數時脈信號 閃鎖控制信號 偵測的信號 組態信號 15

Claims (1)

  1. 201203261 七、申請專利範圍: 1. 一種非揮發性記憶體設備,其包含: 一記憶體裝置,其具有一組態資訊儲存區塊,用於儲 存一第一組態資料群組,與具有比該第一組態資料群組較 少位元的一第二組態資料群組;以及 一組態資訊處理電路,其配置成於一啟動作業的一第 一周期期間,決定自該記憶體裝置接收的多數該第一組態 資料群組,並於該第一周期之後的一第二周期期間,決定 自該記憶體裝置接收的多數該第二組態資料群組。 2. 如申請專利範圍第1項之非揮發性記憶體設備,其中該組 態資訊儲存區塊被區分成複數頁面,且每一頁面包含複數 非揮發性記憶胞。 3. 如申請專利範圍第1項之非揮發性記憶體設備,其中該第 一組態資料群組包括内部偏壓資訊與内部邏輯組態資 訊,而該第二組態資料群組包括失效的位址資訊與冗餘資 訊。 4. 如申請專利範圍第1項之非揮發性記憶體設備,其中該記 憶體裝置包含: 複數主儲存區塊;以及 一頁面緩衝器,其配置成偵測並輸出儲存在該組態資 訊儲存區塊與該等主儲存區塊中的資料。 5. 如申請專利範圍第4項之非揮發性記憶體設備,其中該等 主儲存區塊之每一者被區分成複數頁面,且每一頁面包括 複數非揮發性記憶胞。 201203261 6. 如申請專利範圍第1項之非揮發性記憶體設備,其中該組 態資訊處理電路包含: 一控制時脈輸出單元,其配置成當一第一周期信號被 啟動時,輸出一計數時脈信號與一第一閂鎖時脈信號,且 在當一第二周期信號被啟動時,輸出該計數時脈信號及其 循環短於該第一閂鎖時脈信號的一第二閂鎖時脈信號;以 及 t 一組態資料處理單元,其配置成在該計數時脈信號與 自該控制時脈輸出單元接收的對應閂鎖時脈信號之控制 下,決定依序自該記憶體裝置接收的該等多數之該等第一 與第二組態資料群組。 7. 如申請專利範圍第6項之非揮發性記憶體設備,其中該等 第一與第二閂鎖時脈信號之每一者的循環比該計數時脈 信號要長一個別預定的倍數。 8. 如申請專利範圍第6項之非揮發性記憶體設備,其中該第 一周期信號為在該第一周期期間被啟動的一信號,而該第 二周期信號為在該第二周期期間被啟動的一信號。 9. 如申請專利範圍第6項之非揮發性記憶體設備,其中該控 齡 制時脈輸出單元包含: r 一振盪器,其配置成回應於一時脈致能信號而產生一 基準時脈信號;以及 一時脈區分區段,其配置成藉由區分該基準時脈信號 而產生該計數時脈信號、該第一閂鎖時脈信號與該第二閂 鎖時脈信號,並回應於該第一周期信號與該第二周期信號 S 17 201203261 而分別輸出該第—閃鎖時脈信號與該第二閃 鎖時脈信號。 έ :二專利範圍第6項之非揮發性記憶體設備,其中該 貝料處理單元在該計數時脈信號與該第一閃 鎖時脈 的控制下,決定該多數第一組態資料群組,並在該 脈彳σ號與該第二彻時脈信號的控制下,決定該 夕數弟二組態資料群組。 Μ 圍第6項之非揮發性記憶體設備,其中該 組態貢料處理單元包含: 細沾/料夕工化區段’其配置成執行該等組態資料群 組的並列至序列的轉換功能; 等對靡=〜區段’其配置成在該計數時脈信號與該 =?時脈信號的控制下,決定自該資料多工化區 &輸=多數信號,並輪4魏決定結果;以及 12 鎖區段,其配置朗鎖該等決定社果。 2.如申請專利範圍 、、 資料決定區段包含:揮發性記憶體設備,其中該 信號的D正反器’其配置成在該計數時脈 -第一咨、、’依序施加的複數資料信號;以及 正反器中之該等資_ ϋ處^存在該等複數D 正反_ 問鎖時脈信__下料號並在該第二 18 201203261 13. —種用於處理非揮發性記憶體設備之組態資訊的方法, 該方法包括: 當輸入資料信號對應於第二組態資訊時產生具有一 數量之資料位元的一組態資料群組,其中該等資料位元 的數目少於當該等輸入資料信號對應於該第一組態資訊 時; 程式化該組態資料群組至一記憶體裝置;以及 偵測該組態資料群組對應於該第一組態資訊與該第 二組態資訊中的哪一者,並依照一偵測結果藉由控制一 決定位元數目而決定一多數。 14. 如申請專利範圍第13項之方法,其中該第一組態資訊包 括内部偏壓資訊與内部邏輯組態資訊,且該第二組態資 訊包括失效的位址資訊與冗餘資訊。 15. 如申請專利範圍第13項之方法,其中決定該多數係藉由 於做為一啟動作業之初始階段的一第一周期期間,決定 對應於該第一組態資訊之多數的一第一組態資料群組, 並藉由於該第一周期之後的一第二周期期間,決定對應 於該第二組態資訊之多數的一第二組態資料群組來實 施0 S 19
TW100100973A 2010-07-02 2011-01-11 非揮發性記憶體設備與用於處理其組態資訊的方法 TWI517163B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063762A KR101069730B1 (ko) 2010-07-02 2010-07-02 비휘발성 메모리 장치 및 그 설정정보 처리방법

Publications (2)

Publication Number Publication Date
TW201203261A true TW201203261A (en) 2012-01-16
TWI517163B TWI517163B (zh) 2016-01-11

Family

ID=45032235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100973A TWI517163B (zh) 2010-07-02 2011-01-11 非揮發性記憶體設備與用於處理其組態資訊的方法

Country Status (3)

Country Link
US (1) US8437203B2 (zh)
KR (1) KR101069730B1 (zh)
TW (1) TWI517163B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828713B (zh) * 2018-07-03 2024-01-11 英商Arm股份有限公司 包含脈衝展延電路之積體電路及用於製造其之方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124332B1 (ko) * 2010-07-02 2012-03-19 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 설정정보 처리방법
US9202569B2 (en) * 2011-08-12 2015-12-01 Micron Technology, Inc. Methods for providing redundancy and apparatuses
CN111833927A (zh) * 2020-06-02 2020-10-27 珠海博雅科技有限公司 非易失存储器内置参数配置方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359564A (en) 1993-05-04 1994-10-25 Motorola, Inc. Content addressable memory system and method of operation
JP3749354B2 (ja) 1997-08-11 2006-02-22 富士通株式会社 不揮発性半導体記憶装置
JP2001014863A (ja) 1999-07-01 2001-01-19 Toshiba Corp 半導体メモリ装置
JPWO2003073430A1 (ja) 2002-02-28 2005-06-23 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3875153B2 (ja) 2002-07-04 2007-01-31 Necエレクトロニクス株式会社 不揮発性半導体記憶装置およびその書き換え禁止制御方法
US6944039B1 (en) 2003-12-12 2005-09-13 Netlogic Microsystems, Inc. Content addressable memory with mode-selectable match detect timing
US7660142B2 (en) * 2006-09-28 2010-02-09 Infineon Technologies Flash Gmbh & Co. Kg Device with memory and method of operating device
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법
KR20090000363A (ko) 2007-06-28 2009-01-07 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 구동 방법
KR100942947B1 (ko) 2007-06-29 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828713B (zh) * 2018-07-03 2024-01-11 英商Arm股份有限公司 包含脈衝展延電路之積體電路及用於製造其之方法

Also Published As

Publication number Publication date
KR101069730B1 (ko) 2011-10-04
US8437203B2 (en) 2013-05-07
TWI517163B (zh) 2016-01-11
US20120002487A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
US11074957B2 (en) Semiconductor device
KR100762259B1 (ko) 버스트 읽기 레이턴시 기능을 갖는 낸드 플래시 메모리장치
US9923578B2 (en) Parity check circuit and memory device including the same
KR102141464B1 (ko) 집적회로 및 메모리 장치
CN106683696B (zh) 半导体器件
CN101022038A (zh) 半导体存储器件中的突发读取电路及其突发数据读取方法
TW201203261A (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US10998073B2 (en) Systems and methods to wake up memory array
CN116068383A (zh) 执行模拟内建自测试的电子电路及其操作方法
CN110880352B (zh) 半导体器件
CN111105823B (zh) 半导体器件
CN106560894B (zh) 半导体器件
TWI485707B (zh) 非揮發性記憶體裝置與用於處理其組態資訊的方法
US11309046B2 (en) Semiconductor devices and semiconductor systems including the same
KR101061341B1 (ko) 반도체 메모리 소자의 캠 셀 독출 제어 회로 및 독출 방법
US20160307639A1 (en) Semiconductor device and method of driving the same
US8605537B2 (en) Column address circuit of semiconductor memory device and method of generating column addresses
CN111667861A (zh) 半导体器件和半导体系统
KR100902124B1 (ko) 반도체 메모리 장치의 테스트 회로
JP2015014836A (ja) メモリ制御装置及び情報処理装置
US20170032850A1 (en) Semiconductor memory apparatus and test method thereof
CN104346235B (zh) 错误检测电路和使用错误检测电路的数据处理装置
CN106875976A (zh) 测试模式设置电路和包括其的半导体器件
KR20070089900A (ko) 버스트 읽기 레이턴시 기능을 갖는 낸드 플래시 메모리장치
JP2011027476A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees