[go: up one dir, main page]

TW201203220A - Driving method of liquid crystal display device - Google Patents

Driving method of liquid crystal display device Download PDF

Info

Publication number
TW201203220A
TW201203220A TW100116766A TW100116766A TW201203220A TW 201203220 A TW201203220 A TW 201203220A TW 100116766 A TW100116766 A TW 100116766A TW 100116766 A TW100116766 A TW 100116766A TW 201203220 A TW201203220 A TW 201203220A
Authority
TW
Taiwan
Prior art keywords
liquid crystal
semiconductor
film
display device
crystal display
Prior art date
Application number
TW100116766A
Other languages
English (en)
Other versions
TWI544467B (zh
Inventor
Hiroyuki Miyake
Hideaki Shishido
Ryo Arasawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201203220A publication Critical patent/TW201203220A/zh
Application granted granted Critical
Publication of TWI544467B publication Critical patent/TWI544467B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

201203220 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種在像素中包括電晶體的主動矩陣型 液晶顯示裝置的驅動方法。 【先前技術】 近年來’作爲兼有多晶矽或微晶矽所具有的高遷移率 和非晶矽所具有的均勻的元件特性的新的用於半導體元件 的材料，被稱爲氧化物半導體的呈現半導體特性的金屬氧 化物引人注目。金屬氧化物用於多種用途，例如作爲眾所 周知的金屬氧化物的氧化銦用於液晶顯示裝置中的像素電 極材料。作爲呈現半導體特性的金屬氧化物，例如有氧化 鎢 '氧化錫、氧化銦、氧化鋅等，並且已知將上述呈現半 導體特性的金屬氧化物用於通道形成區的電晶體（專利文 獻1以及專利文獻2 )。 [專利文獻1]日本專利申請公開第2007-123861號公 報 [專利文獻2]日本專利申請公開第2007-96055號公 報 低功耗是半導體顯示裝置的性能評價上的重要點中之 一，並且液晶顯示裝置也根據相同的點進行評價。特別是 ’至於行動電話等的可攜式電子設備，因爲如果液晶顯示 裝置的功耗高，則導致連續使用時間縮短的缺點，所以需 -5- 201203220 要低功耗。 而且，由於在透過型液晶顯示裝置中，藉由提高像素 中的透過光的區域佔有的比例，即提高孔徑比，可以有效 地利用從背光燈發射的光’因此可以減少功耗。但是，當 優先孔徑比的提高地決定像素的佈局時，需要縮小構成像 素的電晶體及電容元件等的半導體元件的尺寸。因爲如果 電容元件的電容値變小，則能夠保持圖像信號的電位的期 間變短，所以所顯示的影像品質降低。 【發明內容】 鑒於上述課題，本發明的一個實施例的課題是提供一 種液晶顯示裝置的驅動方法，其中可以防止影像品質的降 低並實現功耗的降低。 在本發明的一個實施例中，像素包括液晶元件以及控 制向該液晶元件的圖像信號的供給的電晶體。本發明的一 個實施例的特徵在於：上述電晶體是截止電流極小的絕緣 閘極場效應電晶體（下面，簡單地稱爲電晶體）；上述電 晶體的通道形成區包括其帶隙寬於矽半導體的帶隙，且其 本徵載子密度低於矽的本徵載子密度的半導體材料。藉由 在通道形成區中包括具有上述特性的半導體材料，可以實 現截止電流顯著低，且耐壓性高的的電晶體。作爲這種半 導體材料，例如可舉出具有大帶隙，即矽的帶隙的2倍以 上的帶隙的氧化物半導體。 在本發明的一個實施例中，藉由將截止電流顯著低的 ⑧ -6- 201203220 電晶體用於像素，與使用一般的由矽或鍺等的半導體材料 形成的電晶體的情況相比，可以在較長的時間內保持圖像 信號的電位。因此，即使不將電容元件連接到液晶元件以 保持圖像信號的電位，也可以防止所顯示的影像品質降低 〇 另外，在液晶元件所具有的像素電極和用來向像素輸 入圖像信號的信號線之間形成寄生電容。而且，在不將電 容元件連接到液晶元件時，像素電極的電位容易受到上述 寄生電容的影響。因此，被稱爲串擾的現象容易發生，其 中當在保持圖像信號的電位的期間中信號線的電位變化時 ，隨著該變化而上述像素電極的電位也變動。當發生串擾 時，對比度降低。 於是，在本發明的一個實施例中，當使像素進行反轉 驅動時，向以在其間夾有像素電極的方式配置的一對信號 線輸入具有相反的極性的圖像信號。注意，具有彼此相反 的極性的圖像信號是指：當將液晶元件的對置電極的電位 設定爲基準電位時，一方是具有高於基準電位的電位的圖 像信號，而另一方是具有低於基準電位的電位的圖像信號 0 明確而言，進行源極線反轉，其中向連接到一個信號 '線的多個像素及連接到與上述信號線相鄰的一個信號線的 多個像素輸入在任意一個訊框期間具有相反的極性的圖像 信號。或者，進行點反轉，其中向連接到一個信號線的多 個I像素及分別與所述多個像素相鄰並連接到與所述一個信 201203220 號線相鄰的其他信號線的多個像素輸入在任意一個訊框期 間具有相反的極性的圖像信號，且在連接到同一信號線的 多個像素中向相鄰的像素輸入具有相反的極性的圖像信號 〇 由於藉由進行上述反轉驅動，相鄰的一對信號線的電 位變動到彼此相反的方向，因此消除任意的像素電極所受 到的電位的變動。由此，可以抑制串擾的發生。 另外，減少成爲電子給體（施體）的水分或氫等的雜 質而被高純度化的氧化物半導體（purified OS )是i型（ 本徵半導體）或無限趨近於i型。因此，使用上述氧化物 半導體的電晶體具有截止電流顯著低的特性。明確而言， 利用二次離子質譜分析法（SIMS: Secondary Ion Mass Spectrometry )測量的被高純度化的氧化物半導體的氫濃 度値爲5xl019/cm3以下，較佳爲5xl018/cm3以下，還較 佳爲5xl017/cm3以下，更佳爲ixi〇16/cm3以下。由此， 可以藉由霍爾效應測量進行測量的氧化物半導體膜的載子 密度低於 lxl〇14/cm3、低於 lxl〇12/cm3 或低於 lxio^/cm3 。此外’氧化物半導體的帶隙爲2eV以上、2.5eV以上或 3 eV以上。藉由使用充分地減少水分或氫等的雜質濃度而 被高純度化的氧化物半導體膜，可以降低電晶體的截止電 流。 在此’說明氧化物半導體膜中的氫濃度的分析。使用 —次離子質譜分析法（SIMS : Secondary Ion Mass Spectrometry )測量氧化物半導體膜中及導電膜中的氫濃 ⑧ -8- 201203220 度。已知的是：在SIMS分析中，由於其原理而難以獲得 樣品表面附近或材質不同的膜的疊層介面附近的準確資料 。因此，當使用SIMS來分析膜中的厚度方向上的氫濃度 分佈時，採用在物件的膜所存在的範圍中沒有値的極端變 動且可以獲得大致一定的値的區域中的平均値作爲氫濃度 。另外，當測定物件的膜的厚度小時，有時因受到相鄰的 膜內的氫濃度的影響而找不到可以獲得大致一定的値的區 域。此時，採用該膜所存在的區域中的氫濃度的最大値或 最小値作爲該膜中的氫濃度。再者，當在該膜所存在的區 域中沒有最大値的峰値、最小値的谷形時，採用拐點的値 作爲氫濃度。 明確而言，根據各種實驗可以證明將被高純度化的氧 化物半導體膜用作啓動層的電晶體的截止電流低》例如， 通道寬度爲lxl〇、m，且通道長度爲ΙΟμιη的元件也可以 在源極電極和汲極電極之間的電壓（汲極電壓）爲IV至 1 0V的範圍內獲得截止電流（閘極電極和源極電極之間的 電壓爲0V以下時的汲極電極）爲半導體參數分析儀的測 量極限以下，即lxl〇_13A以下的特性。在此情況下，可 知相當於截止電流除以電晶體的通道寬度的數値的截止電 流密度爲1〇〇ζΑ/μιη以下。此外，藉由使用使電容元件和 電晶體連接，並由該電晶體控制流入到電容元件的電荷或 從電容元件流出的電荷的電路，來進行截止電流密度的測 量。在該測量時，將被高純度化的氧化物半導體膜用於上 述電晶體的通道形成區，且根據電容元件的每個單位時間 -9- 201203220 的電荷量推移測量該電晶體的截止電流密度。其結果是， 可知當電晶體的源極電極和汲極電極之間的電壓爲3V時 ’可以獲得更低的截止電流密度，即幾十yA/μηι。因此， 在根據本發明的一個實施例的半導體裝置中，取決於源極 電極和汲極電極之間的電壓，而可以將以被高純度化的氧 化物半導體膜爲啓動層的電晶體的截止電流密度設定爲 lOOyA/μηι以下，較佳設定爲l〇yA~m以下，更佳設定爲 1 yA/μιη以下。由此，以被高純度化的氧化物半導體膜爲 啓動層的電晶體的截止電流比使用具有晶性的矽的電晶體 的截止電流顯著低》 另外，在使用被高純度化的氧化物半導體形成的電晶 體中’幾乎不呈現截止電流的溫度依賴性。可以認爲這原 因是：藉由去除在氧化物半導體中成爲電子給體（施體） 的雜質使氧化物半導體高純度化，而導電型無限趨近於本 徵型，費米能階位於禁止帶中央。此外，氧化物半導體的 能隙爲3 eV以上，且熱激發載子極少也是沒有呈現溫度依 賴性的原因之一。此外，源極電極及汲極電極處於退化狀 態也是沒有呈現溫度依賴性的原因之一。電晶體主要根據 從退化狀態的源極電極注入到氧化物半導體中的載子而工 作，且載子密度沒有的溫度依賴性，因此可以解釋截止電 流不呈現溫度依賴性的現象。 另外，作爲氧化物半導體，可以使用：四元金屬氧化 物的In-Sn-Ga-Zn-Ο類氧化物半導體；三元金屬氧化物的 In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-Ο類氧化物半導 ③ -10- 201203220 體、Ιη-Α1-Ζη-〇類氧化物半導體、Sn-Ga-Zn-O類氧化物 半導體、Al-Ga-Ζη-Ο類氧化物半導體' Sn-Al-Zn-Ο類氧 化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體 、Sn-Zn-Ο類氧化物半導體、Al-Ζη-Ο類氧化物半導體、 Zn-Mg-Ο類氧化物半導體、Sn-Mg-Ο類氧化物半導體、 In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或 者In-Ο類氧化物半導體、Sri-O類氧化物半導體、Zn-Ο類 氧化物半導體等。另外，在本發明說明中，例如In-Sn-Ga-Ζη-Ο類氧化物半導體是指具有銦（In )、錫（Sn )、 鎵（Ga )、鋅（Zn )的金屬氧化物，而對其化學計量組 成比沒有特別的限制。另外’上述氧化物半導體也可以包 含砂。 或者，可以利用化學式InM03(Zn0)m ( m>0，m不一 定是自然數）表示氧化物半導體。這裏，Μ表示選自Ga 、A丨、Μη及Co中的一種或多種金屬兀素。 在本發明的一個實施例中，藉由將截止電流顯著低的 電晶體用於像素，即使不將電容元件連接到液晶元件也可 以防止所顯示的影像品質的降低。因此，可以提高孔徑比 而減少功耗。而且，在本發明的一個實施例中，藉由使用 源極線反轉或點反轉，即使不使用電容元件也可以抑制串 擾，來提高影像品質。 【實施方式】 下面，關於本發明的實施例模式參照附圖給予詳細說 -11 - 201203220 明。但是，所屬技術領域的普通技術人員可以很容易地理 解一個事實就是本發明不侷限於下面的說明，而其方式和 詳細內容在不脫離其宗旨及其範圍內可以被變換爲各種各 樣的形式。因此，本發明不應該被解釋爲僅限定在以下所 示的實施例模式所記載的內容中。 [實施例模式1] 在用於根據本發明的一個實施例的驅動方法的液晶顯 示裝置中，多個像素分別包括液晶元件以及控制向該液晶 元件的圖像信號的供給的電晶體。而且，用來選擇上述多 個像素的多個掃描線及用來向被選擇的像素供給圖像信號 的多個信號線分別連接到上述多個像素。 圖1A示出設置有多個像素1〇〇的像素部ιοί的結構 作爲一例。在圖1A中，各像素100包括信號線S1至信 號線Sx中的至少一個以及掃描線G 1至掃描線Gy中的至 少一個。此外，像素1 〇〇包括用作切換元件的電晶體1 02 以及液晶元件1 03 »液晶元件1 03包括像素電極、對置電 極及被施加像素電極和對置電極之間的電壓的液晶。 電晶體1 02控制是否向液晶元件1 〇3的像素電極供給 信號線的電位，即圖像信號的電位。液晶元件1 0 3的對置 電極被施加預定的基準電位。 而且，本發明的一個實施例的特徵在於：在上述電晶 體102的通道形成區包括其帶隙寬於矽半導體的帶隙，且 其本徵載子密度低於矽的本徵載子密度的半導體。作爲上 ⑧ -12- 201203220 述半導體的一例，可以應用由碳化矽（s i c )、氮化鎵（ GaN )等的化合物半導體、氧化鋅（ZnO )等的金屬氧化 物等構成的氧化物半導體等。尤其是，氧化物半導體具有 如下優點，即可以藉由濺射法、濕式法（印刷法等）形成 ’且量產性高等。此外’碳化矽的處理溫度大致是1500 °C，氮化鎵的處理溫度大致爲11〇〇 °C，但是也可以在室 溫下形成氧化物半導體膜。因此，可以在容易以廉價得到 的玻璃基板上形成氧化物半導體。此外，也可以在使用不 能耐受以1 5 00 °C至2000°C的高溫進行的熱處理的半導體 的積體電路上層疊使用氧化物半導體的半導體元件。另外 ，可以對應於基板的大型化。由此，特別是，在上述半導 體中，氧化物半導體具有高量產性的優點。此外，在爲了 提高電晶體的性能（例如，場效應遷移率）而想要獲得結 晶氧化物半導體的情況下，也可以藉由2 5 0 °C至8 0 0 °C的 熱處理容易獲得結晶氧化物半導體。 在下面的說明中，以作爲帶隙寬的半導體，使用具有 上述優點的氧化物半導體的情況爲例子而描述。 藉由在通道形成區中包括具有如上所述的特性的半導 體材料，可以實現截止電流極低且耐壓性高的電晶體1 02 。而且，藉由將具有上述結構的電晶體102用作切換元件 ，可以與使用一般的由矽或鍺等的半導體材料形成的電晶 體的情況相比防止積累在液晶元件1 0 3中的電荷洩漏。因 此可以在更長的期間保持圖像信號的電位，由此即使不將 電容元件連接到液晶元件1 03以保持圖像信號的電位，也 -13- 201203220 可以防止所顯示的影像品質的降低。因此，因爲藉由不設 置電容元件或藉由使電容元件的尺寸抑制爲小，可以提高 孔徑比，所以可以減少液晶顯示裝置的功耗。 另外，在本發明說明中，電容元件與液晶元件本身所 具有的電容區別。 此外，在沒有特別的說明的情況下，至於η通道型電 晶體，本發明說明中的截止電流是指在使汲極電極的電位 高於源極電極及閘極電極的電位的狀態下，當以源極電極 的電位爲標準時的閘極電極的電位爲〇以下時流過在源極 電極和汲極電極之間的電流。或者，至於Ρ通道型電晶體 ，本發明說明中的截止電流是指在使汲極電極的電位低於 源極電極及閘極電極的電位的狀態下，當以源極電極的電 位爲標準時的閘極電極的電位爲〇以上時流過在源極電極 和汲極電極之間的電流。 另外，根據電晶體的極性及供給到各電極的電位的差 異而電晶體所具有的源極電極和汲極電極的術語被互換地 使用。一般而言，在η通道型電晶體中，將被供給低電位 的電極稱爲源極電極，而將被供給高電位的電極稱爲汲極 電極。另外，在Ρ通道型電晶體中，將被供給低電位的電 極稱爲汲極電極，而將被供給高電位的電極稱爲源極電極 。下面，以源極電極和汲極電極中的任一個爲第一端子， 以另一方爲第二端子，而說明電晶體1 02和液晶元件1 〇3 之間的具體連接關係。 電晶體1 02的閘極電極連接到掃描線G 1至掃描線Gy ⑧ •14- 201203220 中任一個。電晶體1 〇2的第一端子連接到信號線S 1至信 號線Sx中任一個，電晶體i 02的第二端子連接到液晶元 件103的像素電極。 另外，根據需要，像素1 00還可以包括電晶體、二極 體、電阻元件、電容元件、電感器等的其他電路元件。 雖然圖1A示出在像素1〇〇中將一個電晶體102用作 切換元件的情況，但是本發明不侷限於該結構。也可以使 用用作一個切換元件的多個電晶體。當多個電晶體用作一 個切換元件的情況下，上述多個電晶體可以並聯連接，串 聯連接或組合串聯和並聯而連接。 在本發明說明中，電晶體串聯連接的狀態例如是指僅 第一電晶體的第一端子和第二端子中的任一個連接到第二 電晶體的第一端子和第二端子中任一個的狀態。此外，電 晶體並聯連接的狀態是指第一電晶體的第一端子連接到第 二電晶體的第一端子，而第一電晶體的第二端子連接到第 二電晶體的第二端子的狀態。 注意，在本發明說明中，連接是指電連接，並相當於 能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀 態不一定必須是指直接連接的狀態，而在其範疇內還包括 以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電 阻、二極體、電晶體等的電路元件間接地連接的狀態。 此外，當在電路圖上獨立的構成要素彼此連接時，也 在實際上，有一個導電膜兼具有多個構成要素的功能的情 況，例如佈線的一部分用作電極的情況等。本發明說明中 -15- 201203220 的連接的範疇內包括這種一個導電膜兼具有多個構成要素 的功能的情況。 圖1B示出連接到任意的信號線Si ( i是1至X-1中 的任一個）的一行像素100的結構。但是與圖1A不同地 ，圖1 B圖示液晶元件1 03所具有的像素電極1 04代替液 晶元件103。 在連接到信號線Si的像素1 00中，以被信號線Si和 與信號線Si相鄰的信號線Si +1夾住的方式配置有像素電 極1 04。在電晶體1 02處於截止狀態時，在理想上像素電 極〗〇4和信號線 S i電分離。此外，在理想上像素電極 104和信號線Si+Ι也電分離。但是，在實際上，在像素 電極1 04和信號線Si之間有寄生電容1 06，並且在像素 電極104和信號線Si+Ι之間有寄生電容107。 在不將液晶元件1 〇3連接到電容元件的情況下，或連 接到液晶元件1 03的電容元件的電容値小的情況下，像素 電極104的電位容易受到上述寄生電容106和寄生電容 107的影響。因此，容易發生所謂的串擾的現象，其中即 使在保持圖像信號的電位的期間中電晶體1 02處於截止狀 態，也隨著信號線Si或信號線Si+ 1的電位的變化而上述 像素電極1 04的電位變動。由此，當作爲液晶元件1 03使 用常白的液晶元件時，影像成爲泛白色，而對比度降低。 於是，在本發明的一個實施例中，在任意的一個訊框 期間中，向以在其間夾有像素電極1 〇4的方式配置的信號 線Si和信號線Si + Ι輸入具有彼此相反的極性的圖像信號 ⑧ -16- 201203220 例如，如圖1B所不’首先在第一訊框期間中’向信 號線S i輸入具有正（+ )的極性的圖像信號，向信號線 S i+1輸入負（-)的極性的圖像信號。接著’在第二訊框 期間中，向信號線s i輸入具有負（·）的極性的圖像信號 ，向信號線S i +1輸入正（+ )的極性的圖像信號。接著’ 在第三訊框期間中’向信號線Si輸入具有正（+)的極性 的圖像信號，向信號線Si + 1輸入負（-)的極性的圖像信 號。 像這樣，藉由向信號線。及信號線Si + Ι輸入具有彼 此相反的極性的圖像信號，信號線S i的電位變化所引起 的像素電極104的電位變動和信號線Si+Ι的電位變化所 引起的像素電極1 04的電位變動在相反方向上起作用而彼 此消除。由此，在不將電容元件連接到液晶元件1 03的情 況下，或連接到液晶元件1 03的電容元件的電容値小的情 況下，也可以將像素電極1 04的電位變動抑制爲小。因此 ’可以抑制串擾的發生來提高影像品質。 注意，作爲向相鄰的信號線輸入具有彼此相反的極性 的圖像信號的驅動方法，有源極線反轉驅動法及點反轉驅 動法。 圖2A和2B示意性地示出使用源極線反轉驅動時的 供給到各像素的像素信號的極性。在圖2A中，由符號+ 表示在任意一個訊框期間被供給的圖像信號的極性爲正的 像素。在圖2A中’由符號-表示在任意一個訊框期間被供 -17- 201203220 給的圖像信號的極性爲負的像素。此外，在圖 符號+表示在圖2A的下一個訊框期間被供給 的極性爲正的像素。在圖2B中，由符號-表示 下一個訊框期間被供給的圖像信號的極性爲負 如圖2 A和2 B所示，在源極線反轉中， 到同一信號線的多個像素供給具有同一極性的 而且，向所有連接到相鄰的信號線的多個像素 上述極性相反的極性的圖像信號。 此外，圖3 A和3 B示意性地示出使用點 的供給到各像素的像素信號的極性。在圖3 A +表示在任意一個訊框期間被供給的圖像信號 的像素，由符號-表示在任意一個訊框期間被 信號的極性爲負的像素。此外，在圖3 B中， 不在圖3A的下一個訊框期間被供給的圖像信 正的像素，由符號-表示在圖3A的下一個訊框 的圖像信號的極性爲負的像素。 如圖3A和3B所示，在點反轉驅動中， 個信號線的多個像素和分別與所述多個像素相 與所述一個信號線相鄰的其他信號線的多個像 相反的極性的圖像信號。並且，在連接到同一 個像素中，向彼此相鄰的像素供給具有相反的 信號。換言之，當關注一個訊框期間時，輸入 線的圖像信號的極性交替反轉。 接著，圖4示出藉由源極線反轉驅動使圖 2B中，由 的圖像信號 在圖2A的 的像素。 向所有連接 圖像信號。 供給具有與 反轉驅動時 中，由符號 的極性爲正 供給的圖像 由符號+表 號的極性爲 期間被供給 向連接到一 鄰並連接到 素供給具有 信號線的多 極性的圖像 到一個信號 1 A所示的 ⑧ -18- 201203220 像素部101工作時的時序圖。明確而言，在圖4中示出供 給到掃描線G 1的信號的電位的時間變化、供給到信號線 S 1至信號線Sx的圖像信號的電位以及連接到掃描線G ! 的各像素所具有的像素電極的電位的時間變化。 首先，藉由向掃描線G1輸入具有脈衝的信號，掃描 線G1被選擇。在連接到被選擇的掃描線（Π的多個像素 中的各像素1 00中，電晶體1 02導通。然後，當在電晶體 1 〇2處於導通狀態下向信號線S 1至信號線Sx供給圖像信 號的電位時，藉由導通狀態的電晶體1 02將圖像信號的電 位供給到液晶元件1 0 3的像素電極。 圖4所示的時序圖示出在第一訊框期間的掃描線G i 被選擇的期間中，向第奇數個信號線S 1、信號線S3 ...依 次輸入有具有正的極性的圖像信號，向第偶數個信號線 S2、信號線S4…信號線Sx輸入有具有負的極性的圖像信 號的例子。因此，向連接到第奇數個信號線S丨、信號線 S3…信號線Sx-Ι的像素1〇〇中的像素電極（S1 )、像素 電極（S3 )…像素電極（Sx-Ι )供給有具有正的極性的圖 像信號。此外’向連接到第偶數個信號線S 2、信號線 S4…信號線Sx的像素1〇〇中的像素電極（S2)、像素電 極（S4)…像素電極（Sx)供給有具有負的極性的圖像信 號。 在液晶元件1 03中，根據供給到像素電極和對置電極 之間的電壓値而液晶分子的取向變化，且透射率變化。因 此藉由根據圖像信號的電位控制液晶元件1 〇 3的透射率， -19- 201203220 液晶元件1 03可以顯示灰度。 當向信號線S 1至信號線Sx的圖像信號的輸入結束時 ，掃描線G〗的選擇也結束。當掃描線的選擇結束時，在 具有該掃描線的像素1 〇〇中，電晶體1 02截止。於是，液 晶元件1 〇 3保持供給到像素電極和對置電極之間的電壓來 維持灰度的顯示。然後，掃描線G2至掃描線Gy依次被 選擇’且在連接到上述各掃描線的像素中，進行與掃描線 G 1被選擇的期間同樣的工作》 接著’在第二訊框期間中，掃描線G1再次被選擇。 而且在第二訊框期間的掃描線G 1被選擇的期間中，與第 一訊框期間的掃描線G 1被選擇的期間不同地，向第奇數 個信號線S 1、信號線S 3…信號線S X -1依次輸入有具有負 的極性的圖像信號，向第偶數個信號線S2、信號線S4 ... 信號線Sx輸入有具有正的極性的圖像信號。因此，向連 接到第奇數個信號線S 1、信號線S3…的像素1 00中的像 素電極（s 1 )、像素電極（s 3 )…像素電極（s X -1 )供給 有具有負的極性的圖像信號。此外，向連接到第偶數個信 號線S 2、信號線S 4…信號線S X的像素1 〇 〇中的像素電極 (S2 )、像素電極（S4 )...像素電極（Sx )供給有具有正 的極性的圖像信號。 在第二訊框期間中，當向信號線S丨至信號線Sx的圖 像信號的輸入結束時，掃描線G 1的選擇也結束。然後， 從掃描線G2至掃描線Gy依次被選擇，且在連接到上述 各掃描線的像素中，進行與掃描線G1被選擇的期間同樣 ⑧ -20- 201203220 的工作。 然後，在第三訊框期間和第四訊框期間中也同樣地反 復上述工作。 注意，雖然圖4所示的時序圖例示從信號線S 1至信 號線Sx依次輸入有圖像信號的情況，但是本發明不侷限 於該結構。既可以向信號線S1至信號線Sx —齊輸入圖像 信號，也可以向多個信號線的每個依次輸入有圖像信號。 此外，雖然在本實施例模式中說明了採用逐行掃描方 式選擇掃描線的情況，但是也可以採用隔行掃描方式選擇 掃描線。 另外，藉由進行以對置電極的參考電位爲標準使圖像 信號的電位的極性反轉的反轉驅動，可以防止被稱爲殘影 的液晶的劣化。但是，由於在進行反轉驅動的情況下，當 圖像信號的極性變化時供給到信號線的電位的變化變大， 因此用作切換元件的電晶體1 0 2的源極電極和汲極電極之 間的電位差也變大。因此，在電晶體102中容易發生特性 劣化諸如臨界値電壓的遷移等。此外，爲了維持液晶元件 103所保持的電壓，需要即使源極電極和汲極電極之間的 電位差大，也截止電流低。在本發明的一個實施例中，由 於將其帶隙寬於矽或鍺的帶隙，且其本徵載子密度低於砂 或鍺的本徵載子密度的氧化物半導體等的半導體用於電晶 體102，因此可以提高電晶體102的耐壓性，且顯著地減 少截止電流。由此，與使用一般的由矽或鍺等的半導體材 料形成的電晶體的情況相比，可以防止電晶體1 〇 2的劣化 -21 - 201203220 ，並維持液晶元件1 03所保持的電壓。 注意，一般而言，液晶的從被施加電壓到其透射率收 斂的回應時間爲幾十msec左右。由此，液晶的緩慢的回 應容易作爲動態影像的模糊被人眼察覺。於是，本發明的 一個實施例也可以採用過驅動，其中暫時增大施加到液晶 元件1 03的電壓來快速地使液晶取向變化。藉由採用過驅 動，提高液晶的回應速度並防止動態影像的模糊，從而可 以改善動態影像的影像品質。 此外，由於當在電晶體1 02截止之後也液晶元件的透 射率不收斂而繼續變化時，液晶的相對介電常數也發生變 化，因此液晶元件所保持的電壓容易發生變化。特別是， 在如本發明的一個實施例那樣，不將電容元件並聯連接到 液晶元件的情況下或者即使將電容元件並聯連接到液晶元 件也其電容値小的情況下，上述液晶元件所保持的電壓顯 著容易發生變化。但是，由於藉由使用上述過驅動可以縮 短回應時間，因此可以降低電晶體1 02截止之後的液晶元 件的透射率的變化。由此，在不將電容元件並聯連接到液 晶元件的情況下或者即使將電容元件並聯連接到液晶元件 也其電容値小的情況下，也在電晶體1 02截止之後防止液 晶元件所保持的電壓的變化。 .接著，說明本發明的一個實施例中的像素的具體結構 。圖5A示出本發明的一個II施例中的像素的俯視圖的一 例。此外，圖5 B示出沿著圖5 A的虛線A 1 - A 2的剖面圖 ⑧ -22- 201203220 在圖5A所示的像素100中，在基板200上形成有絕 緣膜201，且在絕緣膜201上形成有導電膜202。導電膜 202用作掃描線及電晶體1〇2的閘極電極。此外，在導電 膜2 02上形成有閘極絕緣膜204，在閘極絕緣膜204上的 與導電膜2 02重疊的位置上形成有半導體膜20 5。半導體 膜2 05包括其帶隙比矽半導體的帶隙寬，且其本徵載子密 度比矽的載子密度低的半導體，例如包括氧化物半導體。 並且，半導體膜205用作電晶體102的啓動層。 此外，在半導體膜205上形成有導電膜206和導電膜 207。藉由利用蝕刻等將形成在閘極絕緣膜204及半導體 膜205上的一個導電膜加工爲所希望的形狀，來可以形成 導電膜206和導電膜207。導電膜206用作信號線及電晶 體102的第一端子。此外，導電膜207用作電晶體102的 弟一端子。 ' 在半導體膜205、導電膜2 06及導電膜207上形成有 絕緣膜208，在絕緣膜208上形成有液晶元件103所具有 的像素電極104。像素電極104藉由形成在絕緣膜2 08中 的接觸孔連接到導電膜207。 如圖5Α所示，在本發明的一個實施例中，不將電容 元件並聯連接到液晶元件。換言之，導電膜207只電連接 到像素電極104和半導體膜205。因此可以大幅度地提高 像素100的孔徑比。 另外，雖然在圖5Α中，作爲一例示出反交錯型電晶 體1 02，但是電晶體1 02也可以具有其他電晶體結構，諸 -23- 201203220 如底閘型或頂閘型。 作爲像素電極1 04，使用具有透光性的導電膜。藉由 濺射法 '真空蒸鍍法等使用氧化銦、氧化銦氧化錫混合氧 化物（下面縮寫爲ITO )等，來形成具有透光性的導電膜 。作爲具有透光性的導電膜的其他材料，也可以使用包含 氮的Al-Zn-O類氧化物半導體、包含氮的Zii-Ο類氧化物 半導體、包含氮的Sn-Zn-Ο類氧化物半導體。 另外，在實際上，在像素部配置有多個上述像素100 。多個像素100也可以採用條形配置、三角配置或拜爾（ Bayer)配置排列在像素部中。 此外，在進行彩色顯示時使用的顏色不侷限於RGB (R是紅，G是綠，B是藍）的三種顔色，而也可以使用 更多種顔色。例如還可以使用RGBW ( W是白）或對RGB 加上黃色、青色、品紅色等的一種以上顏色來進行彩色顯 示。 另外，也可以在圖5 A和5 B所示的像素中設置有能 夠遮罩光的遮罩膜。圖17A示出使遮罩膜210與圖5A和 5 B所示的像素1 〇〇重疊的情況下的俯視圖的一例。此外 ，圖1 7 B示出沿著圖1 7 A的虛線A 1 - A 2的剖面圖。如圖 17A和17B所示，在遮罩膜210與像素電極104重疊的區 域中具有開口部。由此，由遮罩膜210對半導體膜205進 行遮光，從而可以防止半導體膜205所包括的氧化物半導 體的光劣化，並防止引起特性的劣化諸如電晶體1 02的臨 界値電壓的遷移等。此外，藉由將遮罩膜210設置在像素 ⑧ 24- 201203220 之間，可以防止視覺確認到像素之間的液晶的取向錯亂所 引起的旋錯（disclination)。 此外，如圖17A和17B所示，藉由將半導體膜205 形成在與用作閘極電極的導電膜202完全重疊的位置上， 可以防止從基板200 —側入射到半導體膜205中的光。因 此，可以防止半導體膜205所包括的氧化物半導體的光劣 化，並防止引起特性劣化諸如電晶體1 02的臨界値電壓的 遷移等。 另外，在將驅動電路形成在面板時，藉由還對用於驅 動電路的電晶體進行利用閘極電極或遮罩膜的遮光，可以 防止引起特性劣化諸如電晶體的臨界値電壓的遷移等。 接著，估計藉由採用本發明的一個實施例的使用氧化 物半導體膜的電晶體，而液晶顯示裝置中的各像素的孔徑 比有多大提高。 在用來估計像素的孔徑比的參數中，將使用氧化物半 導體膜的電晶體的截止電流假定爲1 y A，將像素部的尺寸 假定爲3.4英寸，將所顯示的灰度假定爲2 56灰度，將所 輸入的電壓假定爲10V，將一個訊框期間假定爲1 .66x l(T2sec。此外，將閘極絕緣膜的相對介電常數假定爲3.7 ，將其厚度假定爲l〇〇nm。 首先，對將上述參數應用於像素數爲540XRGBx960 的面板（稱爲第一面板）時的電容元件的面積及孔徑比進 行估計。在該面板中，像素尺寸爲2hmx78pm ,即像素 面積爲2.03 xl (T9m2。其中，除了佈線及電晶體所占的區 -25- 201203220 域之外的面積爲1.43xl0_9m2，佈線及電晶體所占的區域 的面積爲 6.00xl(T1()m2。 在第一面板中，電容元件所需要的最低電容値在具備 具有氧化物半導體膜的電晶體的像素中爲4.25x10_25F。 在此情況下，所需要的電容器面積爲1.30xl(T21m2，在像 素中電容元件所占的面積的比例爲6.4 X 1 0_1 1 %，孔徑比 爲 70.4% 〇 此外，對將上述參數應用於像素數爲48 0 xRGBx640 的面板（稱爲第二面板）時的電容元件的面積及孔徑比進 行估計。在該面板中，像素尺寸爲36μιηχ108μπι，即像素 面積爲3.89x1 (T9m2。其中，除了佈線及電晶體所占的區 域之外的面積爲3.29x1 (T9m2，佈線及電晶體所占的區域 的面積爲 6.00x1 (T1Qm2。 在第二面板中，電容元件所需要的最低電容値在具備 具有氧化物半導體膜的電晶體的像素中爲4.25xl(T25F。 在此情況下，所需要的電容器面積爲1.3〇xl(T21m2，在像 素中電容元件所占的面積的比例爲3.3 X 1 (Γ 1 1 %，孔徑比 爲 84.6% » 因此，藉由將本發明的一個實施例的截止電流低的電 晶體用於第一面板及第二面板，可以使具有其需要的最低 電容値的電容.元件的面積減少到不用顧及的程度。由此， 可以得到高孔徑比，即第一面板得到70.4%的孔徑比，第 二面板得到8 4.6 %的孔徑比》 -26- ⑧ 201203220 [實施例模式2] 在本實施例模式中，說明使用氧化物半導體的電晶體 的製造方法。 首先，如圖6A所示，在基板700的絕緣表面上形成 絕緣膜7 0 1，並且在絕緣膜7 0 1上形成閘極電極7 0 2。 對可以用作基板700的基板只要具有透光性而沒有其 他的大限制，但是需要至少具有能夠承受後面的加熱處理 的程度的耐熱性。例如，作爲基板7 0 0，可以使用熔融法 或浮法而製造的玻璃基板、石英基板、陶瓷基板等。另外 ，當後面的加熱處理的溫度較高時，作爲玻璃基板較佳使 用應變點爲7 3 0 °C以上的玻璃基板。儘管有一種傾向，即 ’由諸如塑膠的具有撓性的合成樹脂構成的基板的耐熱性 比通常比上述基板低，但是當能夠承受製造製程中的處理 溫度時’可以採用上述由合成樹脂構成的基板。 作爲絕緣膜7 〇 1 ’使用可耐受後面的製造製程中的加 熱處理的溫度的材料'明確而言，作爲絕緣膜70丨，較佳 使用氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氧 化鋁等。 另外’在本發明說明中，氧氮化物是指在其組成中含 氧量多於含氮量的物質。此外，氮氧化物是指在其組成中 含氮量多於含氧量的物質。 作爲閘極電極702的材料，可以使用鉬、鈦、鉻、鉬 、鎢、鈸、钪等金屬材料、以這些金屬材料爲主要成分的 合金材料的導電膜或這些金屬的氮化物的單層或疊層。另 -27- 201203220 外，若能夠耐受後面的製程中進行的加熱處理的溫度，則 作爲上述金屬材料可以使用鋁、銅。鋁或銅爲了避免耐熱 性或腐蝕性的問題，較佳與高熔點金屬材料組合而使用。 作爲高熔點金屬材料，可以使用鉬、鈦、鉻、鉬、鎢、銨 、銃等。 例如，作爲具有兩層結構的閘極電極7 0 2，較佳採用 :在鋁膜上層疊有鉬膜的兩層結構；在銅膜上層疊有鉬膜 的兩層結構；在銅膜上層疊有氮化鈦膜或氮化鉬膜的兩層 結構；或者層疊有氮化鈦膜和鉬膜的兩層結構。作爲具有 三層結構的閘極電極7〇2，較佳採用將鋁膜、鋁和矽的合 金膜、鋁和鈦的合金膜或鋁和鈸的合金膜用作中間層，且 將鎢膜、氮化鎢膜、氮化鈦膜或鈦膜用作上方和下方的層 而層曼的結構。 另外，作爲閘極電極702，也可以使用氧化銦、氧化 銦氧化錫混合氧化物、氧化銦氧化鋅混合氧化物、氧化鋅 、氧化鋅鋁、氧氮化鋅鋁或氧化鋅鎵等的具有透光性的氧 化物導電膜。 聞極電極 702的厚度爲l〇nm至 400nm，較佳爲 lOOnm至2 00nm。在本實施例模式中，在藉由使用鎢靶材 的濺射法形成1 5 Onm的用於閘極電極的導電膜之後，藉 由蝕刻將該導電膜如工（構圖）爲所希望的形狀，來形成 閘極電極702。另外，若所形成的閘極電極的端部的形狀 爲錐形形狀，則層疊在其上的閘極絕緣膜的覆蓋性提高， 因此是較佳的。另外，也可以藉由噴墨法形成抗蝕劑掩模 28- ⑧ 201203220 。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可 以縮減製造成本。 接下來，如圖6B所示，在閘極電極702上形成閘極 絕緣膜703，然後在閘極絕緣膜703上的與閘極電極702 重疊的位置上形成島狀的氧化物半導體膜704。 閘極絕緣膜703使用電漿CVD法或濺射法等並使用 氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁 膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化給膜或氧 化鉅膜的單層或疊層形成。閘極絕緣膜703較佳儘量不包 含水分、氫、氧等的雜質。在藉由濺射法形成氧化矽膜時 ’作爲靶材使用矽靶材或石英靶材，並且作爲濺射氣體使 用氧或氧及氬的混合氣體。 由於藉由去除雜質實現i型化或實質上i型化的氧化 物半導體（被高純度化的氧化物半導體）對介面能階或介 面電荷非常敏感，所以被高純度化的氧化物半導體與閘極 絕緣膜7 0 3之間的介面很重要。由此，要求與被高純度化 的氧化物半導體接觸的閘極絕緣膜（G I )的高品質化。 例如，使用微波（頻率爲2.45GHz )的高密度電漿 CVD可以形成緻密且絕緣耐壓高的高品質絕緣膜，所以 是較佳的。這原因是：藉由使被高純度化的氧化物半導體 與局品質的閘極絕緣膜密接，可以降低介面能階並使介面 特性爲良好。 當然，只要作爲閘極絕緣膜703可以形成良好的絕緣 膜’就可以適當地使用濺射法或電漿CVD法等其他成膜 -29- 201203220 方法。另外，也可以使用藉由成膜後的熱處理改善 及與氧化物半導體之間的介面特性的絕緣膜。無論 種情況下，使用如下閘極絕緣膜即可：不僅作爲閘 膜的膜性質良好，而且降低閘極絕緣膜與氧化物半 間的介面態密度，並可以形成良好的介面。 也可以形成層疊有使用高阻擋性的材料形成的 和氮的含有比率低的絕緣膜諸如氧化矽膜及氧氮化 的閘極絕緣膜703。在此情況下，將氧化矽膜、氧 膜等的絕緣膜形成在高阻擋性的絕緣膜和氧化物半 之間。作爲高阻擋性的絕緣膜，例如可以舉出氮化 氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。藉由使用 性的絕緣膜，可以防止水分或氫等的氣圍中的雜質 在基板內的鹼金屬、重金屬等的雜質侵入到氧化物 膜內、閘極絕緣膜703內或者氧化物半導體膜和其 膜的介面及其近旁。另外，藉由以與氧化物半導體 的方式形成氮的含有比率低的氧化矽膜、氧氮化矽 絕緣膜，可以防止高阻擋性的絕緣膜直接接觸於氧 導體膜。 例如，也可以作爲第一閘極絕緣膜藉由濺射法 度爲50nm以上且200nm以下的氮化矽膜（SiNy )’在第一閘極絕緣膜上作爲第二閘極絕緣膜層疊 5nm以上且300nm以下的氧化矽膜（Si〇x(x>0) 形成閘極絕緣膜7 0 3。閘極絕緣膜7 0 3的厚度根據 被要求的特性適當地設定即可，也可以爲35< 膜性質 在哪一 極絕緣 導體之 絕緣膜 矽膜等 氮化矽 導體膜 矽膜、 高阻擋 或包含 半導體 他絕緣 膜接觸 膜等的 化物半 形成厚 :y>〇) 厚度爲 )，來 電晶體 I nm 至 ⑧ 30- 201203220 400nm左右。 在本實施例模式中形成閘極絕緣膜703，該閘極 膜7 03具有在藉由濺射法形成的厚度爲50nm的氮化 上層疊藉由濺射法形成的厚度爲lOOnm的氧化矽膜 構。 注意’閘極絕緣膜703與後面形成的氧化物半導 觸。因爲當氧化物半導體含有氫時對特性造成不良影 所以閘極絕緣膜7 0 3較佳不包含氫、羥基及水分。爲 閘極絕緣膜703中儘量不包含氫、羥基及水分，作爲 的預處理’較佳在濺射裝置的預熱室中對形成有閘極 702的基板700進行預熱，使吸附到基板700的水分 等雜質脫離且進行排氣。注意，預熱的溫度是1〇〇艺 且4 0 0 °C以下，較佳是1 5 0 °C以上且3 0 0。(：以下。注 作爲設置在預熱室中的排氣單元，較佳使用低溫泵。 ，也可以省略該預熱處理。 藉由將形成在閘極絕緣膜7 0 3上的氧化物半導體 工爲所希望的形狀，可以形成島狀的氧化物半導體膜 。將上述氧化物半導體膜的厚度設定爲2nm以 200nm以下’較佳設定爲3nm以上且50nm以下，更 定爲3nm以上且20nm以下。將氧化物半導體用作靶 使用濺射法形成氧化物半導體膜。另外，氧化物半導 可以在稀有氣體（例如氬）氣圍下、在氧氣圍下或在 氣體（例如氬）及氧的混合氣圍下藉由濺射法形成。 另外’較佳在使用濺射法形成氧化物半導體膜之 絕緣 矽膜 的結 體接 響， 了使 成膜 電極 或氫 以上 思 ， 另外 膜加 704 上且 佳設 材並 體膜 稀有 刖’ -31 - 201203220 進行引入氬氣體並產生電漿的反濺射，而去除附著在閘極 絕緣膜703的表面上的灰塵。反濺射是指一種方法，其中 不對靶一側施加電壓而在氬氣圍下使用RF電源對基板一 側施加電壓來在基板近旁形成電漿，以對表面進行改性。 注意，也可以使用氮、氦等代替氬氣圍。另外，也可以在 對氬氣圍添加氧、一氧化二氮等的氣圍下進行反濺射。另 外，也可以在對氬氣圍添加氯、四氟化碳等的氣圍下進行 反濺射。 如上所述，作爲氧化物半導體膜，可以使用：四元金 屬氧化物的In-Sn-Ga-Zn-0類氧化物半導體；三元金屬氧 化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-Ο類氧化 物半導體、In-Al-Ζη-Ο類氧化物半導體、Sn-Ga-Zn-Ο類 氧化物半導體、Al-Ga-Ζη-Ο類氧化物半導體、Sn-Al-Zn-〇類氧化物半導體；二元金屬氧化物的Ιη-Ζη-0類氧化物 半導體、Sn-Zn-Ο類氧化物半導體、Al-Ζη-Ο類氧化物半 導體、Zn-Mg-Ο類氧化物半導體、Sn-Mg-Ο類氧化物半導 體、In-Mg-Ο類氧化物半導體、In-Ga-Ο類氧化物半導體 :或者In-Ο類氧化物半導體、Sii-Ο類氧化物半導體、 Ζη-0類氧化物半導體等。 在本實施例模式中，將藉由使用包含In (銦）、Ga (鎵.）及Zn (鋅）的靶材的濺射法而得到的厚度爲30nm 的In-Ga-Zn-O類氧化物半導體的薄膜用作氧化物半導體 膜。作爲上述靶材，例如可以使用組成比爲ln203 : Ga203 :ZnO= 1 : 1 : 1 [莫耳數比]的靶材。此外，可以使用組成 -32- ⑧ 201203220 比爲Ιη203 : Ga203 : ZnO=l : 1 : 2[莫耳數比]的靶材或組 成比爲ln2 03 : Ga2 03 : ZnO=l : 1 : 4[莫耳數比]的靶材。 另外，包含In、Ga及Zn的靶材的塡充率爲90%以上且 100%以下，較佳爲95%以上且低於100%。藉由採用塡 充率高的靶材，可以形成緻密的氧化物半導體膜。 在本實施例模式中，將基板放置在保持爲減壓狀態的 處理室內，去除處理室內的殘留水分並引入被去除了氫及 水分的濺射氣體，使用上述靶材在基板700上形成氧化物 半導體膜。在進行成膜時，也可以將基板溫度設定爲100 t以上且600t以下，較佳爲200°C以上且400°C以下。 藉由邊加熱基板邊進行成膜，可以降低所形成的氧化物半 導體膜所包含的雜質濃度。另外，可以減少因濺射產生的 損傷。爲了去除殘留在處理室中的水分，較佳使用吸附型 真空泵。例如，較佳使用低溫泵、離子泵、鈦昇華泵。另 外，作爲排氣單元，也可以使用設置有冷阱的渦輪泵。在 採用低溫泵來對沉積室進行排氣時，排出氫原子、水（ H20 )等的包含氫原子的化合物（更佳地，還有包含碳原 子的化合物）等，由此可降低該沉積室中形成的氧化物半 導體膜所包含的雜質濃度。 作爲成膜條件的一例，應用如下條件，即基板和靶材 之間的距離爲100mm，壓力爲0.6Pa，直流（DC )電源爲 0.5kW’採用氧（氧流量比率爲100%)氣圍。另外，脈 衝直流（DC )電源是較佳的，因爲可以減少在成膜時發 生的灰麈並可以實現均勻的膜厚度分佈。 -33- 201203220 另外，爲了使氧化物半導體膜中儘量不包含氫、羥基 及水分，作爲成膜的預處理’較佳在濺射裝置的預熱室中 對形成到閘極絕緣膜7〇3的基板700進行預熱，使吸附到 基板700的水分或氫等的雜質脫離且進行排氣。注意，預 熱的溫度是l〇〇°C以上且400°C以下’較佳是150°C以上且 300 °C以下。另外，設置在預熱室中的排氣單元較佳是低 溫泵。注意，可以省略該預熱處理。另外，該預熱也可以 在後面進行的形成絕緣膜707之前，對形成了導電膜705 、導電膜706的基板7 00同樣地進行。 另外，作爲用來形成島狀的氧化物半導體膜704的蝕 刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者。作爲用於 乾鈾刻的蝕刻氣體，較佳使用包括氯的氣體（氯類氣體， 例如，氣（CI2)、三氯化硼（BC13)、四氯化砂（SiCl4 )、四氯化碳（CC14)等）。另外，還可以使用含氟的氣 體（氟類氣體，例如四氟化碳（CF4)、六氟化硫（SF6)、三 氟化氮（NF3)、三氟甲烷（CHF3)等）、溴化氫（HBr )、氧（〇2)或對上述氣體添加了氣（He)或氬（Ar) 等的稀有氣體的氣體等。 作爲乾蝕刻法，可以使用平行平板型RIE ( Reactive Ion Etching:反應離子蝕刻）法或 ICP( Inductively C o u p 1 e d P1 a s m a :感應耦合電漿）_刻法。適當地調節蝕 刻條件（施加到線圈型電極的電力量、施加到基板一側的 電極的電力量、基板一側的電極溫度等），以可以蝕刻爲 所希望的加工形狀。 ⑧ -34- 201203220 作爲用於濕蝕刻的蝕刻液，也可以使用ITO_07N (日 本關東化學公司製造）。 也可以藉由噴墨法形成用來形成島狀的氧化物半導體 膜704的抗蝕劑掩模。由於當藉由噴墨法形成抗蝕劑掩模 時不使用光掩模，因此可以縮減製造成本。 另外’較佳在下一個製程中形成導電膜之前進行反濺 射’去除附著在島狀的氧化物半導體膜704及閘極絕緣膜 703的表面的抗蝕劑殘渣等。 另外，有時在藉由濺射等形成的氧化物半導體膜中包 含多量的水分或氫等的雜質。由於水分或氫容易形成施體 能階，因此對於氧化物半導體來說水分或氫是雜質。於是 ，在本發明的一個實施例中，爲了減少氧化物半導體膜中 的水分或氫等的雜質，在氮、氧、超乾燥空氣或者稀有氣 體（氬、氦等）的氣圍下對島狀的氧化物半導體膜704進 行加熱處理。上述氣體的含水量較佳爲20ppm以下，較 佳爲lppm以下，更佳爲lOppb以下。 藉由對島狀的氧化物半導體膜704進行加熱處理，可 以使島狀的氧化物半導體膜704中的水分或氫脫離。明確 而言，在300°C以上且700°C以下，較佳在300°C以上且 500°C以下進行加熱處理，即可。例如，以5 00 °C進行3 分鐘以上且6分鐘以下左右的加熱處理即可。藉由使用 RTA法作爲加熱處理，可以在短時間內進行脫水化或脫氫 化，由此也可以以超過玻璃基板的應變點的溫度進行處理 -35- 201203220 在本實施例模式中，使用加熱處理裝置中之一的電爐 〇 注意，加熱處理裝置不侷限於電爐而可以具備利用電 阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物 進行加熱的裝置。例如，可以使用 GRTA ( Gas Rapid Thermal Anneal :氣體快速熱退火）裝置、LRTA ( Lamp Rapid Thermal Anneal :燈快速熱退火）裝置等的RTA ( Rapid Thermal Anneal :快速熱退火）裝置。LRTA裝置是 藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈 或者高壓汞燈等的燈發射的光（電磁波）的輻射來加熱被 處理物的裝置。GRTA裝置是指使用高溫氣體進行加熱處 理的裝置。作爲氣體，使用即使進行加熱處理也不與被處 理物產生反應的惰性氣體如氬等的稀有氣體或氮。 另外，在加熱處理中，較佳在氮或氮、氖、氬等的稀 有氣體中不包含水分或氫等。或者，較佳將引入到加熱處 理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定爲 6N(99.9999%)以上，更佳設定爲 7Ν(99·99999%)以 上（即，將雜質濃度設定爲1 ppm以下，較佳設定爲 0· lppm 以下）。 藉由上述製程可以降低島狀的氧化物半導體膜704中 的氫濃度，來實現高純度化。由此可以實現氧化物半導體 膜的特性的穩定化。另外，藉由玻璃轉變溫度以下的加熱 處理，可以形成載子密度極少，且帶隙寬的氧化物半導體 膜。由此，可以使用大面積基板製造電晶體，而可以提高 -36- ⑧ 201203220 量產性。另外，藉由使用該氫濃度降低而高純度化的氧化 物半導體膜，可以製造耐壓性高且截止電流顯著低的電晶 體。 另外，當加熱氧化物半導體膜時，雖然根據氧化物半 導體膜的材料或加熱條件，但是有時在其表面上形.成板狀 結晶。板狀結晶較佳是進行了大致垂直於氧化物半導體膜 的表面的C軸取向的單晶體。此外，即使不是單晶體，也 較佳是各結晶是進行了大致垂直於氧化物半導體膜的表面 的C軸取向的多晶體。再者，較佳的是，上述多晶體不僅 進行C軸取向，而且各結晶的ab面一致，或者a軸或b 軸一致。另外，在氧化物半導體膜的基底表面具有凹凸的 情況下，板狀結晶成爲多晶體。因此，基底表面較佳儘量 爲平坦。 接著，如圖6 C所示，形成用作源極電極、汲極電極 的導電膜7〇5和導電膜706以及上述導電膜705、導電膜 706及島狀的氧化物半導體膜704上的絕緣膜707。 在藉由濺射法或真空蒸鍍法覆蓋島狀的氧化物半導體 膜7 04地形成導電膜之後，藉由蝕刻等對該導電膜進行構 圖，來可以形成導電膜705、導電膜706。 導電膜7〇5及導電膜706與島狀的氧化物半導體膜 704接觸。作爲成爲導電膜705、706的導電膜材料，可 以舉出選自鋁、鉻、銅、鉬、鈦、鉬、鎢中的元素、以上 述元素爲主要成分的合金或組合上述元素而成的合金膜等 。此外，還可以採用在鋁、銅等的金屬膜的下側或上側層 -37- 201203220 疊鉻、鉬、鈦、鉬、鎢等的高熔點金屬膜的結構。另外， 鋁或銅爲了避免耐熱性或腐蝕性的問題，較佳與高熔點金 屬材料組合而使用。作爲高熔點金屬材料，可以使用鉬、 鈦、鉻、鉅、鎢、鈸、銃、釔等。 另外，導電膜可以採用單層結構或兩層以上的疊層結 構。例如’可以舉出：包含矽的鋁膜的單層結構；在鋁膜 上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜上的鋁 膜、還在其上層疊的鈦膜的三層結構等。 此外，也可以使用導電金屬氧化物形成成爲導電膜 705、導電膜706的導電膜。作爲導電金屬氧化物，可以 使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫混合氧化物 、氧化銦氧化鋅混合氧化物或使所述金屬氧化物材料包含 矽或氧化矽的材料。 在形成導電膜之後進行加熱處理的情況下，較佳使導 電膜具有承受該加熱處理的耐熱性。 另外，在對導電膜進行蝕刻時，以儘量不去除島狀的 氧化物半導體膜704的方式適當地調節各個材料及蝕刻條 件。根據蝕刻條件，有時藉由島狀的氧化物半導體膜704 中的露出的一部分被部分地蝕刻，形成槽部（凹部）。 在本實施例模式中，作爲導電膜使用鈦膜。因此，使 用包含氨和過氧化氫水的溶液（過氧化氫），.對導電膜選 擇性地進行濕蝕刻，但是島狀的氧化物半導體膜7〇4的一 部分也被蝕刻。明確而言，使用以5 : 2 : 2的體積比混合 31wt%的過氧化氫水、28wt%的氨水和水的過氧化氫氨水 -38- ⑧ 201203220 。或者，也可以使用包含氯（ci2)、三氯 等的氣體對導電膜進行乾蝕刻。 另外，爲了縮減在光微影製程中使用的 程數，還可以使用由多色調掩模形成的抗蝕 蝕刻製程，該多色調掩模是使透過光具有多 。由於使用多色調掩模形成的抗蝕劑掩模成 度的形狀，且藉由進行蝕刻可以進一步改變 以用於加工爲不同圖案的多個蝕刻製程。由 一個多色調掩模形成至少對應於兩種以上的 蝕劑掩模。從而，可以縮減曝光掩模數，並 其對應的光微影製程，所以可以實現製程的 另外，在形成絕緣膜707之前，使用Ϊ 等的氣體對島狀的氧化物半導體膜704進行 由該電漿處理去除附著到露出的島狀的氧 7 04表面的吸著水等。另外，也可以使用氧 體進行電漿處理。 絕緣膜707較佳儘量不包含水分、氫、 既可以是單層的絕緣膜又可以是由層疊的多 的絕緣膜。當在絕緣膜707中包含氫時，該 物半導體膜中或者該氫抽出氧化物半導體膜 有可能島狀的氧化物半導體膜704的背通道 η型化）而形成寄生通道。因此，爲了使絕 地不含有氫，作爲成膜方法，不使用氫是重 緣膜707較佳使用高阻擋性的材料。例如， 化硼(BC13 ) 光掩模數及製 劑掩模來進行 種強度的掩模 爲具有多種厚 形狀，因此可 此，可以使用 不同圖案的抗 還可以縮減與 簡化。 、N2 或 Ar 電漿處理。藉 化物半導體膜 和氬(的混合氣 氧等的雜質， 個絕緣膜構成 氫侵入到氧化 中的氧，從而 部低電阻化（ 緣膜7 0 7儘量 要的。上述絕 作爲高阻擋性 -39- 201203220 的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或 氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將氮的含有 比率低的氧化矽膜、氧氮化矽膜等的絕緣膜形成在與上述 高阻擋性的絕緣膜相比接近於島狀的氧化物半導體膜 的一側。然後，以在其間夾著氮的含有比率低的絕緣膜且 與導電膜705、導電膜706及島狀的氧化物半導體膜704 重疊的方式形成高阻擋性的絕緣膜。藉由使用高阻擋性的 絕緣膜，可以防止水分或氫等的雜質侵入到島狀的氧化物 半導體膜7〇4中、閘極絕緣膜7 03中或者島狀的氧化物半 導體膜704和其他絕緣膜的介面及其近旁。另外，藉由以 與島狀的氧化物半導體膜704接觸的方式形成氮比率低的 氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止使用高阻擋 性的材料的絕緣膜直接接觸於島狀的氧化物半導體膜704 〇 在本實施例模式中，形成具有在藉由濺射法形成的厚 度爲200nm的氧化矽膜上層疊藉由濺射法形成的厚度爲 100nm的氮化矽膜的結構的絕緣膜707。進行成膜時的基 板溫度爲室溫以上且3 0 0 °C以下，即可。在本實施例模式 中採用1 0 01。 另外’也可以在形成絕緣膜707之後進行加熱處理。 該加熱處理在氮、超乾燥空氣或稀有氣體（氬、氦等）的 氣圍下較佳以200 °C以上且400 以下，例如250 以上 且350 °C以下進行。上述氣體的含水量爲2〇ppm以下較 佳爲lppm以下’更佳爲10ppb以下。在本實施例模式中 ⑧ -40- 201203220 ，例如在氮氣圍下以2 5 0 °C進行1小時的加熱處理。或者 ，在形成導電膜705 '導電膜706之前’也可以與爲了減 少水分或氫對氧化物半導體膜進行的上述加熱處理同樣地 在短時間進行高溫的RT A處理。藉由在設置包含氧的絕 緣膜707之後進行加熱處理，即使因上述加熱處理而在島 狀的氧化物半導體膜704中產生氧缺陷，也從絕緣膜707 將氧供應到島狀的氧化物半導體膜704。並且，藉由將氧 供應到島狀的氧化物半導體膜704，可以在島狀的氧化物 半導體膜704中降低成爲施體的氧缺陷，並滿足化學計量 組成比。其結果是，可以使島狀的氧化物半導體膜704趨 近於i型，降低因氧缺陷而導致的電晶體的電特性的偏差 ，從而實現電特性的提高。進行該加熱處理的時序只要是 形成絕緣膜707之後就沒有特別的限制，而藉由兼作該加 熱處理與其他製程例如形成樹脂膜時的加熱處理、用來使 具有透光性的導電膜低電阻化的加熱處理，可以不增加製 程數地使島狀的氧化物半導體膜7 04趨近於i型。 另外’也可以藉由在氧氣圍下對島狀的氧化物半導體 膜7〇4進行加熱處理，對氧化物半導體添加氧，而減少在 島狀的氧化物半導體膜704中成爲施體的氧缺陷。加熱處 理的溫度例如是l〇〇°C以上且低於35(TC，較佳是150°C 以上且低於250 °C。上述用於氧氣圍下的加熱處理的氧氣 體較佳不包含水、氫等。或者，較佳將引入到加熱處理裝 置中的氧氣體的純度設定爲6N( 99.9999%)以上，更佳 Hz疋爲7Ν(99·99999%)以上（也就是說，將氧中的雜 -41 - 201203220 質濃度爲lppm以下，較佳爲〇 lppm以下）。 或者’也可以藉由採用離子植入法或離子摻雜法等對 島狀的氧化物半導體膜7〇4添加氧，來減少成爲施體的氧 缺陷。例如，將以2.45GHZ的微波電漿化了的氧添加到島 狀的氧化物半導體膜7〇4中，即可。 另外’也可以藉由在絕緣膜707上形成導電膜之後對 該導電膜進行構圖’在與島狀的氧化物半導體膜7〇4重曼 的位置上形成背閘極電極。當形成背閘極電極時，較佳覆 蓋背閘極電極地形成絕緣膜。可以使用與閘極電極7 〇 2或 導電膜7 〇 5和導電膜7 0 6同樣的材料、結構來形成背閘極 電極。 背閘極電極的厚度爲l〇nm至400nm，較佳爲lOOnm 至2 OOnm。例如’較佳的是，在形成具有鈦膜、鋁膜和鈦 膜的層疊結構的導電膜之後’藉由光微影法等形成抗蝕劑 掩模，並且藉由蝕刻去除不需要的部分來將該導電膜加工 (構圖）爲所希望的形狀，從而形成背閘極電極。 藉由上述製程，形成電晶體708。 電晶體7 0 8包括閘極電極7 0 2、閘極電極7 0 2上的閘 極絕緣膜7 0 3、閘極絕緣膜7 0 3上的與閘極電極7 0 2重疊 的島狀的氧化物半導體膜7〇4以及形成在島狀的氧化物半 導體膜704上的一對導電膜7 05或導電膜706。再者，電 晶體708也可以包括絕緣膜707作爲其構成要素。圖6C 所示的電晶體70 8具有在導電膜705和導電膜706之間， 島狀的氧化物半導體膜704的一部分被蝕刻的通道蝕刻結 ⑧ -42- 201203220 構。 注意，作爲電晶體708使用單閘結構的電晶體而進行 說明’但是根據需要，藉由具有電連接的多個閘極電極 7〇2 ’可以形成具有多個通道形成區的多閘結構的電晶體 〇 本實施例模式可以與上述實施例模式組合而實施。 [實施例模式3] 在本實施例模式中，說明電晶體的結構例。注意，可 以與上述實施例模式同樣地形成與上述實施例模式相同的 部分或具有相同功能的部分，並且可以與上述實施例模式 同樣地進行與上述實施例模式相同的製程，而在本實施例 模式中省略反復說明。此外，還省略對相同的部分的詳細 說明。 在圖7A所示的電晶體2450中，在基板2400上形成 有閘極電極240 1，在閘極電極240 1上形成有閘極絕緣膜 2402，在閘極絕緣膜2402上形成有氧化物半導體膜2403 ，在氧化物半導體膜2403上形成主動電極2405a及汲極 電極2405b。此外，在氧化物半導體膜2403、源極電極 2405 a及汲極電極2405b上形成有絕緣膜2407。此外，也 可以在絕緣膜2407上形成絕緣膜2409。電晶體2450是 底柵結構的電晶體中之一種，也是反交錯型電晶體中之一 種。 在圖7B所示的電晶體2460中，在基板2400上形成 -43- 201203220 有閘極電極240 1，在閘極電極2401上形成有閘極絕緣膜 2402，在閘極絕緣膜2402上形成有氧化物半導體膜2403 ，在氧化物半導體膜2403上形成有通道保護膜2406，在 通道保護膜2406及氧化物半導體膜24 03上形成主動電極 2405a及汲極電極 2405b。此外，也可以在源極電極 2405a及汲極電極2405b上形成有絕緣膜2409。電晶體 246 0是被稱爲通道保護型（也被稱爲通道停止型）的底 閘結構的電晶體中之一種，也是反交錯型電晶體中之一種 。藉由使用與其他絕緣膜同樣的材料及方法可以形成通道 保護膜2406。 在圖7C所示的電晶體2470中，在基板2400上形成 有基底膜2436，在基底膜2436上形成有氧化物半導體膜 2403，在氧化物半導體膜2403及基底膜2436上形成主動 電極2405a及汲極電極2405b，在氧化物半導體膜2403、 源極電極2405a及汲極電極2405b上形成有閘極絕緣膜 2402，在閘極絕緣膜2402上形成有閘極電極2401。此外 ，也可以在閘極電極2 4 0 1上形成絕緣膜2 4 0 9。電晶體 2470是頂閘結構的電晶體中之一種。 在圖7D所示的電晶體2480中，在基板2400上形成 有閘極電極2 4 1 1，在閘極電極2 4 1 1上形成有第一閘極絕 緣膜24 1 3，在第一閘極絕緣膜24 1 3上形成有氧化物半導 體膜2403，在氧化物半導體膜2403及第一閘極絕緣膜 2413上形成主動電極2405a及汲極電極2405b。此外，在 氧化物半導體膜2403、源極電極2405a及汲極電極2405b -44- ⑧ 201203220 上形成有第二絕緣膜2414 ’並且在第二閘極絕緣膜 上形成有背閘極電極24 1 2。此外，也可以在背閘極 2412上形成絕緣膜2409。 電晶體248 0具有組合電晶體245 0的結構和電 2 4 7 0的結構。 藉由改變背閘極電極的電位，可以改變電晶體的 値電壓。以與氧化物半導體膜2403的通道形成區重 方式形成背閘極電極。背閘極電極處於電絕緣的浮動 或供給有電位的狀態。在背閘極電極處於供給有電位 態時，向該背閘極電極供給與閘極電極相同位準的電 接地電位等的固定電位。藉由控制供給到背閘極電極 位的高度，可以控制電晶體的臨界値電壓。 此外，藉由由背閘極電極和源極電極2405 a及汲 極2405b完全覆蓋氧化物半導體膜2403，可以防止 背閘極電極一側入射到氧化物半導體膜2403。因此 防止氧化物半導體膜2 403的光劣化，並防止引起特 化諸如電晶體1 02的臨界値電壓的遷移等。 作爲與氧化物半導體膜2403接觸的絕緣膜（在 施例模式中，相當於閘極絕緣膜2402、絕緣膜2407 道保護膜24〇6、基底膜2436、第一閘極絕緣膜2413 二閘極絕緣膜2414。），較佳使用包含第13族元素 的絕緣材料。較多氧化物半導體材料包含第1 3族元 包含第1 3族元素的絕緣材料與氧化物半導體搭配， 藉由將它用於與氧化物半導體接觸的絕緣膜，可以保 24 14 電極 晶體 臨界 疊的 狀態 的狀 位或 的電 極電 光從 可以 性劣 本實 、通 '第 及氧 素， 並且 持與 -45- 201203220 氧化物半導體之間的介面的良好狀態。 包含第13族兀素的絕緣材料是指包含一種或多種第 1 3族元素的絕緣材料。作爲包含第1 3族元素的絕緣材料 ’例如有氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等的金屬 氧化物等。在此’氧化鋁鎵是指含鋁量（at.% )多於含鎵 量（at·%)的物質’氧化鎵鋁是指含鎵量（at %)等於或 多於含鋁量（at.% )的物質^ 例如’當以與包含鎵的氧化物半導體膜接觸的方式形 成絕緣膜時’藉由將包含氧化鎵的材料用於絕緣膜，可以 保持氧化物半導體膜和絕緣膜之間的良好的介面特性。例 如’藉由以彼此接觸的方式設置氧化物半導體膜和包含氧 化鎵的絕緣膜，可以減少在氧化物半導體膜和絕緣膜之間 產生的氫的沉積（pileup )。另外，在作爲絕緣膜使用屬 於與氧化物半導體的成分元素相同的族的元素時，可以獲 得同樣效果。例如’使用包含氧化鋁的材料形成絕緣膜是 有效的。另外’由於氧化鋁具有不容易透過水的特性，因 此從防止水侵入到氧化物半導體膜中的角度來看，使用該 材料是較佳的。 此外，作爲與氧化物半導體膜2403接觸的絕緣膜， 較佳採用藉由進行氧氣圍下的熱處理或氧摻雜等包含多於 化學計量組成比（化學計量値）的氧的絕緣材料。氧摻雜 是指對塊體添加氧的處理。爲了明確表示不僅對薄膜表面 添加氧，而且對薄膜內部添加氧，使用該“塊體”。此外 ’氧摻雜包括將電漿化了的氧添加到塊體中的氧電發摻雜 ⑧ -46- 201203220 。另外，也可以藉由離子植入法或離子摻雜法進行氧摻雜 〇 例如，當作爲與氧化物半導體膜2403接觸的絕緣膜 使用氧化鎵時，藉由進行氧氣圍下的熱處理或氧摻雜，可 以將氧化鎵的組成成爲Ga2Ox(X = 3+ ct，〇〈α 〈1)。 此外，作爲與氧化物半導體膜2403接觸的絕緣膜使 用氧化鋁時，藉由進行氧氣圍下的熱處理或氧摻雜，可以 將氧化鋁的組成成爲Α12Οχ ( Χ = 3+ α，0〈 α 〈 1 )。 此外，作爲與氧化物半導體膜2403接觸的絕緣膜使 用氧化鎵鋁（氧化鋁鎵）時，藉由進行氧氣圍下的熱處理 或氧摻雜，可以將氧化鎵鋁（氧化鋁鎵）的組成成爲 GaxAl2.x03 + a (0〈Χ〈2，0〈α〈1)。 藉由進行氧摻雜處理，可以形成包括包含多於化學計 量組成比的氧的區域的絕緣膜。藉由使具備這種區域的絕 緣膜和氧化物半導體膜接觸，絕緣膜中的過剩的氧被供給 到氧化物半導體膜中，減少氧化物半導體膜中或氧化物半 導體膜和絕緣膜之間的介面中的氧缺陷，來可以使氧化物 半導體膜成爲i型化或無限趨近於i型的氧化物半導體。 也可以將包括包含多於化學計量組成比的氧的區域的 絕緣膜僅用於與氧化物半導體膜24〇3接觸的絕緣膜中的 位置於上層的絕緣膜及位置於下層的絕緣膜中的一方，但 是較佳用於兩者絕緣膜。藉由將包括包含多於化學計量組 成比的氧的區域的絕緣膜用於與氧化物半導體膜2403接 觸的絕緣膜中的位置於上層及下層的絕緣膜，而實現夾住 -47- 201203220 氧化物半導體膜2403的結構，來可以進一步提高上述效 果。 此外，對於用於氧化物半導體膜2403的上層或下層 的絕緣膜而言，既可以是使用具有相同的構成要素的絕緣 膜，又可以是使用具有不同的構成要素的絕緣膜。例如， 上層和下層都可以是其組成爲Ga2〇x ( Χ = 3+ α，0〈 a〈 1 )的氧化鎵，或者上層和下層中的一方可以是其組成爲 Ga2Ox ( Χ = 3 + α，0〈 α〈 1 )的氧化鎵，另一方可以是其組 成爲 Α12Οχ(Χ = 3 + α，0〈α〈1)的氧化鋁。 另外，與氧化物半導體膜2403接觸的絕緣膜也可以 是包括包含多於化學計量組成比的氧的區域的絕緣膜的疊 層。例如，作爲氧化物半導體膜2403的上層，可以形成 組成爲 Ga2Ox ( Χ = 3 + α，0〈α〈1)的氧化鎵，且在其上 形成 GaxAl2-x03 + a (0〈Χ〈2，0〈α〈1)的氧化鎵鋁（氧 化鋁鎵）。此外，氧化物半導體膜2403的下層可以是包 括包含多於化學計量組成比的氧的區域的絕緣膜的疊層。 氧化物半導體膜2403的上層及下層都可以是包括包含多 於化學計量組成比的氧的區域的絕緣膜的疊層。 本實施例模式可以與其他實施例模式適當地組合而實 施。 [實施例模式4] 在本實施例模式中說明電晶體的截止電流的計算例。 首先，參照圖8說明用於截止電流的計算的特性評價 ⑧ -48- 201203220 電路的結構。在本實施例模式中，特性評價電路具備彼此 並聯連接的多個測量系統8 01。明確而言，在圖8中例示 八個測量系統8 0 1並聯連接的特性評價電路。 測量系統801包括電晶體811、電晶體812、電容元 件813、電晶體814及電晶體815。 電晶體8 1 1是電荷注入用電晶體》並且在電晶體8 1 1 中，第一端子連接到供給有電位VI的節點，第二端子連 接到電晶體8 1 2的第一端子。電晶體8 1 1的閘極電極連接 到供給有電位Vext_a的節點。 電晶體8 1 2是洩漏電流評價用電晶體。注意，在本實 施例模式中，洩漏電流包括電晶體的截止電流。並且，在 電晶體8 1 2中’第一端子連接到電晶體8 1 1的第二端子， 第二端子連接到供給有電位V 2的節點。電晶體8 1 2的閘 極電極連接到供給有電位VeXt_b的節點。 電容元件813的第一電極連接到電晶體811的第二端 子及電晶體812的第一端子。電容元件813的第二電極連 接到供給有電位V2的節點。 在電晶體8 1 4中’第一端子連接到供給有電位v3的 節點，第二端子連接到電晶體8丨5的第一端子。電晶體 8 1 4的閘極電極連接到電晶體8 u的第二端子、電晶體 812的第一端子、電容元件813的第一電極。另外，以該 電晶體8 1 4的閘極電極的連接部分爲節點a。 在電晶體8 1 5中’第一端子連接到電晶體n 4的第二 端子，第二端子連接到供給有電位V4的節點。電晶體 -49- 201203220 8 1 5的閘極電極連接到供給有電位Vext_c的節點。 而且，測量系統8 0 1輸出連接有電晶體8 1 4的第二端 子和電晶體8 1 5的第一端子的節點的電位作爲輸出信號的 電位V 〇 u t。 而且，在本實施例模式中，作爲電晶體8 11使用一種 電晶體，其中在啓動層包括氧化物半導體，且包括在啓動 層中的通道形成區的尺寸爲：通道長度L= 10 μπι，通道寬 度 W= 1 0 μηι。 注意，通道形成區相當於如下區域，即半導體膜中的 在源極電極和汲極電極之間，在其間夾著閘極絕緣膜與閘 極電極重疊的區域。 此外，作爲電晶體8 1 4及電晶體8 1 5使用一種電晶體 ，其中在啓動層包括氧化物半導體，且包括在啓動層中的 通道形成區的尺寸爲：通道長度 L = 3pm，通道寬度 W= 1 0 0 μπι 〇 另外，作爲電晶體8 1 2使用一種底閘結構的電晶體， 其中在啓動層包括氧化物半導體，在啓動層的上部與源極 電極及汲極電極接觸，不設置源極電極及汲極電極與閘極 電極重疊的重疊區，且具有寬度爲ΙμΐΏ的偏移區。藉由 設置偏移區，可以減少寄生電容。再者，作爲電晶體8 1 2 使用一種電晶體，其中包括在啓動層中的通道形成區使用 如下述表1的條件1至條件6所示的具有不同尺寸。 •50- ⑧ 201203220 [表i] 通道長度L[pm] 通道寬度w_] 條件1 1.5 lxlO5 條件2 3 lxlO5 條件3 10 lxlO5 條件4 1.5 lxlO6 條件5 3 lxlO6 條件6 10 lxlO6 另外，當在測量系統8 Ο 1中不設置電荷注入用 811時，需要在對電容元件813注入電荷時，使洩 評價用電晶體8 1 2成爲一次導通狀態。在此情況下 洩漏電流評價用電晶體8 1 2是從導通狀態到成爲截 定狀態需要時間的元件，則測量需要時間。如圖8 藉由將電荷注入用電晶體8 1 1及洩漏電流評價用 8 12分別設置在測量系統801中，可以在注入電荷 直保持洩漏電流評價用電晶體8 1 2的截止狀態。因 以縮短測量所需要的時間。 藉由將電荷注入用電晶體811及洩漏電流評價 體8 12分別設置在測量系統801中，可以以適當的 成各電晶體。此外，藉由使洩漏電流評價用電晶體 通道寬度W大於電荷注入用電晶體811的通道寬 可以使洩漏電流評價用電晶體8 1 2的洩漏電流之外 評價電路中的洩漏電流成分爲相對小。其結果是’ 電晶體 漏電流 ，如果 止的穩 所示， 電晶體 時，一 此，可 用電晶 尺寸形 8 1 2的 度W， 的特性 可以以 -51 - 201203220 高精度測量洩漏電流評價用電晶體8 1 2的洩漏電流。在同 時’由於不需要當注入電荷時使洩漏電流評價用電晶體 812成爲一次導通狀態，因此不發生通道形成區的電荷的 一部分流入到節點A中所導致的節點A的電位變動的影 響。 另一方面，藉由使電荷注入用電晶體811的通道寬度 W小於洩漏電流評價用電晶體8 1 2的通道寬度w，可以使 洩漏電流評價用電晶體8 1 2的洩漏電流爲相對小。此外， 當注入電荷時，通道形成區的電荷的一部分流入到節點A 中所導致的節點A的電位變動的影ϋ也小。 此外，如圖8所示，藉由採用使多個測量系統8 01並 聯連接的結構，更正確地計算特性評價電路的洩漏電流。 接著’說明使用圖8所示的特性評價電路來計算電晶 體的截止電流的具體方法。 首先，參照圖9說明利用圖8所示的特性評價電路測 量洩漏電流的方法。圖9是用來說明使用圖8所示的特性 評價電路測量洩漏電流的方法的時序圖。 使用圖8所示的特性評價電路測量洩漏電流的方法被 劃分爲寫入期間和保持期間。下面說明各期間中的工作。 注意，在寫入期間及保持期間的兩者期間中，電位V2及 電位V4爲0V，電位V3爲5V，電位Vext_c爲0.5V。 首先，在寫入期間中，將電位Vext_b設定爲電晶體 8 12成爲截止狀態的電位VL ( -3V )。此外，在將電位 VI設定爲寫入電位Vw之後，將電位Vext_a設定爲電晶 ⑧ -52- 201203220 體8 1 1在一定期間中處於導通狀態的電位νΗ ( 5 V )。藉 由採用上述結構’電荷積累到節點A中，且節點A的電 位得到與寫入電位Vw同等的値。接著，將電位Vext_a 設定爲電晶體811成爲截止狀態的電位VL。然後，將電 位VI設定爲電位VSS(OV)。 接著’在保持期間中，測量因節點A所保持的電荷 量的變化而發生的節點A的電位變化量。根據電位變化 量，可以計算流過在電晶體812的源極電極和汲極電極之 間的電流値。由此，可以進行節點A的電荷積累或節點A 的電位變化量的測量。 反復進行節點A的電荷積累及節點a的電位變化量 的測量（也稱爲積累及測量工作）。首先，反復1 5次第 —積累及測量工作。在第一積累及測量工作中，在寫入期 間中作爲寫入電位Vw輸入5V的電位，且在保持期間中 進行1小時的保持。接著’反復2次第二積累及測量工作 。在第二積累及測量工作中’在寫入期間中作爲寫入電位 V w輸入3 · 5 V的電位’且在保持期間中進行5 〇小時的保 持。接著，進行1次第三積累及測量工作。在第三積累及 測量工作中，在寫入期間中作爲寫入電位Vw輸入4.5 V 的電位，且在保持期間中進行1 0小時的保持。藉由反復 積累及測量工作’可以確認所測量的電流値是穩定狀態下 的値。換言之’可以去除流過在節點A中的電流IA中的 暫態電流（在開始測量之後，隨著時間經過而減少的電流 成分）。其結果是，以更高的精度測量洩漏電流。 -53- 201203220 一般而言’作爲輸出信號的電位Vout的函數，可以 由下述算式表不節點A的電位VAe [算式1] VA=F(Vouf) 此外，由節點A的電位V a、連接到節點a的電容C a 、常數（const)表示節點A的電荷QA。連接到節點a的 電容CA是電容元件813的電容値和電容元件813之外的 電容器所具有的電容値的總和。 [算式2] 〇A = CAVA + const 因爲節點A的電流IA是流入到節點a的電荷（或從 節點A流出的電荷）的時間積分，所以由下述算式表示 節點A的電流IA。 [算式3] _AQa _Ca- AFjVout) A~ At At 例如，將At大致設定爲540〇〇sec。由於可以根據連 接到節點A的電容CA和輸出信號的電位Vout求得節點a 的電流Ια，因此可以求得特性評價電路的洩漏電流。 接著，.表示利用使用上述特性評價電路的測量方法得 到的輸出信號的電位Vout的測量結果及根據該測量結果 算出了的特性評價電路的洩漏電流的値。 圖10示出根據在條件1、條件2及條件3下進行的 上述測量（第一積累及測量工作）的經過時間Time和輸 ⑧ -54- 201203220 出信號的電位Vout之間的關係作爲一例。圖1 1示出根據 上述測量的經過時間Time和藉由該測量算出的洩漏電流 之間的關係。可知的是，在開始測量之後’輸出信號的電 位Vout開始變動，並且爲得到穩定狀態需要1 〇小時以上 〇 此外，圖1 2示出根據上述測量估計的條件1至條件 6下的節點A的電位和洩漏電流之間的關係。在圖1 2中 ，例如在條件4下，當節點A的電位爲3.0V時，洩漏電 流爲2 8 yA/ μιη。因爲洩漏電流包括電晶體8 1 2的截止電流 ，所以電晶體8 1 2的截止電流也可以被認爲是2 8 yA/μιη 以下。 如上所述，確認到：在使用包括具有通道形成層的功 能且被高純度化的氧化物半導體層的電晶體的特性評價電 路中，因爲洩漏電流充分低，所以該電晶體的截止電流充 分小。 [實施例模式5] 在本實施例模式中說明使用根據本發明的一個實施例 的驅動方法的液晶顯示裝置的驅動電路的結構。 圖13示出液晶顯示裝置的結構的方塊圖作爲一例。 此外’雖然在方塊圖中’根據每個功能劃分構成要素而表 示爲互相獨立的方塊’但是實際上的構成要素難以根據每 個功能完全劃分，且一個構成要素可能會關於多個功能。 圖1 3所示的液晶顯示裝置600包括像素部6丨丨、信 -55- 201203220 號線驅動電路60 1及掃描線驅動電路608。信號線驅 路601包括移位暫存器6〇2、第一儲存電路603、第 存電路604、電位轉移器605、DAC606及類比緩衝器 。此外，掃描線驅動電路6 0 8包括移位暫存器6 0 9及 緩衝器6 1 0。 接著，說明圖13所示的液晶顯示裝置600的工 當向移位暫存器602輸入起始信號SSP、時鐘信號 時’.移位暫存器602產生脈衝依次轉移的時序信號。 向第一儲存電路603輸入圖像信號IMG。圖像 IMG具有正的極性的脈衝和負的極性的脈衝。而且， 第一儲存電路603輸入時序信號時，根據該時序信號 衝，圖像信號IMG被採樣，且它依次被寫入到第一 電路603所具有的多個記憶元件中。換言之，將以串 式被寫入到信號線驅動電路6 0 1中的圖像信號IM G 行方式寫入到第一儲存電路603中。寫入到第一儲存 603中的圖像信號IMG被保持。 / 另外，雖然可以向第一儲存電路603所具有的多 憶元件依次寫入圖像信號IMG，但是也可以將第一儲 路6 03所具有的多個記憶元件劃分爲幾個組，而進行 的分割驅動，其中向該組的每個在同時輸入圖像信號 。另外，將此時的組中的記憶元件數稱爲分割數。例 在劃分爲每四個記憶元件時，以四分割的方式進行分 動。 向第二儲存電路604輸入鎖存信號LP。在向第 動電 二儲 607 數位 作。 SCK 信號 當向 的脈 儲存 列方 以並 電路 個記 存電 所謂 IMG 如， 割驅 一儲 ⑧ -56- 201203220 存電路603的圖像信號IMG的寫入都完成之後，在回歸 期間中，根據輸入到第二儲存電路604中的鎖存信號LP 的脈衝，保持在第一儲存電路603中的圖像信號IMG — 齊被寫入到第二儲存電路6〇4中，而被保持在其中。在將 圖像信號IMG傳送到第二儲存電路6〇4中之後的第一儲 存電路603中，再次根據來自移位暫存器602的時序信號 依次進行下一個圖像信號IMG的寫入。在該第二週期的 一行期間中，被寫入到第二儲存電路604中並被保持的圖 像信號IMG在電位轉移器605中調整其電壓的振幅，然 後該圖像信號IMG被傳送到DAC606中。在DAC606中 ，將被輸入的圖像信號IMG從數位方式轉換爲類比方式 。然後，將被轉換爲類比方式的圖像信號IMG傳送到類 比緩衝器607中。將從DAC606被傳送的圖像信號IMG 從類比緩衝器607藉由信號線傳送到像素部6 11中。 另一方面，在掃描線驅動電路608中，當起始信號 GSP、時鐘信號GCK被輸入時，移位暫存器609產生脈 衝依次轉移的掃描信號SCN。將從移位暫存器602輸出的 掃描信號SCN從數位緩衝器610藉由掃描線傳送到像素 部6 1 1中》 像素部611所具有的像素從掃描線驅動電路608被輸 入的掃描信號SCN選擇。從信號線驅動電路601藉由信 號線傳送到像素部6 1 1中的圖像信號IMG被輸入到上述 被選擇的像素中。
在圖13所示的液晶顯示裝置600中，起始信號SSP -57- 201203220 、時鐘信號SCK、鎖存信號LP等相當於信號線驅動電路 601的驅動信號。此外，起始信號GSP、時鐘信號GCK 等相當於掃描線驅動電路608的驅動信號。 另外，在顯示靜態影像的期間中，也可以停止驅動信 號及電源電位的供給。藉由採用上述結構，可以減少向像 素部6 1 1的圖像信號IMG的寫入次數，來減少液晶顯示 裝置的功耗。 本實施例模式可以與上述實施例模式適當地組合而實 施。 [實施例模式6] 在本實施例模式中，對根據本發明的一個實施例的液 晶顯示裝置的結構進行說明。 圖1 4示出根據本發明的一個實施例的液晶顯示裝置 的像素的剖面圖作爲一例。圖1 4所示的電晶體1 40 1包括 :形成在具有絕緣表面的基板1 400上的閘極電極1 402 ; 閘極電極14〇2上的閘極絕緣膜1 403 ;在閘極絕緣膜1403 上與閘極電極1402重疊的氧化物半導體膜1404;以及依 次疊層在氧化物半導體膜1 4〇4上的用作源極電極或汲極 電極的導電膜1 405及導電膜1 406。另外，作爲電晶體 1的構成要素，還可以包括形成在氧化物半導體膜 14〇4上的絕緣膜1407。絕緣膜1407以覆蓋閘極電極 1 402、閘極絕緣膜1 403、氧化物半導體膜1404、導電膜 1405及導電膜1406的方式形成。 ⑧ -58- 201203220 在絕緣膜1407上形成有絕緣膜1 408。在絕緣膜1407 、絕緣膜1408的一部分中設置有開口部，在該開口部中 以與導電膜1406接觸的方式形成有像素電極1410。 另外，在絕緣膜1 408上形成有用來控制液晶元件的 液晶盒間隙的間隔物1 4 1 7。間隔物1 4 1 7可以藉由將絕緣 膜蝕刻爲所希望的形狀而形成，但是也可以藉由在絕緣膜 1 408上分散塡料來控制液晶盒間隙。 而且，在像素電極1410上形成有取向膜1411。另外 ，與像素電極1410相對的位置設置有對置電極1413，在 對置電極1413的接近於像素電極1410 —側形成有取向膜 1414。取向膜1411、取向膜1414可以使用聚醯亞胺、聚 乙烯醇等有機樹脂形成，並且對其表面進行如摩擦處理等 的用來使液晶分子按一定方向排列的取向處理。藉由在對 取向膜施加壓力的同時，使纏繞有尼龍等的布的滾筒轉動 ’而沿一定方向擦磨上述取向膜的表面，可以進行摩擦處 理。另外’也可以不進行取向處理而使用氧化矽等無機材 料並藉由蒸鍍法來直接形成具有取向特性的取向膜1411 、取向膜1 41 4。 而且，在像素電極1410和對置電極1413之間的被密 封材料1 4 1 6圍繞的區域中設置有液晶1 4 1 5。作爲液晶 1415的注入’既可以使用分配器方式（滴落方式）也可 以使用浸漬方式（泵浦方式）。另外，密封材料1416中 也可以混入塡料。 另外，使用像素電極1410、對置電極1413、液晶 -59- 201203220 1 4 1 5形成的液晶元件也可以與能夠透過特定波 光的濾色片重疊。將濾色片形成在形成有對置i 的基板（對置基板）1 420上即可。也可以在將 料的丙烯酸類樹脂等有機樹脂塗在基板1 420上 用光微影法選擇性地形成濾色片。另外，也可以 有顔料的聚醯亞胺類樹脂塗在基板1 420上之後 刻選擇性地形成濾色片。或者，也可以藉由使用 液滴噴射法來選擇性地形成濾色片。 此外，在基板1 420上形成可以遮罩光的遮 。如圖1 4所示，藉由以與氧化物半導體膜1 404 式設置遮罩膜1 43 0，可以防止光從基板1 420 — 氧化物半導體膜1 404中。因此，可以防止因氧 體膜1 404的光劣化而引起特性劣化諸如電晶體 界値電壓的遷移等。此外，藉由將遮罩膜1430 素之間，可以防止視覺確認到像素之間的液晶] 向錯亂所引起的旋錯（disclination)。作爲遮擋 用碳黑、其氧化數比二氧化鈦小的低價氧化鈦等 色顏料的有機樹脂。或者，也可以利用使用鉻的 蔽膜。 此外，如圖1 4所示，藉由將氧化物半導體月: 成在與閘極電極1402完全重疊的位置上，可以 基板1 4 0 0 —側入射到氧化物半導體膜1 4 0 4中》 以防止因氧化物半導體膜1404的光劣化而引起 諸如電晶體1 4〇 1的臨界値電壓的遷移等。 長區域的 t 極 1413 分散有顏 之後，使 在將分散 ，使用触 噴墨法等 罩膜1430 重鹽的方 側入射到 化物半導 1 4 0 1的臨 設置在像 41 5的取 膜可以使 的包含黑 膜形成遮 莫1404形 防止光從 因此，可 特性劣化 ⑧ -60- 201203220 作爲像素電極1 4 1 0和對置電極1 4 1 3，例如可以使用 含有氧化矽的氧化銦錫混合氧化物（ITSO)、氧化銦錫 合金混合氧化物、氧化鋅（ΖηΟ )、氧化銦鋅（ΙΖΟ )、 添加有鎵的氧化鋅（GZO )等的透明導電材料。 此外，作爲液晶的驅動方法，有TN ( Twisted Nematic;扭轉向歹！J)模式、STN (Super Twisted Nematic :超扭曲向列）模式、VA( Vertical Alignment:垂直定 向）模式、MVA ( Multi-domain Vertical Alignment :多 疇垂直排列）模式、IPS ( In-Plane Switching :平面內切 換）模式、〇CB( Optically Compensated Birefringence: 光學補 i員雙折射）模式、ECB (Electrically Controlled Birefringence :電控雙折射）模式、FLC ( Ferroelectric Liquid Crystal ：鐵電液晶）模式、A FLC ( AntiFerroelectric Liquid Crystal:反鐵電液晶）模式、 PDLC ( Polymer Dispersed Liquid Crystal :聚合物分散型 液晶）模式、PNLC ( Polymer Network Liquid Crystal : 聚合物網路型液晶）模式、賓主模式等。 或者’作爲液晶〗4 1 5，可以使用呈現使取向膜不必 要的藍相的液晶。藍相是液晶相中之一種，當使膽固醇相 液晶的溫度升高時’在即將由膽固醇相液晶轉變成均質相 之前呈現。由於藍相只出現在較窄的溫度範圍內，所以添 加手性試劑或紫外線固化樹脂來改善溫度範圍。包含顯示 爲藍相的液晶和手性試劑的液晶組成物的回應速度短，即 爲lOpsec以上l〇〇pSec以下，並且由於其具有光學各向 -61 - 201203220 同性而不需要取向處理從而視角依賴性小，所以是較佳的 〇 圖15是示出本發明的一個實施例的液晶顯示裝置的 結構的透視圖的一例。圖1 5所示的液晶顯示裝置包括： 在一對基板之間形成有像素部的面板1 60 1、第一擴散板 1602、 稜鏡片1603、第二擴散板1604、導光板1605、反 射板1 606、光源1 607、電路基板1 608以及第一基板 1611° 依次層疊有面板1601、第一擴散板1 602、稜鏡片 1603、 第二擴散板1604、導光板1605、反射板1606。在 導光板1 605的端部提供有光源1 607。從光源1 607擴散 到導光板1 605內部的的光由第一擴散板1 602、稜鏡片 1 603和第二擴散板1 604均勻地照射到面板1 60 1。 注意，雖然在本實施例模式中使用第一擴散板1 602 和第二擴散板1 604，但是擴散板的數量不侷限於此，還 可以是單數或者三個以上。擴散板可以提供在導光板 1 605與面板1601之間，即可。因此，擴散板可以僅提供 在比稜鏡片1 603更接近於面板1601的一側，或可以僅提 供在比稜鏡片1 603更接近於導光板1 605的一側。 此外，稜鏡片1 603的剖面不侷限於圖1 5所示的鋸齒 狀的形狀，而只要是具有能夠將來自導光板1 605的光聚 焦到面板1 60 1 —側的形狀，即可。 在電路基板1 608中設置有產生輸入到面板1601中的 各種信號的電路或者對這些信號進行處理的電路等。而且 ⑧ -62- 201203220 ，在圖15中，電路基板1608和面板1601藉由COF膠帶 1609連接。此外，第一基板 1611藉由 COF(Chip On Film)法與COF膠帶1 609連接。 在圖15中示出在電路基板1 60 8上設置有控制光源 1607的驅動的控制類電路，並且該控制類電路與光源 1 607藉由FPC 1610連接的例子。但是，上述控制類電路 也可以形成在面板1 6 0 1上，並且在這種情況下，使面板 1601和光源1607藉由FPC等相互連接。 注意，雖然圖1 5例示在面板1 6 0 1的端部配置光源 1 607的邊緣照光型的光源，但是本發明的液晶顯示裝置 也可以是在面板1601的正下方配置光源1607的正下型》 本實施例模式可以與上述實施例模式適當地組合而實 施。 [實施例1] 藉由使用採用根據本發明的一個實施例的驅動方法的 液晶顯示裝置’可以提供低功耗的電子設備以及能夠顯示 高品質影像的電子設備。 液晶顯示裝置可用於顯示裝置、筆記本型個人電腦或 者提供有記錄媒體的影像再現裝置（典型的是，再現記錄 媒體諸如DVD (數位多功能光碟）等並且具有用於顯示 再現影像的顯示器的裝置）。除此之外，作爲可以使用採 用根據本發明的一個實施例的驅動方法的液晶顯示裝置的 電子設備，可給出行動電話、可攜式遊戲機、可攜式資訊 -63- 201203220 終端、電子書閱讀器、攝像機、數位靜態照相機、護 型顯示器（頭盔顯示器）、導航系統、音頻再現裝置 如，汽車音響和數位音頻播放器）、影印機、傳真機 表機、多功能印表機、自動櫃員機（ATM )、自動售 等。圖16A到16D示出這些電子設備的具體例。 圖16A是一種可攜式遊戲機，包括外殻703 1、 7032、顯示部7033、顯示部7034、麥克風7035、揚 7036、操作鍵7037、觸控筆7038等。可以將採用根 發明的一個實施例的驅動方法的液晶顯示裝置用於顯 703 3或顯示部7034。藉由將採用根據本發明的一個 例的驅動方法的液晶顯示裝置用於顯示部7 0 3 3或顯 7 03 4，可以提供低功耗的可攜式遊戲機、能夠顯示高 影像的可攜式遊戲機。注意，雖然圖16A所示的可 遊戲機包括兩個顯示部703 3和7034，但是可攜式遊 所包括的顯示部的數量不侷限於此。 圖16B是一種行動電話，包括外殻7 041、顯 7042、音頻輸入部7043、音頻輸出部7044、操作鍵 、光接收部7046等。藉由將由光接收部7046接收的 換爲電信號，可以提取外部的影像。採用根據本發明 個實施例的驅動方法的液晶顯示裝置可以用於顯 7042。藉由將採用根.據本發明的一個實施例的驅動方 液晶顯示裝置用於顯示部7042 ’可以提供低功耗的 電話、能夠顯不闻品質影像的行動電話。 圖16C是一種可攜式資訊終端，包括外殻7051 目鏡 (例 、印 貨機 外殻 聲器 據本 示部 實施 示部 品質 攜式 戲機 示部 7045 光轉 的一 示部 法的 行動 、顯 ⑧ -64- 201203220 示部7〇52、操作鍵7〇53等。在圖16C所示的可攜式資訊 終端中’也可以將數據機安裝在外殻7051的內部。可以 將採用根據本發明的一個實施例的驅動方法的液晶顯示裝 置用於顯示部7052。藉由將採用根據本發明的一個實施 例的驅動方法的液晶顯示裝置用於顯示部7052，可以提 供低功耗的可攜式資訊終端、能夠顯示高品質影像的可攜 式資訊終端。 圖〗6D是一種顯示裝置，包括外殼7011、顯示部 7012、支撐台7013等。採用根據本發明的一個實施例的 驅動方法的液晶顯示裝置可以用於顯示部70 1 2。藉由將 採用根據本發明的一個實施例的驅動方法的液晶顯示裝置 用於顯示部70 1 2，可以提供低功耗的顯示裝置、能夠顯 示高品質影像的顯示裝置。另外，顯示裝置包括用於個人 電腦、TV播放接收、廣告顯示等的所有資訊顯示用顯示 裝置。 本實施例可以與上述實施例模式適當地組合而實施。 【圖式簡單說明】 在附圖中· 圖1A是像素部的電路圖，而圖1B示意性地示出其 驅動方法的圖； 圖2 A和2 B是示意性地示出當利用源極線反轉驅動 時供給到各像素的圖像信號的極性的圖； 圖3 A和3 B是示意性地示出當利用點反轉驅動時供 -65- 201203220 給到各像素的圖像信號的極性的圖； 圖4是利用源極線反轉驅動使像素部工作時的時序圖 t 圖5A是像素的俯視圖，而圖5B是像素的剖面圖； 圖6A至6C是示出電晶體的製造方法的剖面圖； 圖7 A至7 D是電晶體的剖面圖； 圖8是特性評價電路的電路圖； 圖9是特性評價電路的時序圖； 圖1 〇是示出特性評價電路中的經過時間T i m e和輸出 信號的電位Vout之間的關係的圖； 圖1 1是示出特性評價電路中的經過時間T i m e和根據 該測量計算了的洩漏電流之間的關係的圖； 圖12是示出特性評價電路中的節點A的電位和洩漏 電流之間的關係的圖； 圖1 3是液晶顯示裝置的方塊圖； 圖1 4是像素的剖面圖： 圖15是示出液晶顯示裝置的結構的透視圖； 圖16A至16D是電子設備的圖；以及 圖17A是像素的俯視圖，而圖17B是像素的剖面圖 【主要元件符號說明】 1〇〇 :像素 1 〇 1 :像素部 ⑧ -66 - 201203220 1 0 2 :電晶體 1 0 3 :液晶兀件 1 〇 4 :像素電極 1 06 :寄生電容 1 07 :寄生電容 200 :基板 2 0 1 :絕緣膜 202 :導電膜 204 :閘極絕緣膜 2 0 5 :半導體膜 206 :導電膜 207 :導電膜 208 :絕緣膜 2 1 0 :遮罩膜 600:液晶顯不裝置 601 :信號線驅動電路 602 :移位暫存器 6 0 3 :儲存電路 604 :儲存電路 605 :電位轉移器
606 ： DAC 607 :類比緩衝器 6 0 8 _·掃描線驅動電路 609 :移位暫存器 201203220 6 1 0 :數位緩衝器 6 1 1 :像素部 700 :基板 701 :絕緣膜 7 0 2 :閘極電極 7 〇 3 :閘極絕緣膜 704 :氧化物半導體膜 705 :導電膜 706 :導電膜 707 :絕緣膜 7 〇 8 :電晶體 8 〇 1 :測量系統 8 1 1 :電晶體 8 1 2 :電晶體 8 1 3 :電容元件 8 1 4 :電晶體 8 1 5 :電晶體 1 4 0 0 :基板 1401 :電晶體 1 4 0 2 :閘極電極 1 403 :閘極絕緣膜 1 404 :氧化物半導體膜 1 4 0 5 :導電膜 1 406 :導電膜 -68 201203220 1 407 :絕緣膜 1 4 0 8 :絕緣膜 1 4 1 0 :像素電極 1 4 1 1 :取向膜 1 4 1 3 :對置電極 1 4 1 4 :取向膜 1 4 1 5 :液晶 1 4 1 6 :密封材料 1 4 1 7 :間隔物 1420 :基板 1 43 0 :遮罩膜 1 6 0 1 :面板 1 602 :擴散板 1 603 :稜鏡片 1 604 :擴散板 1 605 :導光板 1 6 0 6 :反射板 1 6 0 7 :光源 1 6 0 8 :電路基板
1 609: COF 膠帶 1610： FPC 161 1 :基板 2 4 0 0 :基板 2 4 0 1 :閘極電極 201203220 2402 :閘極絕緣膜 2403 :氧化物半導體膜 2405a:源極電極 2405b:汲極電極 2406 :通道保護膜 2 4 0 7 :絕緣膜 2 4 0 9 :絕緣膜 2 4 1 1 :閘極電極 2 4 1 2 :背閘極電極 2413 :閘極絕緣膜 2414 :閘極絕緣膜 243 6 :基底膜 2 4 5 0 :電晶體 2 4 6 0 :電晶體 2 4 7 0 :電晶體 2 4 8 0 :電晶體 701 1 :外殻 7 〇 1 2 :顯示部 701 3 :支撐台 703 1 :外殼 7032 :外殻 703 3 :顯示部 703 4 :顯示部 703 5 :麥克風 ⑧ -70- 201203220 703 6 ：揚聲器 703 7 :操作鍵 703 8 :觸控筆 7041 :外殼 7042 :顯示部 7043 :音頻輸入部 7044 :音頻輸出部 7045 :操作鍵 7046 :光接收部 7051 :外殼 7 0 5 2:顯示部 705 3 :操作鍵

Claims (1)

  1. 201203220 七、申請專利範圍： 1. 一種包含多個像素及多個信號線的液晶顯不裝置 的驅動方法，包含如下步驟： 在每一個訊框期間中，反轉從該多個信號線輸入到該 多個像素中的圖像信號的極性， 其中，在各訊框期間中，任何兩個像素的該圖像信號 的極性不同，該兩個像素彼此相鄰且在其間具有該多個信 號線中之一個， 其中，該多個像素的各個包含含有像素電極的液晶元 件及含有第一端子及第二端子的電晶體，以及 其中，該電晶體包含其帶隙寬於矽半導體的帶隙的半 導體。 2 _根據申請專利範圍第1項所述的液晶顯示裝置的 驅動方法， 其中該半導體的本徵載子密度低於該矽半導體的本徵 載子密度。 3 .根據申請專利範圍第1項所述的液晶顯示裝置的 驅動方法， S中該半導體是氧化物半導體。 4 ·根據申請專利範圍第1項所述的液晶顯示裝置的 驅動方法， 其中該半導體是包含鋅的氧化物半導體。 5 .根據申請專利範圍第1項所述的液晶顯示裝置的 驅動方法， ⑧ -72- 201203220 #中該半導體是包含鎵的氧化物半導體。 6· ® _甲請專利範圍第1項所述的液晶顯示裝置的 驅動方法， #中該半導體是包含鋅及鎵的氧化物半導體。 7 ·彳艮據申請專利範圍第1項所述的液晶顯示裝置的 驅動方法， 其中該半導體是以In-Ga-Zn-O爲基的氧化物半導體 〇 8 · $ «串請專利範圍第1項所述的液晶顯示裝置的 驅動方法， 其中在該多個像素的各個中，該電晶體的該第一端子 電連接到該多個信號線中的一個，且該電晶體的該第二端 子只電連接到該像素電極及該半導體。 9·根據申請專利範圍第1項所述的液晶顯示裝置的 驅動方法， 其中該電晶體還包含該半導體上的絕緣膜， 其中該絕緣膜包含第13族元素的金屬氧化物，以及 其中該金屬氧化物的氧比率高於化學計量値。 1 0 · —種包含多個像素、多個信號線及多個掃描線的 液晶顯示裝置的驅動方法，包含如下步驟： 在每一個訊框期間中，反轉從該多個信號線輸入到該 多個像素的圖像信號的極性， 其中，在各訊框期間中，任何兩個像素的該圖像信號 的極性不同，該兩個像素彼此相鄰且在其間具有該多個信 -73- 201203220 號線中之一個， 其中，在各訊框期間中，任何兩個像素的該圖像信號 的極性相同，該兩個像素彼此相鄰且在其間具有該多個掃 描線中之一個， 其中，該多個像素的各個包含含有像素電極的液晶元 件及含有第一端子及第二端子的電晶體，以及 其中，該電晶體包含其帶隙寬於矽半導體的帶隙的半 導體。 11.根據申請專利範圍第1 〇項所述的液晶顯示裝置 的驅動方法， 其中該半導體的本徵載子密度低於該矽半導體的本徵 載子密度。 1 2 .根據申請專利範圍第1 0項所述的液晶顯示裝置 的驅動方法， 其中該半導體是氧化物半導體。 1 3 ,根據申請專利範圍第1 0項所述的液晶顯示裝置 的驅動方法， 其中該半導體是包含鋅的氧化物半導體。 1 4 .根據申請專利範圍第1 0項所述的液晶顯示裝置 的驅動方法， 其中該半導體是包含鎵的氧化物半導體。. 1 5 .根據申請專利範圍第1 〇項所述的液晶顯示裝置 的驅動方法， 其中該半導體是包含鋅及鎵的氧化物半導體。 ⑧ -74- 201203220 1 6 ·根據申請專利範圍第1 〇項所述的液晶顯示裝置 的驅動方法， 其中該半導體是以In-Ga-Ζη-Ο爲基的氧化物半導體 〇 1 7 ·根據申請專利範圍第1 〇項所述的液晶顯示裝置 的驅動方法， 其中在該多個像素的各個中，該電晶體的該第一端子 電連接到該多個信號線中的一個，且該電晶體的該第二端 子只電連接到該像素電極及該半導體。 1 8 ·根據申請專利範圍第丨〇項所述的液晶顯示裝置 的驅動方法， 其中該電晶體還包含該半導體上的絕緣膜， 其中該絕緣膜包含第13族元素的金屬氧化物，以及 其中該金屬氧化物的氧比率高於化學計量値。 19. 一種包含多個像素、多個信號線及多個掃描線的 液晶顯示裝置的驅動方法，包含如下步驟： 在每一個訊框期間中，反轉從該多個信號線輸入到該 多個像素的圖像信號的極性， 其中，在各訊框期間中，任何兩個像素的該圖像信號 的極性不同’該兩個像素彼此相鄰且在其間具有該多個信 號線中之一個， 其中，在各訊框期間中，任何兩個像素的該圖像信號 的極性不同’該兩個像素彼此相鄰且在其間具有該多個掃 描線中之一個， -75- 201203220 其中，該多個像素的各個包含含有像素電極的液晶元 件及含有第一端子及第二端子的電晶體，以及 其中，該電晶體包含其帶隙寬於矽半導體的帶隙的半 導體。 2 0 ·根據申請專利範圍第1 9項所述的液晶顯示裝置 的驅動方法， 其中該半導體的本徵載子密度低於該矽半導體的本徵 載子密度。 2 1 .根據申請專利範圍第1 9項所述的液晶顯示裝置 的驅動方法， 其中該半導體是氧化物半導體。 22.根據申請專利範圍第1 9項所述的液晶顯示裝置 的驅動方法， 其中該半導體是包含鋅的氧化物半導體。 23 .根據申請專利範圍第1 9項所述的液晶顯示裝置 的驅動方法， 其中該半導體是包含鎵的氧化物半導體。 24 ·根據申請專利範圍第1 9項所述的液晶顯示裝置 的驅動方法， 其中該半導體是包含鋅及鎵的氧化物半導體。 2 5 ·根據申請專利範圍第1 9項所述的液晶顯示裝置 的驅動方法， 其中該半導體是以In-Ga-Zn-Ο爲基的氧化物半導體 ⑧ -76- 201203220 26_根據申請專利範圍第19項所述的液晶顯示裝置 的驅動方法， 其中在該多個像素的各個中，該電晶體的該第—端子 電連接到該多個信號線中的一個，且該電晶體的該第二端 子只電連接到該像素電極及該半導體。 27.—種包含基板上的多個像素的液晶顯示裝置，該 多個像素中的至少一個包含： 該基板上的信號線； 該基板上的閘極電極； 該閘極電極上的閘極絕緣膜，該閘極絕緣膜包含第 1 3族元素的金屬氧化物； 該閘極絕緣膜上的半導體膜，該半導體膜的帶隙寬於 矽半導體的帶隙； 該半導體膜上的第一導電膜及第二導電膜；以及 包含像素電極的液晶元件， 其中，該第一導電膜電連接到該信號線，且該第二導 電膜電連接到該像素電極，以及 其中，該金屬氧化物的氧比率高於化學計量値。 2 8 .根據申請專利範圍第2 7項所述的液晶顯示裝置 > 其中該半導體膜的本徵載子密度低於該矽半導體的本 徵載子密度。 29.根據申請專利範圍第27項所述的液晶顯示裝置 -77- 201203220 其中該半導體膜是氧化物半導體❶ 30.根據申請專利範圍第27項所述的液晶顯示裝置 > 其中該半導體膜是包含鋅的氧化物半導體。 3 1 ·根據申請專利範圍第27項所述的液晶顯示裝置 其中該半導體膜是包含鎵的氧化物半導體。 32.根據申請專利範圍第27項所述的液晶顯示裝置 其中該半導體膜是包含鋅及鎵的氧化物半導體。 3 3 .根據申請專利範圍第2 7項所述的液晶顯示裝置 > 其中該半導體膜是以In-Ga-Zn-Ο爲基的氧化物半導 體。 3 4 .根據申請專利範圍第2 7項所述的液晶顯示裝置 » 其中該第二導電膜只電連接到該像素電極及該半導體 膜。 -78-
TW100116766A 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法 TWI544467B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150889 2010-07-01

Publications (2)

Publication Number Publication Date
TW201203220A true TW201203220A (en) 2012-01-16
TWI544467B TWI544467B (zh) 2016-08-01

Family

ID=45399341

Family Applications (3)

Application Number Title Priority Date Filing Date
TW100116766A TWI544467B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法
TW106111407A TWI609221B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法
TW105100942A TWI588578B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106111407A TWI609221B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法
TW105100942A TWI588578B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法

Country Status (5)

Country Link
US (2) US9734780B2 (zh)
JP (4) JP5211208B2 (zh)
KR (2) KR101801960B1 (zh)
TW (3) TWI544467B (zh)
WO (1) WO2012002040A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493518B (zh) * 2012-02-01 2015-07-21 Mstar Semiconductor Inc 以顯示面板實現觸控螢幕的方法與相關裝置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR102078253B1 (ko) 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2012096208A1 (ja) * 2011-01-13 2012-07-19 シャープ株式会社 半導体装置
TWI443429B (zh) * 2011-09-28 2014-07-01 Au Optronics Corp 製作液晶顯示面板之方法
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
JP2014095897A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP6290576B2 (ja) 2012-10-12 2018-03-07 株式会社半導体エネルギー研究所 液晶表示装置及びその駆動方法
EP2948544A4 (en) 2013-01-28 2016-08-03 St Jude Childrens Res Hospital CHIMERIC RECEPTOR WITH NKG2D SPECIFICITY FOR CELL THERAPY AGAINST CANCER AND INFECTION DISEASES
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9183800B2 (en) * 2013-07-22 2015-11-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal device and the driven method thereof
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US10141453B2 (en) * 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
US10444877B2 (en) * 2015-12-27 2019-10-15 Lg Display Co., Ltd. Display device with touch sensor
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN109313870B (zh) * 2016-06-09 2021-03-09 夏普株式会社 有源矩阵基板、显示装置以及附触摸面板的显示装置
JP7218467B2 (ja) * 2018-03-23 2023-02-06 株式会社ジャパンディスプレイ 表示装置
JP7083675B2 (ja) 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
TWI732626B (zh) * 2020-07-14 2021-07-01 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60156095A (ja) 1984-11-22 1985-08-16 ソニー株式会社 液晶デイスプレイ装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04121712A (ja) 1990-09-12 1992-04-22 Oki Electric Ind Co Ltd 液晶表示装置
JP2814752B2 (ja) 1991-01-21 1998-10-27 松下電器産業株式会社 液晶表示装置およびそれを用いた投写型表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5798746A (en) 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JPH07219484A (ja) * 1994-02-02 1995-08-18 Fujitsu Ltd 液晶表示装置
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10274782A (ja) * 1997-03-31 1998-10-13 Sharp Corp 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001147446A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP3617800B2 (ja) 1999-12-28 2005-02-09 松下電器産業株式会社 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3522216B2 (ja) 2000-12-19 2004-04-26 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3510876B2 (ja) 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7777825B2 (en) 2004-12-14 2010-08-17 Sharp Kabushiki Kaisha Liquid crystal display and a defect correcting method for the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007081632A (ja) * 2005-09-13 2007-03-29 Nec Tokin Corp 無線ｉｃタグ
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4379457B2 (ja) 2006-01-19 2009-12-09 セイコーエプソン株式会社 光学デバイス、波長可変フィルタ、波長可変フィルタモジュール、および光スペクトラムアナライザ
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI312219B (en) 2006-07-20 2009-07-11 Holtek Semiconductor Inc Power supply apparatus for field emission display
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4565572B2 (ja) 2006-09-05 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4432056B2 (ja) 2006-12-26 2010-03-17 日本ビクター株式会社 液晶表示素子及びこの液晶表示素子を用いた液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US20080179762A1 (en) 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
US7857907B2 (en) 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US9577137B2 (en) 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
TWI372379B (en) 2007-12-31 2012-09-11 Au Optronics Corp Liquid crystal display apparatus and bandgap reference circuit thereof
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI469354B (zh) 2008-07-31 2015-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI462307B (zh) 2008-09-02 2014-11-21 Au Optronics Corp 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101660327B1 (ko) 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI475544B (zh) 2008-10-24 2015-03-01 Semiconductor Energy Lab 顯示裝置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
KR101609727B1 (ko) 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR102228220B1 (ko) 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN102640207A (zh) 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105702587B (zh) 2010-04-23 2020-01-21 株式会社半导体能源研究所 半导体装置的制造方法
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107452630B (zh) 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493518B (zh) * 2012-02-01 2015-07-21 Mstar Semiconductor Inc 以顯示面板實現觸控螢幕的方法與相關裝置

Also Published As

Publication number Publication date
JP2016001340A (ja) 2016-01-07
TW201734615A (zh) 2017-10-01
US20170309239A1 (en) 2017-10-26
JP5211208B2 (ja) 2013-06-12
JP2012032799A (ja) 2012-02-16
KR101801960B1 (ko) 2017-11-27
US20120001881A1 (en) 2012-01-05
US10008169B2 (en) 2018-06-26
WO2012002040A1 (en) 2012-01-05
JP6215494B2 (ja) 2017-10-18
TW201612612A (en) 2016-04-01
TWI609221B (zh) 2017-12-21
JP2013101404A (ja) 2013-05-23
TWI544467B (zh) 2016-08-01
US9734780B2 (en) 2017-08-15
TWI588578B (zh) 2017-06-21
KR20130094218A (ko) 2013-08-23
JP2017126070A (ja) 2017-07-20
KR20130082150A (ko) 2013-07-18
JP6084670B2 (ja) 2017-02-22
KR101350751B1 (ko) 2014-01-10

Similar Documents

Publication Publication Date Title
TW201203220A (en) Driving method of liquid crystal display device
US12369402B2 (en) Display device, display module, and electronic device
JP6721751B2 (ja) 半導体装置
US11043509B2 (en) Transistor, liquid crystal display device, and manufacturing method thereof
JP2024009858A (ja) 表示装置
JP5933878B2 (ja) 半導体装置
JP2022043062A (ja) 表示装置
TWI514353B (zh) 液晶顯示裝置之驅動方法
TWI616955B (zh) 成膜方法及半導體裝置的製造方法
JP2020174192A (ja) 半導体装置
JP2018180562A (ja) 液晶表示装置
KR20130032304A (ko) 반도체 장치
KR20130077839A (ko) 반도체 장치 및 그 제작 방법
US10964729B2 (en) Display device and electronic device