TW201201516A - Method and data transceiving system for generating reference clock signal - Google Patents

Description

201201516 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種資料收發系統，且特別是有關於 一種產生參考時脈訊號的方法及資料收發系統。 【先前技術】 圖1緣示習知積體晶片（integrated chip )之資料收發 器（transceiver)架構。其中，資料收發器100包括鎖相迴 路單元（Phase Lock Loop，PLL ) 110、資料發送器 (Transmitter ’ TX ) 120、具有時脈資料回復（clock Data φ 率為參考時脈頻率之倍數的pLL時脈輸出。此ριχ時脈 即被作為時脈資料回復的參考時脈，而用以產生重新計時

ReCovery，CDR)功能的資料接收器（Recdver，rx) 13〇 等前端電路區塊。此積體晶片還利用一個的石英（crystal) 裝置140來產生頻率精確（與目標頻率相差數十ppm)的 時脈訊號，用以作為其收發資料時的參考時脈。詳言之， 鎖相迴路單元110會使用此參考時脈作為輸入，而產生頻 (retimed)的資料串流。上述時脈資 上述時脈資料回德B#所吝决沾歧

頻率誤差。詳言之，此頻^差必需

201201516 PSFD-2010-0006 34091twf.doc/D 滿足給定鮮的規格，-般為可允許之最錄元錯誤率 (Bit Error Rate，BER)。例如，在通用序列匯流排 (Uni而al Serial Bus，USB ) 2 〇 的高速模式（mgh speed Mode HS Mode) + ’所需之pll時脈頻率的精確度為接 收（RX)資料串流之基本頻率的正負5〇〇ppm。雖然商用 的石英裝置可產生頻率誤差低於正負刚ppm的時脈訊 號，而可作為理想的時脈訊號源，但這種石英裝置的價格 昂貴，且會占據較大的電路板空間。 【發明内容】 /本發明提供—種產生參考時脈訊號的方法及資料收 發系統’可產生解精準的參考時脈訊號，而纽收發資 料。 本發明提出一種產生參考時脈訊號的資料收發系 統，其包括壓控振盪器、鎖相迴路單元及資料接收器。其 中，®控紐⑽H生參考時脈訊號。鎖相迴路單^ 係輕接餘振盈器，而用以-增-加參考時脈訊號的時脈頻 率’以產生鎖相迴路時脈訊號。資料接收器係耦接鎖相迴 路單元及壓控振㈣，用以接收輸人資料φ流與鎖相迴路 時脈訊號，並闕相迴路時脈訊號與此輸人㈣串流的 脈訊號比較’據以輸出電翻整訊號控紐器， 壓控振盪祕根據電壓調整訊號難所產生之參考時ς 號的時脈頻率，以將鎖相迴路單元產生之鎖相迴路時脈訊 號的時脈頻率鎖定至輸人#料流之時脈訊號的頻 201201516

FbFU-2010-0006 34091twf.doc/n 率。 在本發明之一實施例中，上述之資料接收器包括頻率 檢測器及鎖頻控制器。其中，頻率檢測器係用以接收輸入 資料串流’並將鎖相迴路時脈訊號的時脈頻率與輸入資料 串流之時脈訊號的基本頻率比較，據以產生頻率調整訊 號。鎖頻控制器係用以接收頻率調整訊號及鎖相迴路時脈 訊號’據以產生電壓調整訊號。

二在本發明之一實施例甲，上述之頻率比較器係在輸入 資料串流之時脈訊號的基本頻率大於鎖相迴路時脈訊號的 時脈頻率時，輸出邏輯高的頻率調整訊號；而在輸入資料 串流之時脈訊號的基本頻率小於鎖相迴路時脈訊號的時脈 頻率時，輸出邏輯低的頻率調整訊號。 在，發明之-實施例中’上述之鎖頻控制器係在接收 到邏輯高的頻率調整訊號時，調高電壓調整訊號的數值， 以控制壓控振盪器提局參考時脈訊號的時脈頻率；而 收到邏輯低賴率輕訊料，難電壓娜訊號 值，以控制壓練盪器:降愈參考時脈訊號的時_率。致 欠在本發明之-實施例中，上述之資料接收器包括脈 貝料回復f路、框架起轉抑及鎖馳制器。、 脈資料回復電路係用以接收輪人資料串流及鎖相迴^ 訊號’並使用此鎖相迴路時脈訊號作為參考時脈，以胳 接收的輸入資料串流為重新計時資鯉j 器係用以找出重新計時資料串流之多個框架4=: 的框架起點，以產生-個_起點峨。鎖_制=; 201201516 PSPD-2010-0006 34091twf.doc/n 以接收框S起轉碼⑽產生之些_起點訊號及鎖相迴 路時脈訊號’並利關_路時脈訊魏這些框架起點訊 號進行計數，據以產生電壓調整訊號。 在本發明之一實施例中，上述之鎖頻控制器包括將所 計數之框架起點訊號.的數目與標準值比較，而在此數目小 ^標^值時’調高電壓調整訊號的數值，以控繼控振蓋 器提高參考雜訊躺雜解；反之，在此數目大於標 準值時，調低電壓調整訊號的數值，以控制壓控振盪器 低參考時脈訊號的時脈頻率。 在本發明之_實施财’上述之難振|器係根據電 壓調整訊號’將所產生之參考時脈訊制時脈頻率提高或 降低-個頻率階級。其中，所述的頻率階級為壓控振盪器 之頻率增益與電壓變化量的乘積。 在本發明之-實施例令，上述之資料收發系統更包括 數位類比轉換器，其係配置於壓控振盪器及資料接收器之 間’而用以將資料接收||輸出之電壓調整訊號轉換為電壓 變化量，以驢壓婦I騎赴之參考輕訊號的時脈 訊號。 ，在本發明之-實施例中’上述之資料收發系統更包括 貧料發送器，其絲接鎖相迴路單元，_崎收輸出資 料串流與軸迴路時脈訊號，魏據此鎖相迴路時脈訊號 發送輸出資料串流。 厭柄fir提參考時脈訊韻枝，其係利用 控振h產生參树脈城，並增減參考時脈訊號的 201201516 FSFU-2010-0006 34091twf.doc/n 時脈頻率’以產生鎖相迴路時脈訊號。然後，將鎖相迴路 時脈訊號與輸入資料串流的時脈訊號比較，據以輸出電壓 調整訊號’最後則根據此電壓調整訊號調整壓控振盪器所 產生之參考時脈訊號的時脈頻率，以將所產生之鎖相迴路 時脈訊號的時脈頻率鎖定至輸入資料串流之時脈訊號的基 本頻率。 基於上述’本發明之產生參考時脈訊號的方法及資料 收發糸統係藉由在積體晶片中配置獨立的墨控振盪器以產 生參考時脈訊號，並使用所接收輸入資料串流的時脈訊號 校對此參考時脈訊號的頻率。此校對的結果將回饋至壓控 振盪器，以調整壓控振盪器所產生之參考時脈訊號的時脈 頻率，使得鎖相迴路單元所產生之鎖相迴路時脈訊號的時 脈頻率可鎖定至輸入資料串流之時脈訊號的時脈頻率。藉 此，本發明可在不使用石英裝置的情況下，獲得頻率精準 的鎖相迴路時脈訊號。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。 【實施方式】 ，發明係以—個配置在積體晶片内部的塵控振盡器 <主統的石英裝置m生發送資料串流所需的參 考:夺脈訊號。其中’由於半導體製程、偏壓及溫度 (n>Cess-V〇ltage_Temperature，ρντ)上 紐器所產找號的鮮誤差，使得缝器躲使用在序 201201516 PSPD-20 】0*0006 34091 tw£doc/u 列資料收^上。為了難這_素騎織㈣影響而 讓該振盪¥得以躺在積體晶片内，本發明制—套回 系統，藉由賴接收㈣串流的基本鮮與軸迴路單元 (Phase Lock Loop，PLL)時脈頻率比較，據以發出 調整訊號，糊整缝騎產生之㈣時脈訊號的時脈頻 率’進而餅鮮較為鮮_相迴料魏I以 舉實施例卿本發明產生參考時脈賴之資料收發系統的 運作方式。 第一實施例 圖^是依照本發明第-實施例所繪示之產生參考時脈 訊號之資料收發系朗方制。請參照圖2，本實施例的 資料收發系統200包括壓控振盪器21〇、鎖相迴路單元22〇 及資料接收器230，其功能分述如下： 壓控振盪器210係用以產生參考時脈訊號，其例如是 一個電阻/電容（RC)振盪器、環型（Ring)振盪器哎 電感/電容（LC)㈣器，可產生參考時脈訊f 鎖相迴路單元220係耜接至壓控振盪器21〇，而用以_利用壓 控振盪器210輸出之參考時脈訊號，輸出一預定頻率及相位 的鎖相迴路時脈訊號。 在本乾例實施例中，鎖相迴路單元22〇可以數位式之方式 實施二舉例來說，圖3是依照本發明第一實施例所繪示之鎖相 迴路單元的範例。請參照圖3，鎖相迴路單元300可包含頻率比 較器（frequency comparator)302、相位偵測器（phase detector) 304、頻率增益暫存器（frequency gain register) 306、相位增 201201516 PSPD-2010-0006 34091twf.doc/n 益暫存器（phase gain register ) 308、加法多工器（adder MUX ) 310、減法多工器（substrateMUX) 312、加法器314、減法器 316、錨暫存器（anchorregister) 318、數位控制振盪器（Digital

Control Oscillator ’ DCO) 320、數位控制暫存器322及控制器 324。 另一範例實施例中，鎖相迴路單元220亦可以類比式或數 位類比混合之方式實施。舉例來說，圖4是依照本發明第一實 φ 施例所繪示之鎖相迴路單元的範例。請參照圖4，鎖相迴路單 元400包括相位頻率偵測器（phase frequency detector，PFD) 402、電壓充電泵（chargepump，CP) 404、迴路濾波器（ι〇ορ filter ’ LP) 406，以及電壓控制振盪器（讀age c〇ntr〇Ued oscillator，VCO) 408。在本文中，由於鎖相迴路為一本領域 人員所熟悉的技術，故在此不再多加贅述。 資料接收器230係耦接鎖相迴路單元220及壓控振盪 器210，用以接收由外部傳送而來的輸入資料串流以及由 鎖相迴路單元220輸出的鎖相迴路時脈訊號，並將鎖相迴 路時脈訊號與此輸入資料串流之時脈訊號比較，據以輸出 一個電壓調整訊號至壓控振盪器21〇，以控制壓控振盪器 調整其所產生之參考時脈訊號的時脈頻率。 詳言之’壓控振盪器210例如是根據電壓調整訊號調 整其所產生之參考時脈訊號的時脈頻率，而藉由重複上述 鎖相迴路單元220產生鎖相迴路時脈訊號、資料接收器 比較時脈訊號，以及壓控振盪器21〇調整時脈頻率的步 驟，最終即可將鎖相迴路單元22〇所產生之鎖相迴路時脈 201201516 PSPD-2010-0006 34091twf.doc/n 訊號的時脈鮮鎖定至輸人資料$流之時脈訊號的基本頻 率。 需說明的是’對於上述鎖相迴路時脈訊號與輸入資料 串流之時脈訊號的比較，本發明提供兩種範例實施例：一 種疋將鎖相迴路時脈訊號的時脈頻率直接與輸入資料串流 之時脈訊號的基本頻φ進行比較，以決定增減壓控振 盪器所產生之參考時脈訊號的時脈頻率；另一種則是計算 ，，時間内資料串流中多個框架之_起點的個數，以決 疋疋否增減壓控振盪器所產生之參考時脈訊號的時脈頻 率。以下即騎上述_方式各舉-個實施顺細說明。 第二實施例 圖5疋依照本發明第二實施例所繪示之產生參考時脈 訊號之資料收發系統的方塊圖。圖6是依照本 實 施例所繪示之產生參考時脈訊號的方法流程圖。請同時參 照圖5及目6，本實施例的資料收發系統包括壓控振 盪器510、鎖相迴路單元52〇 '資料接收器53〇 '數位類比 轉換器540.及資料發送器550，其中資.枓楱收器53〇 括頻率檢測器532及鎖頻控制器534。以下即使用上述各 個元件說明本發明參考時脈訊號產生方法的詳細步驟： 首先，利用壓控振盪器510產生參考時脈訊號（步驟 S602)。此壓控振盪器51〇例如是一個電阻/電容 振盪器、環型（Ring)振盪器或是電感/電容（LC)振盪器， 可產生參考時脈訊號。而此時壓控振盪器51〇所產生的參 考時脈訊號例如為一預定值，而由後方的電路漸次校正= 201201516 10-0006 34091tw£doc/n 接著，利用鎖相迴路單元520增加由壓控振盪器51〇 輸出之參考時脈訊號的時脈頻率f(ref—n)’而產生鎖相迴路 時脈訊號 f(pll)(步驟 S604)，其中 f(pll)=M* f(ref_n)，Μ 為一大於1之數值。 然後’由資料接收器530利用頻率檢測器532接收由 外部傳送而來的輸入資料串流以及由鎖相迴路單元52〇傳 送而來的鎖相迴路時脈訊號，並將鎖相迴路時脈訊號的時 φ 脈頻率與此輸入資料串流之時脈訊號的基本頻率比較，據 以產生頻率調整訊號（步驟§606)。詳言之，資料接收器 530係利用頻率檢測器532比較鎖相迴路時脈訊號的時脈 頻率與此輸入資料串流之時脈訊號後產生頻率調整訊號， 藉此使得鎖相迴路時脈訊號的時脈頻率接近輸入資料串流 =時脈訊號。其中，此頻率檢測器532可為一旋轉頻率檢測 @ Crotational Pi*equency Detector)、寬頻檢測器（wideRange Frequency Detector)、差分頻率檢測器（DifferentialFrequency Detector·)或數位二次曲面頻率檢測器⑽獅Quadric_iat〇r , Frequency Detector) p 此外，在一實施例中，頻率檢測器532例如是在鎖相 ，路時脈訊號的時脈頻率小於輸人㈣技之時脈訊號的 f本頻率時，輸出—個邏輯高的頻率調整訊號，以調高頻 率，而在鎖相迴路時脈訊號的時脈頻率大於輸入資料串流 $時脈訊號縣本頻料，輸出—個邏輯低的鮮調整訊 低頻率。此外，在另一實施例中，頻率檢測器知 例如疋错由輸出-組頻率增加訊號及頻率減少訊號來調整 201201516 PSFD-2U10-0006 34091twf.doc/n :==:頻時:===資料 加訊號以及-個邏輯低的頻率減少 ^ ^率^ 惟，本發明不限 二=減::;個=;率增加•及-於上述兩種方式。 上述的頻率調整訊號係輸出至鎖頻控制器534,而鎖

St 534除了接收此頻率調整訊號之外，還接收由鎖 相C路單το 520產生的鎖相迴路時脈訊號，並根據此頻率 =整，號及鎖相迴料脈訊號，產生電壓調整訊號（步驟 S608)。 m詳言之，鎖頻控制器534例如是在接收到由頻率比較 器534輸出之邏輯高的頻率調整訊號時，調高電塵調整訊 號的數值’以控f傻控振训提高參考時脈訊號的時 脈頻率；而在接收到由鮮味^ S34輸出之邏輯低的頻 率，整訊_，觀電壓酸訊韻健，續制壓控振 盪器510降低參考時脈訊號的時脈頻率。 舉例來說，如圖3所示，鎖頻控制器534例如會產生 一個N位元的電壓調整訊號FREQJD，並依據頻率比較器 534輸出之頻率調整訊號增加或減少此電壓調整訊號 freq_d的數值。 此N位元的電壓調整訊號FREQ-D接著會傳送至數 位類比轉換器540，而由類比轉換器540轉換為類比的電 12 201201516 ⑽-2010-0006 34〇91twf d〇c/n 壓變化量VA(步驟S610)，而可用以調整壓控振盪器51〇 所產生之參考時脈訊號的時脈頻率。

詳言之，壓控振盪器510係根據數位類比轉換器54〇 輸出的電，變化量VA ’將其所產生之參考時脈訊號的時 脈頻率提高或降低一個頻率階級，並輸出調整後的參考時 脈訊號（步驟S6i2)。上述之頻率階級例如是壓.控振盪器 別之頻率增益Kf與電壓變化量VA縣積，而上述調整 後之參考時脈訊號的時脈頻率f(ref」一η)即為原、時脈頻率 f(ref—t—加上頻率增益Kf與電壓變化量va的乘積，亦 即 f(ref_t—n)= f^edn-U+Kf^VA。 上述調整後的參考時脈訊號則會輸入鎖相迴路單元 52〇’而再由鎖相迴路單元52〇增加此調整後之參考時 號的時脈頻率’以產生鎖相迴路時脈訊號（步驟⑽）°， =藉由重複上述鎖相迴路單元52G產生鎖相迴路時脈訊 唬、貝料接收器530比較時脈訊號、數位 =電Μ調整訊號，以及壓控紐器训調整=^率54的0 ，驟^最終即可將鎖相迴路單元520所產生之鎖相壇路時 2遽的時脈解較玲人資料紅時職號的美^ 訊號源，而提供給資料發送器550據以發送輸出1 詳言之’資料發送器550係耦接至 紅路時脈訊’而依據此鎖相迴路時脈訊號發送輪出= [S] 13 201201516 咖1>屬德6 34091twfd〇c/n 料串流。 藉由上述的回饋機制，本實施例之鎖相迴路單元520 可將其所產生之鎖相迴路時脈訊號的時脈頻率鎖定至輸入 資料串流之時脈訊號的基本頻率或其一預定倍數，因此能 夠將鎖相迴路_讀的鮮誤差輯（如⑽ppm)，進 而取代傳統的石英裝置，而作為積體晶片内部的參考訊說 源。 第三實施例 另一方面，本發明亦可利用通用序列匯流排 (Universal Serial Bus ’ USB) 2·〇規格中所定義的框架起 點（Start-of-Frame ’ S0F)代碼（Token)，來比較鎖相迴 路時脈訊號與輸入資料串流之時脈訊號，據以調整壓控振 盪器所產生之參考時脈訊號的時脈頻率。 圖7是依照本發明第三實施例所繪示之產生參考時脈 訊號之資料收發系統的方塊圖。圖8是依照本發日^第三實 施例所繪示之產生參考時脈訊號的方法流程圖。請同時參 照鼢7-及"圖8 ’本實施例的資料收發系統7〇〇包括壓控振 盪器710、鎖相迴路單元720、資料接收器73〇、數位類比 轉換器740及資料發送器750,其中資料接收器73〇還包 括時脈資料回復電路732、框架起點解碼器734及鎖頻控 制斋736。上述各個元件的功能分述如下： 首先，利用壓控振虚器710產生參考時脈訊號f(ref_tn) (步驟S802)，而鎖相迴路單元72〇係耦接至壓控振盪器 710’而用以增加由壓控振盪器710輸出之參考時脈訊號的 201201516 ^SfD-2010-0006 34091twf.doc/n 時脈頻率（步驟S804)。其中，壓控振盪器7i〇與鎖相迴 路單元720的功能係與第二實施例中的壓控振盪器51〇與 鎖相迴路單元520相同，在此不再贅述。

與第二實施例不同的是，本實施例之資料收發系統 7〇〇係利用時脈資料回復電路（clock an(i data recovery circuit)732接收由外部傳送而來的輪入資料串流以及由鎖 相迴路單元720產生的鎖相迴路時脈訊號，而使用此鎖相 迴路時脈訊號作為參考時脈，將所接收的輸入資料串流轉 換為重新計時（Retimed)資料串流（步驟S806)。其中 在本範例實施例中，時脈資料回復電路732可為超取樣資 料回復電路（oversampling data recovery circuit )，但在另 一範例實施例中，其亦可為突發式時脈與資料回復電路 (burst-mode clock and data recovery circuit)或其他類型用 以將接收資料之時脈及資料還原出來之電路。 接著，由框架起點解碼器734找出此重新計時資料串 流之多個_巾每-個_龍架起點， 架 ，號（步驟漏）。詳言之，外部跡裝置或腿集線 斋（Hub)在⑤速模式下產生或傳輸資料串流時，會在每 的資料封包前頭加入—個框架起 枓接收器判讀各個框架的起點。 胃 舉例來說，圖9是依照本發明第二奋 架起點代碼的波卵。盆中，圖不之框 頭，即會分別加入框架起:架之資料封包的前 起點代碼91〇、920，以供資料接收 201201516 器判讀框架N與框架Ν-l。其中，在本範例實施例中，可 依USB 2.0的規格，框架起點代碼51〇、52〇之間的間隔為 125微秒（micro_sec〇nd)，而誤差範圍為正負5〇〇ppm， 但此間隔亦可為225微秒或依不同之規格而設定之，並不 以此為限。 本只施例即由鎖頻控制器736接收由框架起點解碼器 734所產生的框架起點訊號以及由鎖相迴路單元π。產生 的鎖相迴路時脈訊號，*個此鎖相迴路時脈訊號來計數 框架起點訊號，據以產生電壓調整訊號（步驟S81〇)。 提高參考時脈訊號的時脈頻率；及之，

舉/列來說’假設標準鎖相迴路時脈訊號的時脈頻率為 轉赫甚（MHz)，硫♦触代碼之間關隔為125 _詳5之，鎖頻控制器736例如是將其所計數之框架起 點訊號的目與-個鮮值啸，而在此數目小於標準值 時即調同電壓調整訊號的數值，以控制壓控振盪器谓 之’在此數目大於標準 ，以控制壓控振盪器710 舉例來說，

201201516 FSFD-2010-0006 34091twf.d〇c/n 元時脈周期内之框_起點代碼力計數將會大於_⑻，此 時鎖頻控制器需藉由調低電壓調整訊號的數值，而控繼 控振盡器降低參考時脈訊號的時脈頻率。藉由上述調整方 式’最終即可使得鎖相迴路時脈訊號的時脈頻率趨近於標 準狀態下的480MHz。 此外，如同第二實施例所述，本實施例之鎖頻控‘制器 乃6例如會產生一個N位元的電壓調整訊號FREQ_D，並 • 依據頻率比較器534輸出之頻率調整訊號增減此電壓調整 訊號FREQ—D的數值。接著，由數位類比轉換器74〇將此 電壓調整訊號FREQJ)轉換為類比的電壓變化量VA (步 驟S812)，而用以控制壓控振盪器51〇調整其所產生之參 考時脈訊號的時脈頻率（步驟S814)。詳細的調整方式請 參照第一實施例，在此不再贅述。 上述調整後的參考時脈訊號則會輸入鎖相迴路單元 =0’而再由鎖相迴路單元720增加此調整後之參考時脈訊 號的時脈頻率’以產生鎖相迴路時脈訊號（步驟S804)， ’ 複上__解元，Μ齡迴路碑脈訊 號、資料接收器730比較時脈訊號、數位類比轉換器74〇 轉換電壓調整訊號，以及壓控振蓋器71〇調整時脈頻率的 步驟’最終即可將鎖相迴路單元72〇所產生之鎖相迴路時 脈訊號的=脈頻率鎖定至輪入資料串流之時脈訊號的基本 頻率，使得此鎖相迴路時脈訊號可作為一個頻率精準的時 脈訊號源，而提供給資料發送器75〇據以發送輸出資料串 流。 17 201201516 PSPD-201〇^)〇〇6 3409ltwf.doc/n 的是’上述第二實施例與第三實施例的架 可同-個資料收發系統中，而可藉由侧框架起點 = ’、、疋採用何種方式進行調整^其中，當制出框架起點 時，即採用時脈資料回復電路的路#，計算單位時間内 多個框架之框架起點的個數，以決定是否增減壓 控振盧器職生之參考時脈訊號㈣脈鮮；反之 率 檢測器的路徑，將鎖相迴路時脈訊號的時脈頻率直 ，，輸人資料叙時脈喊的基本頻率進概較，以決 ，疋否增減難振盪器所產生之參考時脈訊號的時脈頻 综上所述，本發明之產生參考時脈訊號的方法 ，發系統係藉由將仙迴路單元所產生賴相迴路時脈訊 脈訊號比較，以判斷鎖相迴路時脈 訊唬疋否準確，並藉由回饋機制將判斷結果回授至產 考時脈訊號㈣控缝ϋ，藉以娜所產生之參考時脈ς 號的時脈鮮。經衫次的比較、賴及雛步驟级 即可將鎖-相迴路時脈訊號—的時脈頻率鎖—定至輪入資二 之時脈訊號的基本頻率，並使得鎖相迴路時脈訊號的頻ς 誤差符合標準規格。據此’本發明即可以—個可配 舰代傳統的石繼，而降低積體 雖然本發明已以實施例揭露如上，然其並非用以 本發明，任何所屬技術領域中具有通常知識者，在 本發明之精神和範圍内，當可作些許之更動與_ 201201516 PSPD-2010-0006 34091twf.doc/n 發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1繪示習知積體晶片之資料收發器的架構。 圖2是依照本發明第一實施例所緣示之產生參考時脈 訊號之資料收發系統的方塊圖。 圖3是依照本發明第一實施例所緣示之鎖相迴路單元 • 範例° 圖4是依照本發明第一實施例所緣示之鎖相迴路單元的 範例。 圖5是依照本發明第二實施例所繪示之產生參考時脈 訊號之資料收發系統的方塊圖。 圖6是依照本發明第二實施例所繪示之產生參考時脈 訊號的方法流程圖。 圖7是依照本發明第三實施例所繪示之產生參考時脈 _ 訊號之資料收發系統的方塊圖。 圖8是依照-本發:明-第三實施例所繪示之產―生參考睡 訊號的方法流程圖。 ^ 圖9是依照本發明第三實施例所繪示之框架起點代 的波形圖。 “ 【主要元件符號說明】 100 :資料收發器 110、220、300、400、520、720 :鎖相迴路單元 } 19 201201516 PSPD-2010-0006 34091twf.doc/n 120、550、750 :資料發送器 130、230、530、730 :資料接收器 200、500、700 :資料收發系統 210、510、710 :壓控振盪器 302 :頻率比較器 304 :相位偵測器 306 :頻率增益暫存器 308 :相位增益暫存器 310 :加法多工器 312 :減法多工器 314 :加法器 316 :減法器 318 :錨暫存器 320 :數位控制振盪器 322 :數位控制暫存器 324:控制器 402 :相位頻率偵測器 404 :電壓充電泵 406 :迴路濾波器 408 :電壓控制振盪器 532 :頻率檢測器 534 :頻率比較器 534、736 :鎖頻控制器 540、740 :數位類比轉換器 201201516 PSPD-2010-0006 34091twf.doc/n 732 :時脈資料回復電路 734 :框架起點解碼器 900 :輸入資料串流 910、920 :框架起點代碼 S602〜612 :本發明第二實施例之產生參考時脈訊號方 法的步驟

讀〜814:本發明第三實施例之產生參考時脈訊號方 法的步驟

ί S1 21

Claims (1)

1. 201201516 PSPD-2010-0006 34091twf.doc/n 七、申請專利範園： 1.一種產生參考時脈訊號的資料收發系統，包括： 一壓控振盪器，用以產生一參考時脈訊號； 一鎖相迴路單元’耦接該壓控振盪器，用以增加該參 考時脈m號的一時脈頻率，以產生一鎖相迴路時脈訊號； 以及 一資料接收器’耦接該鎖相迴路單元及該壓控振盪 器’用以接收一輸入資料串流與該鎖相迴路時脈訊號，並 將該鎖相迴路時脈訊號與該輸入資料串流之一時脈訊號比 較，據以輸出一電壓調整訊號至該壓控振盪器，其中 該壓控振盡器根據該電壓調整訊號調整所產生之該 參考時脈訊號的時脈頻率，以將該鎖相迴路單元產生之該 鎖相迴路時脈訊號的時脈頻率鎖定至該輸入資料串流之該 時脈訊號的一基本頻率。 ^2·如中請專利㈣第1項所述之資料收發系統，其中 該資料接收器包括：

   ，頻率檢測器，用以接收該輸入資料串流，並比較言 鎖相迴路時觀號的時軸率·輸人資料核之該時用 訊號的該基本解’據以產生—鮮調整訊號 ;以及 -鎖頻控制II ’肖以純該鮮調整訊狀該鎖相这 路時脈訊號，以產生該電壓調整訊號。 3.如申請專利範圍第2項所述;^資料收發系統 該頻率比較器包括： 在該輸人資料_流之該時脈城的該基本頻率大於 22 201201516 ^010-0006 34091twfd〇c/n ，鎖相迴路時脈訊號的時脈頻料，輸出-邏輯高的該頻 率調整訊號；以及 s ，在該輪入資料串流之該時脈訊號的該基本頻率小於 =鎖相迴路時脈訊號的時脈頻率時，輸出一邏輯低的該 率調整訊號。 4·如申請專利範圍第3項所述之資發系 該鎖頻控制器包括·· /、中 二在^收到該邏輯高的該頻率調整訊號時，調高該電壓 調整訊號的-數值’以㈣賴控紐雜高該參 訊號的時脈頻率；以及 在接收到該邏輯低的該頻率調整訊號時，調低該電壓 調整訊號的雜值’啸繼壓控振1騎_參 訊號的時脈頻率β 5.如申請專利範，丨項所述之f料收發 該資料接收器包括： /、中 、一時脈資料回復電路，接收該輸入資料串流及該鎖相 迴路時脈訊號，並使用讓鎖相迴路時膝訊號作為參 脈，以轉換所接收的該輸入資料串流為一重新計時資料 流； 一，架起點解碼器，找出該重新計時資料串流之多個 框架中每-框架的-框架起點，以產生—框架起點. 以及 一鎖頻控制器，接收該框架起點解碼器所產生之該也 框架起點訊號及該鎖相迴路時脈峨，並利賴鎖相 u] 23 201201516 fsrwui0-0006 34091twf.doc/n =脈訊號計數該些_起點職，據崎生該電壓調整訊 疏。 ㈣請專利範圍第5項所述之資料收發系統，其中 計數之該些框架起點訊號的-數目 在該數目小於該鮮·值時，調高該電壓調整訊號的一 率；以^控綱提高該參考時脈訊號的時脈頻 佶目大於該標準值時，調低電壓調整訊號的該數 值，以控制該壓控振盈器降低該參考時脈訊號的時脈頻率。 ㈣Μ如申et專利範圍第1項職之資料收發系統，其中 振盪器包括根據該電_整訊號，將所產生之該參 時脈訊號的時脈頻率提高或降低一頻率階級。 / 访相安如中％專利範圍第7項所述之資料收發系統，其中 =率階級為簡控縫器之―頻率增 的乘積》 又丨 括.9·如申請專概圍第8項所述之資料收發系統，更包 收。。數位類比轉換器，配置於該壓控振盪器及該資料接 ，之間丄轉換該資料接收器輸出之該電壓調整訊號為該 =化H娜祕控振盪器職生之該參考時 唬的時脈頻率。. 10.如申請專利範圍第1項所述之資料收發系統，更 24 201201516 ^^l»-2010-0006 34091twf.doc/n 一資料發送器，耦接該鎖相迴路單元，接收一輸出資 料串流與該鎖相迴路時脈峨，並域觸相迴路時脈二 號發送該輸出資料串流。 ° 11. 一種產生參考時脈訊號的方法，包括下列步驟： 利用一壓控振盪器產生一參考時脈訊號； 增加該參考時脈訊號的—時脈辭，喊生— 路時脈訊號； η將該鎖相迴路時脈訊號與一輪入資料串流之一時脈 訊號比較，據以輸出一電壓調整訊號；以及 根據該電壓調整訊號調整該壓控振盪器所產生之該 參考時脈訊號_脈鱗，以將職生之該鎖相迴路時^ 訊號的時脈解敎至雜人㈣串流之辦脈訊 基本镅a。

   12.如申請專利範圍第U項所述之方法，其中將該鎖 相迴路時脈訊號與該輸人㈣枝之_脈城比較，據 以輸出該電壓調整訊號的步驟包括： 魏該輸入資料-串流，並比較該她迴路時脈訊號的 時脈頻率及該輸人資料串流之斜脈訊號的該基本頻率， 據以產生一頻率調整訊號；以及 接收該頻率調整訊號及該鎖相迴路時脈訊號，以產生 該電壓調整訊號。 ,I3·如申請專利範圍第12項所述之方法，其中比較該 =迴路時脈訊號的時脈頻率及該輸人資料串流之該時脈 »號的該基本解，據喊生該頻率輕訊朗步驟包括:

   25 201201516 rarwu 10-0006 34091tw£doc/n 該輸人㈣串流之該時脈訊號_基本頻率大於 ==號的時脈頻率時’輪出-邏輯高的該頻 ^該輸人資料串流之該時脈訊號的該基本頻率小於 ==時脈訊號的時脈頻率時’輪出一邏輯低的該頻 W14/申料職圍第13顿叙料，其中接收兮 ==該鎖相迴路時脈訊號，以產生該電壓調Ϊ 調整該頻率調整訊號時，調高該電壓 訊號=頻;值以r制該壓控縫器提高該參考時脈 調整邏輯低的該頻率調整訊號時，調低該電· 值’以控爾軸降低該參考時脈 如申請專利範圍第U項所述之 入育料串流為一重新計時資料串流； -框重新計時資料串流之多個框架中每-框架的 忙架起點，以產生-框架起點訊號；以及 接收該些框架起點訊號及該鎖相迴路時脈訊號，並利 26 201201516 咖.2〇_06 34〇9耐d〇c/n 用該鎖相迴_脈喊計數該麵架起 該電壓調整訊號。 ，.訊旒據Μ產生 16.如申請專利範圍第15項 鎖相迴路軸職雜其中利用該 壓調整訊號的步驟包括：架起點訊遗，據以產生該電 比較裝賴找數目與—標準值 • _在該^目小於該標準值時，調高該電壓調整訊號的- 率；以^控制該壓控缝器提高該參考時脈訊號的時脈頻 在該數目大於該鮮㈣，調低電_整訊號的該數 X工制該壓控振盡器降低該參考時脈訊號的時脈頻率。 電壓二觀圍第11項賴之方法，其中根據該 =調整訊賴整該壓控㈣器所產生之該參考時脈訊號 的時脈頻率的步驟包括： 根據該電壓調整訊號，將該壓控振盪器所產生之該參 9考時脈訊號的時脈頻率提高或降低-頻率階級。“ 18. 如申請專利範圍第17項所述之方法，其中該頻率 階級為該壓控振盪器之一頻率增益與一電壓變化量的乘 積。 19. 如申請專利範圍第18項所述之方法，其中在將該 鎖相迴路時脈訊號與該輸入資料串流之該時脈訊號比較， 據以輸出該電壓調整訊號的步驟之後，更包括： 轉換該電塵調整訊號為該電壓變化量，以調整該壓控 [S] 27 201201516 PSFL»-ZUl0-0006 34091twf.doc/n 振盪器所產生之該參考時脈訊號的時脈頻率e 20.如申請專利範圍第18項所述之方法，其中在根 該電壓調整訊號調整該壓控振盪器所產生之該參考時脈= 號的時脈鮮，以騎產生之關相魏時脈訊號的時^ 頻率鎖^該輸人資料串流之猶脈喊的該基本 步驟之後，更包括： ^ 依據該鎖相迴路時絲號發送—輪㈣料串流。

   28