[go: up one dir, main page]

TW201201276A - Plasma etching method, plasma etching apparatus and computer-readable storage medium - Google Patents

Plasma etching method, plasma etching apparatus and computer-readable storage medium Download PDF

Info

Publication number
TW201201276A
TW201201276A TW100108295A TW100108295A TW201201276A TW 201201276 A TW201201276 A TW 201201276A TW 100108295 A TW100108295 A TW 100108295A TW 100108295 A TW100108295 A TW 100108295A TW 201201276 A TW201201276 A TW 201201276A
Authority
TW
Taiwan
Prior art keywords
film
plasma etching
amorphous carbon
carbon layer
upper electrode
Prior art date
Application number
TW100108295A
Other languages
English (en)
Other versions
TWI525700B (zh
Inventor
Sung-Tae Lee
Masahiro Ogasawara
Junichi Sasaki
Naohito Yanagida
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201201276A publication Critical patent/TW201201276A/zh
Application granted granted Critical
Publication of TWI525700B publication Critical patent/TWI525700B/zh

Links

Classifications

    • H10P50/73
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H10P14/6514
    • H10P14/6927
    • H10P50/242
    • H10P50/267
    • H10P50/283
    • H10P76/2041

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

201201276 六、發明說明: 【發明所屬之技術領域】 本發明是有關電漿蝕刻方法’電漿蝕刻裝置及電腦記 憶媒體。 【先前技術】 以往,在半導體裝置的製造工程中,是經由光阻劑等 的遮罩來進行電漿蝕刻處理,將矽氧化膜等的被蝕刻膜形 成所望的圖案。如此的電漿蝕刻裝置,例如有電容耦合型 的電漿蝕刻裝置爲人所知,其係於下部電極與上部電極之 間施加高頻電力,使產生電漿,該下部電極是兼具載置半 導體晶圓等基板的載置台,該上部電極是配置成與此下部 電極對向。 藉由上述的電漿蝕刻,在矽氧化膜或矽氮化膜等的絕 緣膜中形成孔的工程中,有孔深度變深,遮罩的膜厚變薄 的傾向’難以取得垂直的孔形狀。因此,在電漿蝕刻製程 ’有用以取得良好的開口性及選擇性的各種開發被進行。 例如’在上述電容耦合型的電漿蝕刻裝置,有可對上部電 極施加直流電壓來取得良好的開口性及選擇性者被提案( 例如參照專利文獻1 )。 [先行技術文獻] [專利文獻] [專利文獻1]特開2008-21791號公報 201201276 【發明內容】 (發明所欲解決的課題) 如上述般,在電漿蝕刻製程,渴望開發一種即使爲深 度深的孔,還是可蝕刻成良好的形狀之技術。 本發明是在於應付上述以往的情事者,提供一種即使 爲深度深的孔,還是可以蝕刻成良好的形狀之電漿蝕刻方 法,電漿蝕刻裝置及電腦記憶媒體。 (用以解決課題的手段) 本發明的電漿蝕刻方法之一形態,係藉由光阻劑層、 有機系的反射防止膜、SiON膜、及非晶形碳層來構成多 層遮罩,且藉由成爲最終的遮罩的非晶形碳層的圖案來電 漿蝕刻位於上述非晶形碳層的下層之矽氧化膜或矽氮化膜 9 該光阻劑層係形成有預定的圖案, 該有機系的反射防止膜係位於上述光阻劑層的下層, 該SiON膜係位於上述反射防止膜的下層, 該非晶形碳層係位於上述SiON膜的下層, 其特徵爲: 開始上述矽氧化膜或上述矽氮化膜的電漿蝕刻時的初 期遮罩爲:在上述非晶形碳層上剩下上述SiON膜的狀態 ,且上述非晶形碳層的膜厚/剩下的上述Si ON膜的膜厚 -6- 201201276 [發明的效果] 若根據本發明,則即使爲深度深的孔,還是可蝕刻成 良好的形狀之電漿蝕刻方法,電漿蝕刻裝置及電腦記憶媒 體。 【實施方式】 以下,參照圖面說明有關本發明的實施形態。圖1是 擴大顯示作爲本實施形態的電漿蝕刻方法的被處理基板之 半導體晶圓的剖面構成》又,圖2是表示本實施形態的電 漿蝕刻裝置的構成。首先,參照圖2來說明有關電漿蝕刻 裝置的構成。 電漿蝕刻裝置是構成氣密,具有被電性地成爲接地電 位的處理腔室1。此處理腔室1是呈圓筒狀,例如由鋁等所 構成。在處理腔室1內設有水平支撐被處理基板的半導體 晶圓W之載置台2。載置台2是例如以鋁等所構成,具有作 爲下部電極的機能。此載置台2是經由絕緣板3來被導體的 支撐台4所支撐。並且,在載置台2的上方的外周設有例如 以單結晶矽所形成的聚焦環5。而且,以能夠包圍載置台2 及支撐台4的周圍之方式設有例如由石英等所構成的圓筒 狀的內壁構件3 a。 在載置台2是經由第1整合器lla來連接第1RF電源10a ’又,經由第2整合器lib來連接第2RF電源l〇b。第1RF電 源10a是電漿產生用者,由此第1RF電源l〇a供給預定頻率 201201276 (27MHz以上例如40MHz )的高頻電力至載置台2。又, 第2RF電源10b是離子引入用(偏壓用)者,可由此第2RF 電源l〇b供給比第1RF電源10a低的預定頻率(13. 5 6MHz以 下,例如2MHz )的高頻電力至載置台2。另一方面,在載 置台2的上方,以能夠和載置台2平行對向的方式,設置具 有作爲上部電極的機能之淋浴頭16,淋浴頭16與載置台2 可形成具有作爲一對的電極(上部電極與下部電極)之機 能。 在載置台2的上面設有用以靜電吸附半導體晶圓w的 靜電吸盤6。此靜電吸盤6是使電極6a介於絕緣體6b之間來 構成,在電極6a連接直流電源12»然後,藉由從直流電源 12施加直流電壓至電極6a,可構成利用庫倫力來吸附半導 體晶圓W。 在支撐台4的內部形成有冷媒流路4a,在冷媒流路4a 連接冷媒入口配管4b、冷媒出口配管4c。然後,藉由使適 當的冷媒,例如冷卻水等循環於冷媒流路4a之中,可將支 撐台4及載置台2控制成預定的溫度。並且,以能夠貫通載 置台2等的方式,設有用以供給氦氣體等的冷熱傳達用氣 體(背側氣體)至半導體晶圓W的背面側之背側氣體供給 配管30,此背側氣體供給配管30是被連接至未圖示的背側 氣體供給源。藉由該等的構成,可將藉由靜電吸盤6來吸 附保持於載置台2上面的半導體晶圓W予以控制成預定的 溫度。 上述的淋浴頭16是設於處理腔室1的頂壁部分。淋浴 -8- 201201276 頭16具備本體部16a及成爲電極板的上部頂板16b,經由絕 緣性構件45來被處理腔室1的上部所支撐。本體部16a是由 導電性材料,例如表面被陽極氧化處理的鋁所構成,以能 夠在其下部裝卸自如地支撐上部頂板16b的方式構成。 在本體部16a的內部設有氣體擴散室16c,以能夠位於 此氣體擴散室16c的下部之方式,在本體部16a的底部形成 有多數的氣體通流孔16d。並且,在上部頂板16b中,以能 夠在厚度方向貫通該上部頂板16b的方式,將氣體導入孔 16e設成不與上述的氣體通流孔16d重疊。藉由如此的構成 ,被供給至氣體擴散室16c的處理氣體可經由氣體通流孔 16d及氣體導入孔16e來淋浴狀地分散至處理腔室1內。另 外,在本體部16a等中設有用以使冷媒循環之未圖示的配 管,可在電漿蝕刻處理中使淋浴頭16冷卻至所望溫度。 在上述的本體部16a中形成有用以導入處理氣體至氣 體擴散室16c的氣體導入口 16f。在此氣體導入D16f連接 氣體供給配管15a,在此氣體供給配管15 a的另一端連接用 以供給蝕刻用或處置用的處理氣體之處理氣體供給源1 5。 在氣體供給配管1 5a中,從上游側依序設有質量流控制器 (MFC ) 15b、及開閉閥VI。然後,電漿蝕刻用的處理氣 體會從處理氣體供給源15經由氣體供給配管15a來供給至 氣體擴散室16c,從此氣體擴散室16c經由氣體通流孔16d 及氣體導入孔16e來淋浴狀地分散供給至處理腔室1內。 作爲上述上部電極的淋浴頭1 6是經由低通濾波器( LPF ) 5 1來電性連接可變直流電源52。此可變直流電源52 201201276 可藉由開啓·關閉開關53來進行給電的開啓·關閉。可變直 流電源52的電流·電壓以及開啓·關閉開關53的開啓·關閉 可藉由後述的控制部60來控制。另外,如後述般,從第 1RF電源10a、第2RF電源10b施加高頻至載置台2而於處理 空間產生電漿時,因應所需,開啓·關閉開關53會藉由控 制部60來開啓,對作爲上部電極的淋浴頭16施加預定的直 流電壓。 以能夠從處理腔室1的側壁延伸至比淋浴頭1 6的高度 位置更上方的方式設有圓筒狀的接地導體la»此圓筒狀的 接地導體la是在其上部具有頂壁。 在處理腔室1的底部形成有排氣口 71,此排氣口 71是 經由排氣管72來連接排氣裝置73。排氣裝置73具有真空泵 ,可藉由使該真空泵作動來將處理腔室1內減壓至預定的 真空度。另一方面,在處理腔室1的側壁設有晶圓W的搬 出入口 74,在此搬出入口 74設有開閉該搬出入口 74的閘閥 75 〇 圖中76,77是裝卸自如的沈積物屏蔽。沈積物屏蔽76 是沿著處理腔室1的內壁面設置,具有防止在處理腔室1附 著蝕刻副生成物(沈積物)的任務,在此沈積物屏蔽76之 與半導體晶圓W大致相同高度位置設有直流連接至接地的 導電性構件(GND塊)79,藉此防止異常放電》 上述構成的電漿蝕刻裝置是藉由控制部60來統括性地 控制其動作。在此控制部60設有:具備CPU控制電漿蝕刻 裝置的各部之製程控制器61、使用者介面62、及記憶部63 201201276 使用者介面62是由:工程管理者爲了管理電漿蝕刻裝 置而進行指令的輸入操作之鍵盤、及使電漿蝕刻裝置的運 轉狀況可視化顯示的顯示器等所構成。 在記憶部63中儲存記億有用以在製程控制器6 1的控制 下實現在電漿蝕刻裝置所被實行的處理之控制程式(軟體 )或處理條件資料等的處方。然後,因應所需,以來自使 用者介面62的指示等,從記億部63叫出任意的處方,使實 行於製程控制器6 1,在製程控制器6 1的控制下,在電漿蝕 刻裝置進行所望的處理。並且,控制程式或處理條件資料 等的處方是利用儲存於電腦可讀取的記億媒體(例如硬碟 、CD、軟碟、半導體記憶體等)等的狀態者,或亦可從 其他的裝置,例如經由專線來隨時傳送,上線利用。 說明有關在如此構成的電漿蝕刻裝置,電漿蝕刻形成 於半導體晶圓W的矽氧化膜或矽氮化膜、非晶形碳層、 SiON膜、有機系的反射防止膜(BARC )等的程序。首先 ,閘閥75會被開啓,半導體晶圓W會藉由未圖示的搬送機 械手臂等經由未圖示的裝載鎖定室來從搬出入口 74搬入至 處理腔室1內,載置於載置台2上。然後,使搬送機械手臂 退避至處理腔室1外,關閉閘閥75。然後,利用排氣裝置 73的真空泵,經由排氣口 71來將處理腔室1內排氣。 在處理腔室1內形成預定的真空度之後,在處理腔室1 內從處理氣體供給源I5導入預定的處理氣體(蝕刻氣體) ,將處理腔室1內保持於預定的壓力,在此狀態下,從第 -11 - 201201276 1RF電源10a供給頻率例如爲40MHz的高頻電力至載置台2 。並且,爲了離子引入,從第2RF電源10b供給頻率例如 爲2.0MHz的高頻電力(偏壓用)至載置台2。此時,從直 流電源12施加預定的直流電壓至靜電吸盤6的電極6a,半 導體晶圓W是藉由庫倫力來被吸附於靜電吸盤6。 此情況,如上述般,藉由對下部電極的載置台2施加 高頻電力,在上部電極的淋浴頭16與下部電極的載置台2 之間形成電場。在半導體晶圓W所存在的處理空間產生放 電,利用藉此形成的處理氣體的電漿,來蝕刻處理形成於 半導體晶圓W上的矽氧化膜或矽氮化膜.、非晶形碳層、 Si ON膜、有機系的反射防止膜(B ARC )等。 在此,如前述般,因爲在電漿處理中可對淋浴頭16施 加直流電壓,所以具有其次那樣的效果。亦即,依製程, 有時被要求高電子密度且低離子能量的電漿。若在如此情 況使用直流電壓,則一方面被打入半導體晶圓W的離子能 量會被抑制,一方面電漿的電子密度會增加,藉此成爲半 導體晶圓W的蝕刻對象的膜的蝕刻速率會上昇,且往設於 蝕刻對象的上部之成爲遮罩的膜的濺射速率會降低,選擇 性會提升。並且,具有使光阻劑層硬化的作用,可使光阻 劑層的殘膜量增大。 然後,一旦上述的蝕刻處理終了,則高頻電力的供給 、直流電壓的供給及處理氣體的供給會被停止,以和上述 的程序相反的程序,從處理腔室1內搬出半導體晶圓W。 其次,參照圖1說明有關本實施形態的電漿蝕刻方法 -12- 201201276 。圖1是擴大模式性地顯示作爲本實施形態的被處理基板 之半導體晶圓W的要部剖面構成。如圖1 ( a )所示,在半 導體晶圓W中’其最上層形成有光阻劑層1〇1,其係被圖 案化成預定的形狀,亦即在預定位置形成有孔。 在光阻劑層101的下側形成有機系的反射防止膜( BARC ) 102 ’在有機系的反射防止膜102的下側形成SiON 膜103,在SiON膜103的下側形成非晶形碳層1〇4。 在上述非晶形碳層1 04的下側形成作爲被蝕刻層的矽 氧化膜105 (或矽氮化膜)。形成於此矽氧化膜1〇5上的上 述光阻劑層1 〇 1、反射防止膜1 02、SiON膜1 03、非晶形碳 層104是構成多層遮罩。 然後,將上述構造的半導體晶圓W收容於圖2所示的 電漿蝕刻裝置的處理腔室1內,載置於載置台2,由圖1 (a )所示的狀態,以光阻劑層1 〇 1作爲最初的遮罩,首先, 蝕刻有機系的反射防止膜(BARC ) 102及Si ON膜103,成 爲圖1 ( b )的狀態。此時,以光阻劑層1 〇 1的殘膜量所具 有的程度多爲理想。 其次,以剩下的光阻劑層1 〇 1及被蝕刻的有機系的反 射防止膜(BARC ) 102及SiON膜103作爲遮罩,蝕刻非晶 形碳層1 04,成爲圖1 ( c )所示的狀態。最終是如圖1 ( d )所示,以非晶形碳層1 〇 4作爲遮罩,蝕刻矽氧化膜1 〇 5 » 此矽氧化膜105是厚度爲2500nm以上,在本實施形態是厚 度爲 2600nm。 圖1(c)是表示開始矽氧化膜105的蝕刻時的初期遮 -13- 201201276 罩的狀態。開始此矽氧化膜1 〇5的蝕刻時的初期遮罩是形 成在非晶形碳層1 04 (在本實施形態是厚度850nm )上剩 下SiON膜103的狀態。在本實施形態中,此時的非晶形碳 層104的膜厚與剩下的SiON膜103的膜厚的比是形成: 非晶形碳層的膜厚/剩下的SiON膜的膜厚S 14 更理想是: 非晶形碳層的膜厚/剩下的SiON膜的膜厚S 13.6。 亦即,本實施形態的情況,以在厚度8 5 Onm的非晶形 碳層104上剩下約60.0nm以上,更理想是62.5nm以上的厚 度的SiON膜的狀態,作爲開始矽氧化膜105的蝕刻時的初 期遮罩。藉此,如圖1 (d)所示,可增大在矽氧化膜105 的蝕刻終了的時間點剩下的非晶形碳層1 04的膜厚(殘膜 量)。並且,藉此可進行形狀佳的矽氧化膜1 〇5的蝕刻》 圖3是表示實施例的矽氧化膜1 05的蝕刻終了的時間點 的晶圓的狀態的電子顯微鏡照片,圖3 (a)是表示晶圓的 中央部,圖3 (b)是表示晶圓的周緣部,在下部顯示的電 子顯微鏡照片是擴大顯示在上部顯示的電子顯微鏡照片的 開口附近。 此情況,開始矽氧化膜1 05的蝕刻時的初期遮罩是非 晶形碳層104的膜厚/剩下的SiON膜103的膜厚(殘膜量)= 約13.6 ’圖3 ( a )的非晶形碳層1〇4的膜厚(殘膜量)是 645nm’圖3(b)的非晶形碳層1〇4的膜厚(殘膜量)是 60Onm。如此,若在最後蝕刻終了的時間點增大在矽氧化 膜1 〇 5上剩下的非晶形碳層1 〇4的膜厚(殘膜量),則矽氧 -14- 201201276 化膜105的孔形狀會形成大致垂直,可抑制彎曲等的發生 。另外,非晶形碳層104的膜厚/剩下的SiON膜103的膜厚 (殘膜量)是只要約1 4程度以下即可。 圖4是表示比較例的矽氧化膜1 05的蝕刻終了的時間點 的晶圓的狀態的電子顯微鏡照片。圖4(a)是表示晶圓的 中央部,圖4(b)是表示晶圓的周緣部,在下部所示的電 子顯微鏡照片是擴大顯示在上部所示的電子顯微鏡照片的 開口附近。 此比較例的情況,開始矽氧化膜1 05的蝕刻時的初期 遮罩是非晶形碳層104的膜厚/剩下的Si ON膜103的膜厚=約 17,圖4(a)的非晶形碳層104的膜厚(殘膜量)是 5 95 nm,圖4 ( b )的非晶形碳層104的膜厚(殘膜量)是 5 4 5nm。如此,比較例的情況,非晶形碳層104的膜厚( 殘膜量)爲未滿600nm,相較於實施例少,在矽氧化膜 105的孔產生彎曲。 上述實施例與比較例的最終非晶形碳層1 04的殘膜量 是大致有50nm的不同。圖5是表示開始矽氧化膜105的蝕 刻時的初期遮罩的Si ON膜103的殘膜增加量與非晶形碳層 1 04的殘膜增加量的關係的結果。如同圖所示,可知爲了 使非晶形碳層104多剩下大致40〜6Onm,而需要使初期遮 罩的SiON膜的膜厚(殘膜量)增加1〇〜i5nm程度。 在上述實施例中,電漿餽刻是按照以下的處方來進行 。此處方是由控制部60的記憶部63讀出,取入至製程控制 器6 1,製程控制器6 1會根據控制程式來控制電漿蝕刻裝置 -15- 201201276 的各部,藉此實行按照所讀出的處方之電漿蝕刻處理工程 (有機系的反射防止膜102及SiON膜103的蝕刻) 處理氣體:CF4/CHF3/C4F8/02 = 240/60/1 0/1 0 seem 壓力:1 6.0 P a ( 1 2 0 mTo r r ) 直流電壓:1100V (施加之直流電壓的値是依施加之 高頻電力的條件,大約在400V〜1100V的範圍施加) 高頻電力(HF/LF) : 300/300W 溫度(上部/側壁部/下部):95/60/0°C 時間:80秒 (非晶形碳104的蝕刻) 處理氣體:〇2/COS = 740/5 seem 壓力:2.66Pa ( 20mTorr ) 高頻電力(HF/LF) : 2800/3000W 溫度(上部/側壁部/下部):95/60/0°C 時間:4 0秒 (矽氧化膜105的蝕刻) 處理氣體:C4F8/Ar/O2 = 60/450/59 seem 壓力:2.66Pa ( 20mTorr)
高頻電力(HF/LF) : 2000/4500W 直流電壓:1 100V -16- 201201276
溫度(上部/側壁部/下部):95/60/0〇C 時間:2分3 0秒 上述有機系的反射防止膜102及SiON膜103的蝕刻是 將高頻電力降低爲300W/300W,且將氧流量降低爲10sccm 。藉此’可使對光阻劑層101的選擇比提升,可使在終了 非晶形碳104的蝕刻的時間點的SiON膜103的殘膜量增大 爲60nm以上。另外,若將高頻電力例如設爲 1500W/1500W,將氧流量設爲30sccm,則SiON膜103的殘 膜是減少至55nm前後。 並且,有機系的反射防止膜102及Si ON膜103的蝕刻 是對上部電極施加直流電壓來進行蝕刻爲理想。因爲若如 此對上部電極施加直流電壓來進行蝕刻,則會產生使光阻 劑層101硬化的作用,可增大其殘膜量。如此的作用是若 縮小上部電極與下部電極(載置台)的間隔,例如30mm 程度,則會更顯著。因此,較理想是在縮小上部電極與下 部電極(載置台)的間隔之狀態下,對上部電極施加直流 電壓。 圖6(a)〜(C)是表示在矽氧化膜的蝕刻之往上部 電極的直流電壓的施加與遮罩殘膜量的關係的電子顯微鏡 照片。圖6 ( c )的電子顯微鏡照片爲無施加直流電壓時, 圖6(b)的電子顯微鏡照片爲施加600V的直流電壓時, 圖6 ( a)的電子顯微鏡照片爲施加1〇5〇V的直流電壓時。 另外,在圖6(a)〜(c)中,在上部所示的電子顯微鏡 照片是顯示半導體晶圓的上面的狀態,在下部所示的電子 -17- 201201276 顯微鏡照片是顯示半導體晶圓的縱剖面構成。 如圖6所示,藉由往上部電極之直流電壓的施加,相 較於無施加直流電壓時,可使遮罩殘膜量在600V時增加 約60nm,在1 05 0V時增加約83nm。另外,圖6所示的例是 進行矽氧化膜的蝕刻時,但在使用氟化碳系的蝕刻氣體之 有機系的反射防止膜等的蝕刻中也是形成同樣的結果。圖 6所示的情況的蝕刻條件是如以下所示般。 處理氣體:C4F8/C4F6/C3F8/Ar/02 = 3 7/5/2 8/450/59 seem 壓力:3.99Pa ( 30mTorr ) 高頻電力(HF/LF) : 1 500/4500W 時間:6 0秒 另外,通常,在蝕刻有機系的反射防止膜時,是以含 更多氧的蝕刻氣體來進行蝕刻。若在如此含更多氧的蝕刻 氣體的條件下對上部電極施加直流電壓,則蝕刻氣體中的 氧與上部電極的矽會反應而形成矽氧化膜。結果,因爲矽 氧化膜是絕緣膜,所以會導致作爲上部電極的機能降低。 但,藉由減少蝕刻氣體中的氧,即使施加直流電壓,還是 可抑制形成矽氧化膜。 另一方面,由於非晶形碳1 04的蝕刻是有機膜的蝕刻 ,因此是在直流電壓不施加於上部電極來進行蝕刻。由於 此非晶形碳1 04的蝕刻是光阻劑層1 0 1及有機系的反射防止 膜102也被蝕刻,因此最終是以SiON膜103作爲遮罩,進 行非晶形碳104的蝕刻。但,在反射防止膜102及SiON膜 -18- 201201276 103的蝕刻時,藉由增多光阻劑層101的殘膜量,可增多 SiON膜103的殘膜量。並且,在此非晶形碳104的蝕刻中 ,藉由使壓力上昇,例如將壓力設爲6.65Pa( 5 0mTorr ) 程度,也可增多在非晶形碳1 04的蝕刻終了的時間點的 SiON膜103的殘膜量。 矽氧化膜105的蝕刻,如上述般,較理想是對上部電 極施加直流電壓。又,矽氧化膜105的蝕刻,通常爲了提 高與非晶形碳104的選擇比,而以沈積物多的氣體系來進 行蝕刻,但本實施形態因爲使用在非晶形碳1 04上剩下厚 SiON膜103的狀態的初期遮罩,所以可在沈積物少的條件 下進行蝕刻。藉此,可提高脫模性,形成良好的形狀的孔 〇 可是,在上述那樣形成深度深的孔時,有時會發生孔 的底部的形狀變形的底部變形(bottom distortion )。此 情況,藉由使載置半導體晶圓W的載置台(下部電極)的 溫度例如形成40°C程度,可抑制底部變形的發生。 如以上說明般,若根據本實施形態及實施例,則即使 爲深度深的孔,還是可抑制彎曲等的發生來蝕刻成良好的 形狀。另外,本發明並非限於上述實施形態及實施例,亦 可實施各種的變形。 【圖式簡單說明】 圖1是表示本發明的電漿蝕刻方法的實施形態的半導 體晶圓的剖面構成圖。 •19- 201201276 圖2是表示本發明的實施形態的電漿蝕刻裝置的槪略 構成圖。 圖3是表示實施例的半導體晶圓的狀態的電子顯微鏡 照片。 圖4是表示比較例的半導體晶圓的狀態的電子顯微鏡 照片。 圖5是表示SiON膜的殘膜量與非晶形碳殘膜量的關係 圖表。 圖6是表示直流電壓的施加所產生之光阻劑的狀態的 變化的電子顯微鏡照片。 【主要元件符號說明】 W :半導體晶圓 1 〇 1 :光阻劑層 102 :有機系的反射防止膜(BARC) 103 : SiON膜 104 :非晶形碳層 105 :矽氧化膜 -20-

Claims (1)

  1. 201201276 七、申請專利範圍: 1. 一種電漿蝕刻方法,係藉由光阻劑層、有機系的反 射防止膜、SiON膜、及非晶形碳層來構成多層遮罩,且藉 由成爲最終的遮罩的非晶形碳層的圖案來電漿蝕刻位於上 述非晶形碳層的下層之矽氧化膜或矽氮化膜, 該光阻劑層係形成有預定的圖案, 該有機系的反射防止膜係位於上述光阻劑層的下層, 該SiON膜係位於上述反射防止膜的下層, 該非晶形碳層係位於上述SiON膜的下層, 其特徵爲: 開始上述矽氧化膜或上述矽氮化膜的電漿蝕刻時的初 期遮罩爲:在上述非晶形碳層上剩下上述SiON膜的狀態, 且上述非晶形碳層的膜厚/剩下的上述SiON膜的膜厚$ 14 〇 2. 如申請專利範圍第1項之電漿蝕刻方法,其中,上 述有機系的反射防止膜、及上述S iON膜的蝕刻係利用電漿 蝕刻裝置在對上述上部電極施加直流電壓的狀態下進行, 該電漿鈾刻裝置係具備:配置於處理腔室內載置基板 的下部電極、及於上述處理腔室內配置成與上述下部電極 對向的上部電極、以及在上述下部電極與上述上部電極之 間施加高頻電力的高頻電源。 3 ·如申請專利範圍第2項之電漿蝕刻方法,其中,上 述非晶形碳層的電漿蝕刻係於不對上述上部電極施加直流 電壓的狀態下進行。 -21 - 201201276 4. 如申請專利範圍第1〜3項中的任一項所記載之電漿 蝕刻方法,其中,上述矽氧化膜或上述矽氮化膜的膜厚爲 2500nm以上,在上述矽氧化膜或上述矽氮化膜中形成深度 爲2500nm以上的孔。 5. —種電漿蝕刻裝置,係具備: 下部電極,其係配置於處理腔室內載置基板: 上部電極,其係於上述處理腔室內配置成與上述下部 電極對向: 處理氣體供給機構,其係對上述處理腔室內供給處理 氣體; 高頻電源,其係於上述下部電極與上述上部電極之間 施加高頻電力:及 直流電源’其係對上述上部電極施加直流電壓, 其特徵係具備一控制部,控制成可在上述處理腔室內 進行如申請專利範圍第1〜4項中的任一項所記載之電漿蝕 刻方法。 6. —種®腦記憶媒體,係記憶有在電腦上動作的控制 程式之電腦記憶媒體,其特徵爲: ± Μ @制1程式係實行時控制電漿蝕刻裝置,而使能夠 進行如申請專利範圍第1〜4項中的任一項所記載之電漿蝕 刻方法。 -22-
TW100108295A 2010-03-12 2011-03-11 Plasma etching method, a plasma etching apparatus and a computer storage medium TWI525700B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055896A JP5568340B2 (ja) 2010-03-12 2010-03-12 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
TW201201276A true TW201201276A (en) 2012-01-01
TWI525700B TWI525700B (zh) 2016-03-11

Family

ID=44352168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108295A TWI525700B (zh) 2010-03-12 2011-03-11 Plasma etching method, a plasma etching apparatus and a computer storage medium

Country Status (6)

Country Link
US (1) US8609549B2 (zh)
EP (1) EP2367199A2 (zh)
JP (1) JP5568340B2 (zh)
KR (1) KR101772701B1 (zh)
CN (1) CN102194686B (zh)
TW (1) TWI525700B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743123B (zh) * 2016-05-26 2021-10-21 日商東京威力科創股份有限公司 電漿處理方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011569A (ko) * 2011-07-22 2013-01-30 삼성전자주식회사 콘택홀 형성 방법 및 이를 형성하기에 적합한 식각 장치
KR101325557B1 (ko) * 2011-12-13 2013-11-05 주식회사 테스 비정질 탄소막 형성 방법
CN103094072B (zh) * 2011-11-01 2016-03-30 无锡华润上华科技有限公司 改善晶圆上栅极光刻关键尺寸均匀性的方法
JP6063264B2 (ja) 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
WO2014042192A1 (ja) * 2012-09-13 2014-03-20 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5956933B2 (ja) * 2013-01-15 2016-07-27 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6157385B2 (ja) 2014-03-11 2017-07-05 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
KR102411067B1 (ko) 2017-05-10 2022-06-21 삼성전자주식회사 3차원 반도체 장치의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985858B2 (ja) 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
KR101051276B1 (ko) 2002-04-02 2011-07-22 다우 글로벌 테크놀로지스 엘엘씨 이중 다마신 배선의 패터닝을 위한 3층 마스킹 구조물
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US20060071301A1 (en) * 2004-10-06 2006-04-06 Luo Shing A Silicon rich dielectric antireflective coating
JP5323306B2 (ja) 2006-07-12 2013-10-23 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US20080014755A1 (en) 2006-07-12 2008-01-17 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8017517B2 (en) 2007-06-07 2011-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
KR100965775B1 (ko) * 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US8470715B2 (en) * 2007-12-21 2013-06-25 Lam Research Corporation CD bias loading control with ARC layer open
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743123B (zh) * 2016-05-26 2021-10-21 日商東京威力科創股份有限公司 電漿處理方法

Also Published As

Publication number Publication date
TWI525700B (zh) 2016-03-11
JP5568340B2 (ja) 2014-08-06
CN102194686B (zh) 2014-05-28
JP2011192718A (ja) 2011-09-29
US8609549B2 (en) 2013-12-17
US20110250761A1 (en) 2011-10-13
KR101772701B1 (ko) 2017-08-29
CN102194686A (zh) 2011-09-21
KR20110103356A (ko) 2011-09-20
EP2367199A2 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
TWI525700B (zh) Plasma etching method, a plasma etching apparatus and a computer storage medium
TWI508164B (zh) Manufacturing method of semiconductor device
CN101826435B (zh) 等离子蚀刻方法及等离子蚀刻装置
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
JP5642001B2 (ja) プラズマエッチング方法
CN100541734C (zh) 等离子体蚀刻方法
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
WO2010047308A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
CN102655086A (zh) 半导体器件的制造方法和计算机存储介质
US8642482B2 (en) Plasma etching method, control program and computer storage medium
TW200952064A (en) Plasma etching method and computer-readable storage medium
JP2006203035A (ja) プラズマエッチング方法
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
CN101471257A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和控制程序
TW201742149A (zh) 蝕刻方法
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
CN101609799A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN101355017A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和存储介质
JP4663368B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
TWI544543B (zh) A manufacturing method of a semiconductor device, and a computer recording medium
JP4684924B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5089871B2 (ja) 半導体装置の製造方法
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees