TW201201274A - Etching processing method - Google Patents

Description

201201274 六、發明說明： 【發明所屬之技術領域】 本發明是有關形成寬高比高的孔等之蝕刻處理方法。 【先前技術】 利用電漿蝕刻處理來從半導體晶圓製造的半導體裝置 中，會被要求形成深度比開口部的直徑大的圖案，例如寬 高比高的孔。 爲了形成寬高比大的孔，大多需要利用電漿中的陽離 子之對象膜的濺射，但此情況，如圖12所示，陽離子122 會滯留在對象膜120中所被形成的孔121的底部，因爲該滯 留的陽離子122而電性阻礙了接著的陽離子123到達孔121 的底部，在孔121之中使接著的陽離子123的進路變更。其 結果，會有孔1 2 1變形等的問題發生。 因應於此，開發了往孔的底部導入電子的手法（例如 參照專利文獻1)。藉此，滯留於孔的底部的陽離子會被 電性中和，接著的陽離子的進路不會有被變更的情形。 [先行技術文獻] [專利文獻] [專利文獻1]特開2007-134530號公報 【發明內容】 (發明所欲解決的課題） 然而，近年來隨著各部的微細化進展，在對象膜中被 -5- 201201274 要求形成寬高比更高的孔’例如寬高比爲30以上的孔。一 旦寬高比形成3 〇以上，則即使利用上述的手法，也會有無 法防止孔變形的問題。 本發明的目的是在於提供一種即使所被形成的圖案的 寬高比高，還是可防止圖案變形之蝕刻處理方法。 段 手 的 題 決 解 以 用 爲了達成上述目的，請求項1記載的蝕刻處理方法， 係於基板處理裝置中，對具有蝕刻對象膜及形成於該飩刻 對象膜上的遮罩膜且載置於上述載置台的基板實施蝕刻處 理之蝕刻處理方法，該基板處理裝置係具備在內部產生電 漿的處理室、配置於該處理室內部的載置台及與該載置台 對向來配置於上述處理室內部的電極，對上述處理室內部 施加比較頻率高的第1高頻電力，對上述載置台施加頻率 比上述第1高頻電力更低的第2高頻電力，對上述電極施加 直流電力， 其特徵係具有： 圖案形狀改良步驟，其係改良形成於上述基板上的遮 罩膜之圖案的形狀；及 對象膜蝕刻步驟，其係利用被改良上述圖案的形狀之 遮罩膜來以電漿蝕刻上述蝕刻對象膜， 在上述圖案形狀改良步驟中，以電漿蝕刻上述遮罩膜 ，在上述對象膜蝕刻步驟中，將上述直流電力施加於上述 電極，且至少將上述第2高頻電力脈衝波狀施加於上述載 -6- 201201274 置台，製作出上述第2高頻電力未被施加於上述載置台的 狀態。 請求項2記載的蝕刻處理方法是在請求項1記載的蝕刻 處理方法中，在上述對象膜蝕刻步驟中，上述第1高頻電 力也脈衝波狀施加，製作出上述第1高頻電力未被施加於 上述處理室內部的狀態。 請求項3記載的蝕刻處理方法是在請求項2記載的蝕刻 處理方法中，在上述對象膜蝕刻步驟中，使上述第！高頻 電力與上述第2高頻電力同步來脈衝波狀施加。 請求項4記載的蝕刻處理方法是在請求項1〜3中的任 一項所記載之蝕刻處理方法，在上述對象膜蝕刻步驟中， 以比產生於上述基板的偏壓電壓的電位更低的電位來將上 述直流電力施加於上述電極。 請求項5記載的蝕刻處理方法是在請求項1〜4中的任 一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中 ’將上述第2高頻電力以頻率爲ΙΚΗζ〜5〇KHz的任一脈衝 波狀施加於上述載置台。 請求項6記載的蝕刻處理方法是在請求項5記載的ϋ刻 處理方法中，上述頻率爲ΙΟΚΗζ〜5〇KHz的其中任—。 請求項7記載的蝕刻處理方法是在請求項1〜6中的任 一項所記載之餓刻處理方法中，在上述對象膜餓刻步驟φ ，脈衝波狀施加的上述第2高頻電力的負載比（duty rati〇 )爲1 0 %〜9 0 %的其中任一。 請求項8記載的餓刻處理方法是在請求項7記載的亥ij 201201274 處理方法中，上述負載比爲50%〜90%的其中任一。 請求項9記載的蝕刻處理方法是在請求項1〜8中的任 一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中 ，上述第2高頻電力未被施加於上述載置台的狀態至少繼 續5微秒。 請求項10記載的蝕刻處理方法是在請求項1〜9中的任 —項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中 形成於上述蝕刻對象膜的圖案的寬高比爲30以上。 請求項11記載的蝕刻處理方法是在請求項1〜10中的 任一項所記載之蝕刻處理方法中，上述遮罩膜爲有機膜， 上述圖案形狀改良步驟係具有使電子接觸於以上述電漿所 蝕刻的遮罩膜，而使上述遮罩膜硬化之遮罩膜硬化步驟。 請求項12記載的蝕刻處理方法是在請求項11記載的蝕 刻處理方法中，在上述遮罩膜硬化步驟中，將上述直流電 力施加於上述電極。 請求項13記載的蝕刻處理方法是在請求項12記載的鈾 刻處理方法中，在上述遮罩膜硬化步驟中，上述被施加的 直流電力的電壓爲-900V以下。 請求項14記載的蝕刻處理方法是在請求項η〜13中的 任一項所記載之蝕刻處理方法中，在上述遮罩膜硬化步驟 中，使從沈積性氣體產生電漿。 請求項15記載的蝕刻處理方法是在請求項1〜10中的 任一項所記載之蝕刻處理方法中，上述遮罩膜爲無機膜。 請求項1 6記載的蝕刻處理方法是在請求項丨5記載的蝕 201201274 刻處理方法中，上述無機膜係至少包含多晶矽膜。 請求項17記載的触刻處理方法是在請求項1〜16中的 任一項所記載之蝕刻處理方法中’在上述圖案形狀改良步 驟中’藉由改良上述圖案的形狀’使上述遮罩膜的孔的形 狀在由上方來眺望時接近真圓。 請求項18記載的蝕刻處理方法是在請求項ι〜17中的 任一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟 中，從至少含氦氣的混合氣體產生電漿。 [發明的效果] 若根據本發明，則因爲形成於基板上的遮罩膜的圖案 形狀被改良’所以可防止形成於遮罩膜的圖案形狀不良反 映到形成於蝕刻對象膜的圖案形狀。並且，在使用圖案形 狀被改良的遮罩膜來以電獎蝕刻餓刻對象膜時，直流電力 被施加於電極，且第2高頻電力被脈衝波狀施加至載置台 ，製作出第2高頻電力未被施加於載置台的狀態，因此可 使電子多量地產生的同時，製作出基板上的鞘層消滅的狀 態，進而可將產生的電子確實地導入至形成於蝕刻對象膜 的圖案的底部。其結果，即使所被形成的圖案的寬高比高 ，還是可防止圖案變形。 【實施方式】 以下，一邊參照圖面一邊說明有關本發明的實施形態 -9 - 201201274 首先，說明有關實行本發明的第1實施形態的蝕刻處 理方法的基板處理裝置。 圖1是槪略顯示實行本實施形態的蝕刻處理方法的基 板處理裝置的構成圖。本基板處理裝置是對作爲基板的半 導體裝置用的晶圓（以下簡稱「晶圓」）實施電漿蝕刻處 理。 在圖1中，基板處理裝置10是具有收容例如直徑爲 3 00m的晶圓W的腔室11，在該腔室11內部配置有載置半導 體裝置用的晶圓W之圓柱狀的基座12。基板處理裝置10是 藉由腔室11的內部側壁及基座12的側面來形成側方排氣路 13。在此側方排氣路13的途中配置有排氣板14。 排氣板Μ是具有多數的貫通孔之板狀構件，具有作爲 將腔室11內部隔開成上部及下部的隔板之機能。在藉由排 氣板14來隔開的腔室11內部的上部（以下稱爲「處理室」 )15如後述般產生電漿。並且，在腔室11內部的下部（以 下稱爲「排氣室（總管（manifold))」）16連接排出腔室 11內部的氣體之排氣管17。排氣板14是捕捉或反射在處理 室15產生的電漿，而防止往總管16的洩漏。 在排氣管 17 連接 TMP( Turbo Molecular Pump)及 DP (Dry Pump)(皆未圖示），該等的泵是將腔室1 1內部抽 真空而減壓。另外，腔室11內部的壓力是藉由APC閥（未 圖示）來控制。 在腔室11內部的基座12是經由第1整合器19來連接第1 高頻電源18，且經由第2整合器21來連接第2高頻電源20, -10 - 201201274 第1高頻電源18是將較高頻率，例如40MHz的電漿生成用 的高頻電力（第1高頻電力）施加於基座I2，第2高頻電源 20是將較低頻率，例如2MHz的離子引入用的高頻電力（ 第2高頻電.力）施加於基座12。藉此，基座12是具有作爲 電極的機能。並且，第1整合器19及第2整合器21是降低來 自基座12的高頻電力的反射，而使高頻電力之往基座12的 施加效率形成最大。 基座12的上部是形成小徑的圓柱從大徑的圓柱的前端 沿著同心軸來突出的形狀，在該上部以能夠包圍小徑的圓 柱之方式形成有階差。在小徑的圓柱的前端配置有陶瓷所 構成的靜電吸盤23，其係於內部具有靜電電極板22。在靜 電電極板22連接第1直流電源24，一旦對靜電電極板22施 加正電位的直流電力，則會在晶圓W之靜電吸盤23側的面 (以下稱爲「背面」）產生負電位，在靜電電極板22及晶 圓W的背面之間產生電位差，藉由該電位差所引起的庫倫 力或Johnsen-Rahbek力來將晶圓W吸附保持於靜電吸盤23 〇 · 並且，在基座12的上部，以能夠包圍被吸附保持於靜 電吸盤23的晶圓W之方式，將聚焦環25載置至基座12的上 部之階差。聚焦環25是由Si所構成。亦即，聚焦環25是由 半導電體所構成，因此電漿的分布域不僅晶圓W上，還會 擴大至該聚焦環25上，使晶圓W的周緣部上之電漿的密度 維持成與該晶圓W的中央部上之電漿的密度同程度。藉此 ，確保在晶圓W的全面所施加之電漿蝕刻處理的均一性。 -11 - 201201274 在腔室11的頂部，以能夠和基座12對向的方式配置有 淋浴頭26。淋浴頭26是具有：例如由矽所構成的上部電極 板27、及可裝卸地垂吊該上部電極板27的冷卻板28、及覆 蓋冷卻板28的蓋體29。上部電極板27是由具有貫通於厚度 方向的多數個氣體孔3 0的圓板狀構件所形成，藉由半導電 體的Si所構成。並且，在冷卻板28的內部設有緩衝室31， 在此緩衝室31連接處理氣體導入管32，處理氣體導入管32 是被連接至處理氣體供給裝置（未圖示）。 處理氣體供給裝置是例如適當地調整各種氣體的流量 比來生成混合氣體，經由處理氣體導入管32、緩衝室31及 氣體孔3 0來將該混合氣體導入至處理室15內部。 並且，在淋浴頭26的上部電極板27連接第2直流電源 33，往上部電極板27施加負電位的直流電力。此時，在上 部電極板27打入陽離子，隨之，上部電極板27放出（二次 )電子來改善處理室15內部的電漿之電子密度分布。 在基板處理裝置10中，往處理室15內部導入之處理氣 體是藉由從第1高頻電源18經由基座12來朝處理室15內部 施加的電漿生成用的高頻電力所激發而成爲電漿。該電漿 中的陽離子是藉由第2高頻電源20所施加於基座12的離子 引入用的高頻電力來朝晶圓W引入，對該晶圓W實施電漿 蝕刻處理》 可是，如上述般，藉由電漿蝕刻處理來形成例如寬高 比爲30以上的孔時，即使利用上述專利文獻1的手法，孔 也會變形。 -12- 201201274 於是，本發明者是在觀察像圖2(A)所示那樣藉由以往 的蝕刻處理方法所變形的孔34之距氧化膜35的表面的深度 分別爲3 00nm (寬高比相當於4 ) 、700nm (寬高比相當於 9) 、1 500nm(寬高比相當於20)及2300nm (寬高比相當 於30)的各水平剖面36a〜36d時，如圖2(B)〜圖2(E)所示 般，確認孔34不僅底部附近變形，比較淺的部分也變形， 且各水平剖面3 6 a〜3 6 d的變形傾向相同。 又，本發明者是在確認像圖2(F)所示那樣孔34的形成 前之氧化膜35上的遮罩膜37的孔38的形狀時，如圖2(G)所 示般，孔3 8是平面視變形，該變形的傾向是與各水平剖面 36a〜36d的變形傾向相同。 再三思考該等被確認的事實結果，本發明者發現孔34 變形的主因是孔38的形狀不良，藉由電漿蝕刻處理在氧化 膜35形成孔34時，遮罩膜37之孔3 8的變形會被反映至孔34 〇 本實施形態的蝕刻處理方法是根據此見解，在氧化膜 中形成孔之前，解除遮罩膜的孔的變形。 以下，詳細說明有關本實施形態的蝕刻處理方法。 圖3是槪略顯示藉由本實施形態的蝕刻處理方法所處 理的晶圓的一部分的構造剖面圖。 在圖3中，晶圓W是具備： 成爲基部的矽部39; 形成於該矽部39上，例如厚度微2600nm的Si02膜40 ( 蝕刻對象膜）； -13- 201201274 形成於該Si02膜40上，例如厚度爲900nm的碳膜41 ; 形成於該碳膜41上之Si ON膜42 ; 形成於該SiON膜42上之BARC膜（反射防止膜）43 ; 及 形成於該6八11(：膜43上且具有使8八尺€：膜43露出的孔44 (圖案）之光阻劑膜45。 碳膜41、Si ON膜42、BARC膜43及光阻劑膜45全是有 機系的膜（有機膜）。 圖4是表示本實施形態的蝕刻處理方法的工程圖。 在圖4中，首先，將晶圓W載置於腔室11內部的基座 12而使吸附保持於靜電吸盤23 (圖4(A))。 其次，藉由排氣管17來將腔室11內部予以減壓，藉由 APC閥來將該內部的壓力設定成例如15mTorr(1.96Pa)，且 使流量例如爲3 00sccm的CO氣體與流量例如爲300sccm的 Ar (氬）氣體的混合氣體從淋浴頭26導入至處理室15內部 ，不往上部電極板27施加直流電力，朝處理室15內部施加 例如200W的電漿生成用的高頻電力，且朝基座12施加例 如300W的離子引入用的高頻電力（圖案形狀改良步驟） 〇 此時，如圖5(A)所示，藉由電漿生成用的高頻電力來 激發混合氣體而產生電漿的同時，起因於離子引入用的高 頻電力，在晶圓W的表面上產生鞘層46。鞘層是因爲電漿 中的電子及陽離子到達晶圓的速度不同所產生的電漿粒子 密度特別是電子密度低的領域，使陽離子朝晶圓加速的同 -14- 201201274 時，阻止電子往晶圓行進。 在此，因爲離子引入用的高頻電力的輸出値比較低， 所以被生成的鞘層46薄，並不那麼加速電漿中的陽離子47 。因此，各陽離子47是減弱濺射光阻劑膜45。此時，構成 孔44的變形的大部分之孔44的下部44a或突出形狀44b會被 優先地濺射除去。並且，電漿中的自由基也與下部44 a或 突出形狀44b優先地化學反應而除去該等。其結果，如圖 5(B)所示那樣變形的孔44的形狀會被改良，接近圖5(C)所 示那樣的真圓形狀。 上述孔44的形狀改良時，在混合氣體中，亦可不是上 述CO氣體，而是例如混合02氣體、C02氣體、H2/N2氣體 、NH3氣體的其中任一，且亦可因應所需更添加稀有氣體 ，例如Ar氣體或02氣體。 並且，腔室11內部的壓力、所被施加的電漿生成用的 高頻電力及離子引入用的高頻電力的輸出値、混合氣體的 流量亦可因應所需變更。例如，亦可取代上述的混合氣體 ，而導入流量例如爲5sccm的02氣體、及流量例如爲 lOsccm的COS氣體、及流量例如爲300sccm的Ar氣體的混 合氣體至處理室15內部。 而且，亦可因應所需，往上部電極板27施加直流電力 。此情況，處理室I5內部的電漿的電子密度分布會被改善 ，可在晶圓W的全表面大致均一地進行孔44的形狀改良。 在上述孔44的形狀改良時，爲了確實地改良孔44的形 狀，至孔44的直徑形成比所望的直徑更大爲止蝕刻光阻劑 -15- 201201274 膜45。隨之，由於光阻劑膜45的膜厚也變薄，所以在Si02 膜40中藉由電漿的蝕刻來形成後述的孔51時，孔51的深度 達到所望値之前恐有光阻劑膜45消耗變無之虞。 本實施形態的蝕刻處理方法是對應於此，在孔44的形 狀改良後，於Si02膜40中形成孔51之前，使光阻劑膜45、 BARC膜43、SiON膜42或碳膜41硬化。例如圖4(B)所示， 在光阻劑膜45等的表面形成硬化層48。 在此是在改良孔44的形狀之後，藉由APC閥來將腔室 11內部的壓力設定成例如50mTorr(6.67Pa)，將流量例如爲 lOOsccm的H2氣體、及流量例如爲40sccm的CF4氣體、及流 量例如爲80 0sccm的Ar氣體的混合氣體導入至處理室15內 部，且往上部電極板27例如施加-900V的直流電力，往處 理室15內部例如施加300W的電漿生成用的高頻電力，另 —方面，往基座12是不施加離子引入用的高頻電力（遮罩 膜硬化步驟）。 此時，如圖6(A)所示，不僅從混合氣體產生電漿，上 部電極板27會放出電子49而提高處理室15內部的電子密度 。並且，起因於電漿生成用的高頻電力，在晶圓W產生自 偏壓（self bias )電壓，起因於該自偏壓電壓，在晶圓W 的表面上產生鞘層50。此鞘層50是極薄，幾乎不阻止電子 49往晶圓W的行進》因此，處理室15內部的電子49會到達 在光阻劑膜45或孔44中露出的BARC膜43而接觸。一般有 機系的膜是一旦與電子接觸則硬化，因此在光阻劑膜45或 BARC膜43的表面形成有硬化層48。而且，電子49不僅與 -16- 201201274 光阻劑膜45接觸’且被摻入至光阻劑膜45或形成於其下的 B ARC膜43、SiON膜42及碳膜41爲止，使該等的膜硬化。 又，由於CF4氣體是沈積性的氣體，因此CF4氣體的電 漿是在與光阻劑膜45反應中產生沈積物，該沈積物是附箸 於光阻劑膜45或BARC膜43的表面，特別是孔44的內部表 面。藉此，可使圖6(B)所示那樣直徑變大的孔44回到圖 6(C)所示那樣具有所望的直徑的孔44。 上述光阻劑膜45等的硬化時，亦可不是上述H2氣體、 CF4氣體及Ar氣體的混合氣體，而是使用例如H2氣體及Ar 氣體的混合氣體、H2氣體、COS氣體及Ar氣體的混合氣體 或COS氣體、CF4氣體及Ar氣體的混合氣體。 並且，腔室11內部的壓力、被施加的直流電力及電漿 生成用的高頻電力的輸出値、混合氣體的流量亦可因應所 需變更，例如亦可將-900 V以下的直流電力施加至上部電 極板27。此情況，可增加從上部電極板27放出的電子量的 同時，可將晶圓W與上部電極板27的電位差的絕對値確保 所定値以上。其結果，可使到達光阻劑膜45或B ARC膜43 而接觸的電子數量增加。 另外，在本實施形態的蝕刻處理方法中，上述孔44的 形狀改良及光阻劑膜45等的硬化是分別各進行1次。 其次，在光阻劑膜45等硬化後，如圖4(C)所示，在 Si〇2膜40中藉由電漿的蝕刻來形成後述的孔51。 在此，在光阻劑膜45等被硬化後，藉由APC閥來將腔 室1 1內部的壓力例如設定成30mTorr(4.00Pa)，將流量例如 -17- 201201274 爲32sccm的C4F6氣體、及流量例如爲16sccm的C4F8氣體、 及流量例如爲24sccm的CF4氣體、及流量例如爲600.sccm的 Ar氣體、及流量例如爲36sccm的02氣體的混合氣體導入至 處理室15內部，且往上部電極板27例如施加-300V的直流 電力，往處理室15內部例如施加2200W的電漿生成用的高 頻電力，往基座12施加例如7800W的離子引入用的高頻電 力（對象膜蝕刻步驟）。 此時，如圖7(A)所示，從混合氣體產生電漿，從上部 電極板2 7放出電子53，但起因於高輸出的離子引入用的高 頻電力，在晶圓W產生自偏壓電壓，起因於該自偏壓電壓 ，在晶圓W的表面上產生鞘層52。此鞘層52是極厚，阻止 電子53往晶圓W行進，另一方面，大幅度加速電漿中的陽 離子54。因此，各陽離子54增強濺射孔44的底部，特別是 在孔44內部蝕刻BARC膜43、SiON膜42、碳膜41，不久蝕 刻露出的Si02膜40。 在上述Si02膜40的蝕刻時，亦可不是上述C4F6氣體、 C4F8氣體、CF4氣體、Ar氣體及02氣體的混合氣體，而是 使用例如C4F6氣體、ΑΓ氣體及02氣體、C4F8氣體、Ar氣體 及〇2氣體的混合氣體或C4F6氣體、C4F8氣體、Ar氣體及02 氣體的混合氣體，且亦可因應所需添加CF4氣體、（：3?8氣 體或COS氣體。 並且，腔室11內部的壓力、被施加的直流電力的輸出 値、電漿生成用的高頻電力及離子引入用的高頻電力的輸 出値、混合氣體的流量亦可因應所需變更。例如，將腔室 -18- 201201274 11內部的壓力例如設定成20mTorr(2_67Pa)，將流量例如爲 50sccm的C4F6氣體、及流量例如爲20sccm的C4F8氣體、及^ 流量例如爲200sCCm的Ar氣體、及流量例如爲553(^„1的〇2 氣體的混合氣體導入至處理室15內部，往上部電極板27例 如施加-3 00V的直流電力，往處理室1 5內部例如施加 1 0 00 W的電漿生成用的高頻電力，往基座12例如施加 7 8 00 W的離子引入用的高頻電力。 在此，各陽離子54是光阻劑膜45也增強濺射，但因爲 光阻劑膜4 5被硬化，所以不會馬上消耗，且即使光阻劑膜 45消耗，也會因爲形成於光阻劑膜45下的BARC膜43、 SiON膜42及碳膜41被硬化，所以該等的膜也不會馬上消耗 。藉此，光阻劑膜45等對Si 02膜40的選擇比會被維持，光 阻劑膜45等可在所定的期間維持作爲遮罩膜的機能。其結 果，在Si02膜40中對應於孔44的場所形成孔51。 在此，一旦Si02膜40被蝕刻而孔51的深度變大，則藉 由鞘層52而被加速進入孔51的陽離子54會滯留於孔51的底 部。在本實施形態的蝕刻處理方法中，爲了使滞留的陽離 子54電性中和，而積極地將電子53導入至孔51的底部。具 體而言，脈衝波狀施加離子引入用的高頻電力及電漿生成 用的高頻電力（對象膜蝕刻步驟）。更具體而言，控制成 以所定的周期來交替重複離子引入用的高頻電力與電漿生 成用的高頻電力皆被施加的第1期間、及離子引入用的高 頻電力與電漿生成用的高頻電力皆未被施加的第2期間° 換言之，使來自第1高頻電源18的電漿生成用的高頻電力 -19- 201201274 調變來施加於基座12的同時，使來自第2高頻電源20的離 子引入用的高頻電力以和電漿生成用的高頻電力的調變同 時序來調變而施加於基座12。施加的調變的典型例是如圖 13(A)所示那樣的脈衝狀的調變。另外，在圖13(A)是代表 性地顯示離子引入用的高頻電力的施加的調變狀態。在圖 13(A)中，離子引入用的高頻電力被施加的期間爲期間A， 離子引入用的高頻電力未被施加的期間爲期間B。在此典 型例是重複離子引入用的高頻電力的ON、OFF。此情況的 離子引入用的高頻電力的波形是形成圖13(B)所示。 圖8是表示電漿生成用的高頻電力、離子引入用的高 頻電力及流動於晶圓的表面附近的電流的關係圖。在圖8 中，横軸是表示時間，縱軸是表示電力値或電流値。 在圖8中，電漿生成用的高頻電力55與離子引入用的 高頻電力56是同步被脈衝波狀施加時，離子引入用的高頻 電力56及電漿生成用的高頻電力55的輸出値會形成0，離 子引入用的高頻電力56及電漿生成用的高頻電力55未被施 加的狀態會被積極地作出。 一旦離子引入用的高頻電力56及電漿生成用的高頻電 力55未被施加，則如圖7(B)所示，鞘層52會消滅。此時， 由於往上部電極板27之負電位的直流電力的施加會被繼續 ，因此藉由往上部電極板27之陽離子的射入所產生的電子 53會以被施加於上部電極板27的負的直流電壓所加速，不 會被鞘層52妨礙，產生朝孔51高速進入的狀態。藉此，滞 留於孔51的底部的陽離子54會被電性中和。 -20- 201201274 在此，往孔51的底部導入之電子的流動是觀察流動於 晶圓的表面附近的電流，如圖8所示，流動於晶圓W的表 面附近的電流57是在離子引入用的高頻電力56及電漿生成 用的高頻電力55的輸出値成爲0之後，經過些微的時間， 具體而言是經過的5 μ秒之後僅僅一瞬間長釘狀流動，然後 電流57的電流値急速下降。 之所以離子引入用的高頻電力56等的輸出値成爲〇之 後，經過5μ秒後電流57流動是因爲離子引入用的高頻電力 56等的輸出値成爲0之後，電子溫度充分降低而至鞘層52 消滅需要5μ秒程度。另一方面，電流57僅僅一瞬間流動， 然後電流57的電流値急速地下降是因爲從上部電極板2 7放 出的電子53的生成所需要的陽離子密度的急劇降低所致β 因此，爲了將一定量的電子53導入至孔51的底部來電性中 和滯留的陽離子54，只要離子引入用的高頻電力56等的輸 出値成爲〇狀態亦即未施加離子引入用的高頻電力56等的 狀態至少繼續5μ秒即可。 因此，脈衝波狀施加的電漿生成用的高頻電力55及離 子引入用的高頻電力是不需要拉長離子引入用的高頻電力 56等的輸出値成爲0的狀態。換言之，亦可提高設定電漿 生成用的高頻電力55及離子引入用的高頻電力56的負載比 。具體而言，只要將負載比設定於10%〜90%的其中任一 即可，最好是設定於50%〜90%的其中任一即可。此情況 ，負載比最高也不過90%’所以可確實地製作出離子引入 用的高頻電力56等未被施加的狀態，進而可確實地導入電 -21 - 201201274 子53至孔51的底部。並且，在離子引入用的高頻電力56等 未被施加的狀態下鞘層52會消滅，所以利用陽離子54的濺 射會降低，Si02膜40的蝕刻效率會降低’但此情況負載比 最低也不過50%，所以可適度地抑制發生鞘層52消滅的狀 態，防止Si02膜40的蝕刻效率降低。另外，在本實施形態 的蝕刻處理方法中，負載比是被設定成70%。 並且，電漿生成用的高頻電力55及離子引入用的高頻 電力56的脈衝波的頻率（脈衝頻率）越高，越可提高電子 53往孔51的底部導入的頻率，因此該頻率最好是高。另一 方面，若該頻率過高，則無法將未施加離子引入用的高頻 電力56等的狀態維持用以消滅鞘層52所需的時間以上。因 此，電漿生成用的高頻電力55及離子引入用的高頻電力56 的脈衝波的頻率是ΙΚΗζ〜50KHz的其中任一爲佳，最好是 ΙΟΚΗζ〜50KHz的其中任一。另外，在本實施形態的蝕刻 處理方法中，該脈衝波的頻率是被設定成10KHz。 在本實施形態的蝕刻處理方法中，即使是在未施加離 子引入用的高頻電力5 6等的狀態中，還是會因爲往上部電 極板27之負電位的直流電力的施加會被繼續，所以上部電 極板27的電位也成爲負。另一方面，一旦離子引入用的高 頻電力56未被施加於基座12，則因爲在晶圓W幾乎不產生 偏壓電壓，所以晶圓W附近的電位是大致成爲〇。因此， 可將晶圓W與上部電極板27的電位差的絕對値確保所定値 以上，該電位差是使電子53往晶圓W引導，所以可促進電 子53之往孔51的底部的導入。並且，藉由繼續往上部電極 •22- 201201274 板27之負電位的直流電力的施加，可繼續來自上部電極板 27的電子53的放出，進而可提高處理室15內部的電子密度 ，藉此可提升電子53往孔51的底部導入的機率。 另外，在本實施形態的鈾刻處理方法中，將電子53導 入至孔51的底部時，是把離子引入用的高頻電力56等的輸 出値設爲〇，但只要將晶圓W與上部電極板27的電位差的 絕對値確保所定値以上，便可將電子53往晶圓W引導，因 此並非一定要將離子引入用的高頻電力5 6等的輸出値設爲 0。例如，當-3 00 V的直流電力被施加至上部電極板27時， 亦可以產生於晶圓W的偏壓電壓能夠形成比-300V更高的 方式來設定離子引入用的高頻電力5 6的値。 然後，繼續電漿生成用的高頻電力55及離子引入用的 高頻電力56的脈衝波狀的施加，如圖4(D)所示，碳膜41會 消耗變無，在Si02膜40中，例如形成寬高比爲30以上的孔 51，一旦在該孔51的底部露出矽部39，則終了本實施形態 的蝕刻處理方法。 若根據本實施形態的蝕刻處理方法，則由於形成於光 阻劑膜45的孔44的形狀會被改良，因此可防止形成於光阻 劑膜45的孔44的形狀不良（變形等）反映到形成於Si02膜 40的孔51的形狀。 又，由於光阻劑膜45等會藉由電子49而被硬化，因此 在Si02膜40被電漿蝕刻時，可防止光阻劑膜45提前消耗， 在Si02膜40中可確實地形成孔51。 而且，在Si02膜40被電漿蝕刻時，負電位的直流電力 -23- 201201274 被施加於上部電極板27，且離子引入用的高頻電力56被脈 衝波狀施加至基座12,製作出離子引入用的高頻電力5 6未 被施加於基座12的狀態，因此可製作出能使電子53多量地 產生的同時，晶圓W的表面上的鞘層52消滅的狀態，進而 可將電子53確實地導入至形成於3丨02膜40的孔51的底部。 其結果，即使所被形成的孔5 1的寬高比高，還是可防 止孔5 1的側部的鼓起或孔5 1的變形的發生。 並且，在本實施形態的蝕刻處理方法中，3102膜40被 電漿蝕刻時，電漿生成用的高頻電力55也被脈衝波狀施加 ，製作出電漿生成用的高頻電力55未被施加於處理室15內 部的狀態，因而可確實地製作出鞘層52消滅的狀態。 而且，在本實施形態的蝕刻處理方法中，電漿生成用 的高頻電力55與離子引入用的高頻電力56會被同步脈衝波 狀施加，因此可製作出電漿生成用的高頻電力5 5及離子引 入用的高頻電力56皆未被施加的狀態，因而可更確實地製 作出鞘層52消滅的狀態》 可是，若電漿生成用的高頻電力55與離子引入用的高 頻電力56被連續地施加（以下稱爲「連續施加時」），則 如圖14(A)所示，沈積物會附著於孔51的間口 63的碳膜41 ，形成突出部41a，間口 63會變窄。 另一方面，若像本實施形態那樣，電漿生成用的高頻 電力55與離子引入用的高頻電力56被同步脈衝波狀施加（ 以下稱爲「脈衝波狀施加時」），則如圖14(B)所示般， 未形成突出部41a，間口 63不會變窄。 -24 - 201201274 本發明者等爲了弄清上述的現象，而進行各種驗證時 ，藉由是否同步施加電漿生成用的高頻電力55與離子引入 用的高頻電力56，確認了在電漿生成時產生於處理室15內 的電子密度或電子溫度會變化。具體而言，如圖15所示， 連續施加時，電子密度不變化，維持高的値，相對的，脈 衝波狀施加時，電子密度是在離子引入用的高頻電力5 6等 未被施加時降低。並且，確認了隨著負載比變小，電子密 度降低的時間會變長。而且，如圖1 6所示，連續施加時， 電子溫度（更具體而言，混合氣體中的Ar氣體激發時的發 光強度）無變化，大致維持一定値，相對的，脈衝波狀施 加時，電子溫度雖一瞬間上升，但比連續施加時低的時間 長，該時間隨著負載比變小而變長。亦即，有關時間，若 取平均，則脈衝波狀施加時的電子密度或電子溫度是比連 續施加時的電子密度或電子溫度低。 一旦電子密度或電子溫度降低，則混合氣體之往自由 基的解離不會進展，解離度降低。一旦解離度降低’則自 由基的附著係數會變高。在此，所謂的自由基的附著係數 是表示自由基衝突於某層時之往該層的附著容易度之指標 ，一旦附著係數變高，則自由基容易附著至某層。另外’ 一旦解離度降低，則自由基的附著係數變高，可想像是因 爲解離度降低表示自由基的能量低，一旦自由基的能量低 ，則自由基只與某層衝突數次便喪失能量，容易滯留於該 處。 亦即，連續施加時，由於電子密度或電子溫度高，所 -25- 201201274 以解離度上昇，另一方面，附著係數降低。其結果，如圖 17(A)所示，從混合氣體產生的自由基、特別是以系的自 由基64即使在碳膜4 1的表面重複衝突，也只慢慢地喪失能 量’所以無附著於碳膜4 1表面的情形，該自由基64到達間 口 63之後才只喪失從碳膜41彈回的能量，就那樣作爲沈積 物附著至間口 63附近的碳膜41。藉此，間口 63會變窄。 另一方面，脈衝波狀施加時，由於電子密度或電子溫 度低，所以解離度降低，另一方面，附著係數變高。其結 果，如圖17(B)所示，從混合氣體產生的CF系的自由基64 —旦衝突於碳膜41的表面，則容易喪失能量，就那樣附著 於碳膜41的表面，因此不會有自由基64到達間口 63的情形 ，間口 6 3不會變窄。 亦即，在本實施形態的蝕刻處理方法中，電漿生成用 的高頻電力55與離子引入用的高頻電力56是被同步脈衝波 狀施加，因此從混合氣體產生的自由基64的附著係數會變 高，自由基64不會到達間口 63，附著於碳膜41的表面。其 結果，間口 63不會變窄，陽離子54可順暢地侵入至孔51， 且不會有陽離子54與突出部41 a衝突而變更進路的情形。 藉此，可確實地防止孔51的側部的鼓起或孔51的變形的發 生。 自由基64的附著係數越高，間口 63變窄的可能性越低 ，因此最好自由基64的附著係數髙，但一般高次的CF系氣 體例如C4F6氣體或C4F8氣體要比低次的CF系氣體例如CF2 氣體或CF4氣體所產生的CF系自由基的附著係數高，因此 -26- 201201274 混合氣體的CF系氣體最好是使用C4F6氣體或C4F8氣體。另 外，c4F6氣體或c4F8氣體的附著係數是0.1〜0·01程度， CF2氣體或cf4氣體的附著係數是0.01〜0.0001程度。 並且，脈衝波狀施加時，負載比越低，電子密度或電 子溫度越低，CF系自由基的附著係數越高，因此最好負載 比低，例如70%以下，最好是50%以下。藉此，可更降低 間口 63變窄的可能性。 在上述本實施形態的蝕刻處理方法中，藉由電漿的蝕 刻來形成孔51時，將C4F6氣體、C4F8氣體、CF4氣體、Ar 氣體及〇2氣體的混合氣體導入至處理室15內部，使由該混 合氣體產生電漿，但稀有氣體亦可取代Ar氣體，而混合He (氦）氣體。 若Ar氣體的陽離子打入由矽所構成的上部電極板27, 則上部電極板27會放出二次電子，但若He氣體的陽離子打 入由矽所構成的上部電極板27，則上部電極板2 7會放出更 多的二次電子。具體而言，矽對He陽離子的打入之二次電 子放出係數是0.172，矽對Ar陽離子的打入之二次電子放 出係數是0.024。因此，藉由取代Ar氣體來混合He氣體， 可增加從上部電極板27放出之二次電子的量。其結果，在 形成孔51時，離子引入用的高頻電力與電漿生成用的高頻 電力皆未被施加的第2期間，可增加往該孔5 1侵入之電子 53的數量，可確實地進行滯留於孔51的底部之陽離子54的 電性中和。 經本發明者等確認，一旦He氣體被激發，則其電子溫 -27- 201201274 度比Ar氣體被激發時的電子溫度更高。因此，一旦在混合 氣體中混合He氣體，則解離度會形成非常高，自由基的附 著係數會大幅度降低。 —旦自由基的附著係數大幅度降低，則如圖1 8所示， 即使自由基65在碳膜41的表面重複衝突，還是會只慢慢地 喪失能量，因此無附著於碳膜41表面的情形，即使自由基 65到達間口 63，還是會因爲尙未喪失能量，所以不會有作 爲沈積物往間口 63附近的碳膜41附著的情形，朝底部進入 孔51內。然後，與孔51的側壁數次程度重複衝突而喪失能 量，就那樣作爲沈積物附著於孔51的側壁而形成沈積薄膜 4 1 b。亦即，不會有間口 63變窄的情形，所以不會有陽離 子54與突出部41 a衝突而變更進路的情形。 又，由於He陽離子是質量比Ar陽離子更大幅度地小， 因此即使衝突於孔5 1的側壁，也不會蝕刻該側壁的情形^ 其結果，可防止孔5 1的側部的鼓起或孔5 1的變形的發 生。 以下，詳細說明有關本發明的第2實施形態的蝕刻處 理方法。 本實施形態是基本上其構成、作用與上述第1實施形 態相同，因此有關重複的構成、作用是省略說明，以下進 行有關相異的構成、作用的說明。 圖9是槪略顯示藉由本實施形態的蝕刻處理方法來處 理的晶圓的一部分的構造的剖面圖》 在圖9中，晶圓Wa是具備： -28- 201201274 成爲基部的矽部39; 形成於該矽部39上，例如厚度爲2600nm的Si〇2膜40 ( 蝕刻對象膜）； 形成於該Si02膜40上的多晶矽膜58;及 形成於該多晶矽膜58上，由Si02所構成的殘渣膜59。 多晶矽膜58及殘渣膜5 9是具有使Si02膜40露出的孔60 〇 殘渣膜59是由作爲在多晶矽膜58形成孔60時使用的硬 質遮罩膜的Si02膜的殘渣所構成。並且，多晶矽膜58及殘 渣膜59全部是無機系的膜（無機膜）。 圖10是表示本實施形態的蝕刻處理方法的工程圖。 在圖10中，首先，使晶圓Wa載置於腔室11內部的基座 12而吸附保持於靜電吸盤23 (圖10(A))。 其次，藉由排氣管17來將腔室11內部予以減壓，藉由 APC閥來將該內部的壓力設定成例如40mTorr(5.33Pa)，使 流量例如爲150sccm的HBr氣體、及流量例如爲5sccm的02 氣體、及流量例如爲7Sccm的NF3氣體的混合氣體從淋浴頭 26導入至處理室15內部，不往上部電極板27施加直流電力 ，朝處理室15內部施加例如900W的電漿生成用的高頻電 力，且朝基座12例如施加150W的離子引入用的高頻電力 (圖案形狀改良步驟）。 此時，如圖11(A)所示，混合氣體被激發而產生電漿 的同時，在晶圓Wa的表面上產生鞘層61。在此亦因爲離子 引入用的高頻電力的輸出値比較低’所以所被生成的鞘層 * 29 - 201201274 61薄，並不那麼加速電漿中的陽離子62。因此，各陽離子 62是減弱濺射多晶矽膜58或殘渣膜59。此時，構成孔60的 變形的大部分之孔60的下部60a或突出形狀60b會被優先地 濺射除去。並且，電漿中的自由基也與下部60a或突出形 狀60b優先地化學反應而除去該等。其結果，如圖1 1 (b)所 示那樣變形的孔60的形狀會被改良，接近圖1 1(C)所示那 樣的真圓形狀。 上述孔60的形狀改良時，在混合氣體中，可不是上述 HBr氣體或NF3氣體，而是例如混合CF4氣體、Cl2等鹵素系 的氣體的其中任一，且亦可因應所需，更添加稀有氣體， 例如Ar氣體或02氣體。 並且，腔室11內部的壓力，被施加的電漿生成用的高 頻電力及離子引入用的高頻電力的輸出値，混合氣體的流 量亦可因應所需變更。例如，可將腔室11內部的壓力設定 成10mT〇rr(1.33Pa)，取代上述的混合氣體，將流量例如爲 50sccm的CF4氣體、及流量例如爲400sccm的Ar氣體、及流 量例如爲2〇Sccm的02氣體的混合氣體導入至處理室15內部 ，不往上部電極板27施加直流電力，朝處理室15內部例如 施加250W的電漿生成用的高頻電力，且朝基座12例如施 加5 00W的離子引入用的高頻電力。 而且，亦可因應所需，朝上部電極板2 7施加直流電力 。此情況，處理室15內部的電漿之電子密度分布會被改善 ，可在晶圓Wa的全表面大致均一地進行孔60的形狀改良。 其次，在改良孔60的形狀之後，如圖10(B)所示，在 -30- 201201274

Si〇2膜40中藉由電漿的蝕刻來形成孔51。此時的處理條件 ，例如腔室11內部的壓力、混合氣體的種類、構成混合氣 體的各種氣體的混合比、往上部電極板27施加的直流電力 的輸出値、電漿生成用的高頻電力的輸出値、及離子引入 用的高頻電力的輸出値是與第1實施形態相同，特別是脈 衝波狀施加離子引入用的高頻電力及電漿生成用的高頻電 力，也是包含其頻率及負載比和第1實施形態相同。藉此 ，可一邊電性中和滯留於孔51的底部之陽離子54，一邊形 成孔5 1。 此時，多晶矽膜58或殘渣膜59是比光阻劑膜45等更難 藉由電漿而消耗，所以即使不硬化多晶矽膜58或殘渣膜59 ，還是可在孔51的形成時，使作爲遮罩膜充分地載置。 然後，如圖10(D)所示，多晶矽膜58或殘渣膜59會消 耗而變無，在Si02膜40中形成孔51，一旦在該孔51的底部 露出矽部39,則完成本實施形態的蝕刻處理方法。 若根據本實施形態的蝕刻處理方法，則形成於多晶矽 膜58或殘渣膜59的孔60的形狀會被改良，因此可防止形成 於多晶矽膜58或殘渣膜59的孔60的形狀不良（變形等）反 映到形成於Si02膜40的孔51的形狀。 又，由於Si02膜40被電漿蝕刻時，負電位的直流電力 被施加於上部電極板27，且離子引入用的高頻電力56被脈 衝波狀施加至基座12，製作出離子引入用的高頻電力56未 被施加於基座12的狀態，因此可將電子53確實地導入至形 成於Si02膜40的孔51的底部。 -31 - 201201274 其結果，即使所被形成的孔5 1的寬高比高，還是可以 防止孔5 1的側部的鼓起或孔5 1的變形的發生。 並且，在本實施形態的蝕刻處理方法中，藉由電漿的 蝕刻來形成孔51時，雖多晶矽膜58或殘渣膜59會作爲遮罩 膜使用，但該等的膜在以電漿蝕刻時的消耗量小。因此， 不需要使多晶矽膜58或殘渣膜59硬化，進而可提升蝕刻處 理方法的效率。 在上述各實施形態的蝕刻處理方法中，電漿生成用的 高頻電力與離子引入用的高頻電力是被同步脈衝波狀施加 ，但只要能夠製作出晶圓W(Wa)的表面上的鞘層消滅的狀 態，該等的高頻電力並不一定要被同步施加。 並且，在上述各實施形態的蝕刻處理方法中，3丨02膜 40被電漿蝕刻時》不僅離子引入用的高頻電力，電漿生成 用的高頻電力也脈衝波狀施加，但只要能夠製作出晶圆 W(Wa)的表面上的鞘層消滅的狀態，電漿生成用的高頻電 力並不一定要脈衝波狀施加。 而且，上述各實施形態的蝕刻處理方法是適用於Si02 膜40，亦即藉由電漿的鈾刻在氧化膜中形成孔時，但亦可 適用於藉由電漿的蝕刻在氮化膜例如SiN膜中形成孔時。 上述各實施形態的蝕刻處理方法是適用於對基座12施 加電漿生成用的高頻電力及離子引入用的高頻電力之基板 處理裝置10，但各實施形態的蝕刻處理方法亦可適用於對 上部電極板施加電漿生成用的高頻電力，且對基座施加離 子引入用的高頻電力之基板處理裝置。 -32 - 201201274 另外，實行上述各實施形態的蝕刻處理方法之基板處 理裝置所實施電漿蝕刻處理的基板並非限於半導體裝置用 的晶圓，亦可爲使用於包含LCD( Liquid Crystal DisPlay )等的FPD ( Flat Panel Display )等之各種基板、或光罩 、C D基板、印刷基板等。 以上，利用上述各實施形態來說明有關本發明，但本 發明並非限於上述各實施形態。 本發明的目的亦可藉由將記錄實現上述實施形態的機 能的軟體程式之記憶媒體供應給電腦等，電腦的CPU讀出 儲存於記憶媒體的程式來執行而達成。 此情況，從記憶媒體讀出的程式本身會實現上述實施 形態的機能，程式及記億該程式的記憶媒體是構成本發明 〇 並且，用以供給程式的記憶媒體是例如可爲RAM、 NV-RAM、軟碟（註冊商標）、硬碟、光磁碟、CD-ROM ' CD-R ' CD-RW ' DVD ( DVD-ROM ' DVD-RAM ' DVD-RW、DVD + RW )等的光碟、磁帶、非揮發性的記億卡、 及其他的ROM等記憶上述程式者。或者，上述程式亦可從 連接至網際網路、商用網路、或局部區域網路等之未圖示 的其他電腦或資料庫等來下載而供應給電腦。 而且，藉由執行電腦的CPU所讀出的程式，不僅上述 各實施形態的機能會被實現，且亦包含在CPU上運作的OS (操作系統）等會根據該.程式的指示來進行實際的處理的 一部分或全部，藉由該處理來實現上述各實施形態的機能 -33- 201201274 時》 甚至，亦包含從記憶媒體讀出的程式在被寫入至插入 電腦的機能擴充板或連接至電腦的機能擴充單元所具備的 記憶體之後，該機能擴充板或機能擴充單元所具備的CPU 等會根據該程式的指示來進行實際的處理的一部分或全部 ，藉由該處理來實現上述實施形態的機能時。 上述程式的形態亦可由物件程式碼（Object Code )、 藉由直譯器（interpreter)所執行的程式、被供給至〇S的 劇本資料（script data)等的形態所構成。 【圖式簡單說明】 圖1是槪略顯示實行本發明的第1實施形態的蝕刻處理 方法的基板處理裝置的構成圖。 圖2是表示藉由以往的蝕刻處理方法來形成於氧化膜 的孔的形狀的圖，圖2(A)是形成於氧化膜的孔的縱剖面圖 ，圖2(B)是距氧化膜的表面的深度爲300nm的孔的水平剖 面圖，圖2(C)是距氧化膜的表面的深度爲700nm的孔的水 平剖面圖，圖2(D)是距氧化膜的表面的深度爲1 500nm的孔 的水平剖面圖，圖2(E)是來自氧化膜的表面的深度爲 2300nm的孔的水平剖面圖，圖2(F)是氧化膜的孔的形成前 的遮罩膜的縱剖面圖，圖2(G)是形成於圖2(F)的遮罩膜的 孔的平面圖。 圖3是槪略表示藉由本實施形態的蝕刻處理方法來處 理的晶圓的一部分的構造的剖面圖。 -34- 201201274 圖4是表示本實施形態的蝕刻處理方法的工程圖。 圖5是用以說明本實施形態的蝕刻處理方法的遮罩膜 的孔的形狀改良的圖，圖5(A)是遮罩膜的孔附近的擴大縱 剖面圖，圖5(B)是表示形狀改良前的遮罩膜的孔的平面圖 ，圖5(C)是表示形狀改良後的遮罩膜的孔的平面圖。 圖6是用以說明本實施形態的蝕刻處理方法的遮罩膜 的硬化的圖，圖6(A)是遮罩膜的孔附近的擴大縱剖面圖， 圖6(B)是表示硬化前的遮罩膜的孔的平面圖，圖6(C)是表 示硬化後的遮罩膜的孔的平面圖。 圖7是用以說明本實施形態的蝕刻處理方法的Si02膜 的孔的形成的圖，圖7(A)是用以說明Si02膜的蝕刻的圖， 圖7(B)是用以說明滯留於孔的底部的陽離子的電性中和的 圖。 圖8是用以說明在本實施形態的蝕刻處理方法中所被 施加的電漿生成用的高頻電力及離子引入用的高頻電力、 以及流動於晶圓的表面附近的電流。 圖9是槪略表示藉由本發明的第2實施形態的蝕刻處理 方法來處理的晶圓的一部分的構造的剖面圖。 圖1 〇是表示本實施形態的蝕刻處理方法的工程圖。 圖11是用以說明本實施形態的蝕刻處理方法的遮罩膜 的孔的形狀改良的圖，圖11(A)是遮罩膜的孔附近的擴大 縱剖面圖，圖11(B)是形狀改良前的遮罩膜的孔的平面圖 ，圖1 1(C)是表示形狀改良後的遮罩膜的孔的平面圖。 圖1 2是用以說明以往的蝕刻處理方法的孔變形的發生 -35- 201201274 的縱剖面圖。 圖13是用以說明第1實施形態的蝕刻處理方法的高頻 電力的施加的調變圖，圖13(A)是表示離子引入用的高頻 電力的施加的調變狀態，圖13(B)是重複離子引入用的高 頻電力的ON、OFF時的離子引入用的高頻電力的波形。 圖1 4是用以說明孔的間口的沈積物的附著形態的圖， 圖14(A)是表示連續施加時，圖14(B)是脈衝波狀施加時。 圖15是用以說明連續施加時及脈衝波狀施加時的處理 室內的電子密度的變化形態。 圖16是用以說明連續施加時及脈衝波狀施加時的處理 室內的電子溫度的變化形態。 圖17是用以說明自由基的附著形態的圖，圖17(A)是 表示連續施加時，圖17(B)是表示脈衝波狀施加時。 圖18是用以說明在連續施加時，使用含有以He氣體作 爲稀有氣體的混合氣體時的自由基的附著形態。 【主要元件符號說明】 W，Wa :晶圓 10 :基板處理裝置 12 :基座 15 :處理室 18 :第1高頻電源 2〇 :第2高頻電源 40 : Si02膜 -36- 201201274 41 :碳膜 42 ： SiON膜 43 ： BARC膜

4 4，51，60:孑 L 45 :光阻劑膜 55:電漿生成用的高頻電力 56 :離子引入用的高頻電力 5 8 :多晶矽膜 5 9 :殘渣膜 -37-

Claims (1)

1. 201201274 七、申請專利範圍： 1. 一種蝕刻處理方法，係於基板處理裝置中，對具有 蝕刻對象膜及形成於該蝕刻對象膜上的遮罩膜且載置於上 述載置台的基板實施蝕刻處理之蝕刻處理方法，該基板處 理裝置係具備在內部產生電漿的處理室、配置於該處理室 內部的載置台及與該載置台對向來配置於上述處理室內部 的電極，對上述處理室內部施加比較頻率高的第1高頻電 力，對上述載置台施加頻率比上述第1高頻電力更低的第2 高頻電力，對上述電極施加直流電力， 其特徵係具有： 圖案形狀改良步驟，其係改良形成於上述基板上的遮 罩膜之圖案的形狀；及 對象膜蝕刻步驟，其係利用被改良上述圖案的形狀之 遮罩膜來以電漿蝕刻上述蝕刻對象膜， 在上述圖案形狀改良步驟中，以電漿蝕刻上述遮罩膜 ，在上述對象膜蝕刻步驟中，將上述直流電力施加於上述 電極，且至少將上述第2高頻電力脈衝波狀施加於上述載 置台，製作出上述第2高頻電力未被施加於上述載置台的 狀態。 2. 如申請專利範圍第1項之蝕刻處理方法，其中，在 上述對象膜蝕刻步驟中，上述第1高頻電力也脈衝波狀施 加，製作出上述第1高頻電力未被施加於上述處理室內部 的狀態。 3. 如申請專利範圍第2項之鈾刻處理方法，其中，在 -38- 201201274 上述對象膜蝕刻步驟中，使上述第1高頻電力與上述第2高 頻電力同步來脈衝波狀施加。 4.如申請專利範圍第1〜3項中的任一項所記載之蝕刻 處理方法，其中’在上述對象膜蝕刻步驟中，以比產生於 上述基板的偏壓電壓的電位更低的電位來將上述直流電力 施加於上述電極。 5·如申請專利範圍第1〜4項中的任一項所記載之蝕刻 處理方法’其中，在上述對象膜蝕刻步驟中，將上述第2 高頻電力以頻率爲ΙΚΗζ〜50KHz的任一脈衝波狀施加於上 述載置台。 6·如申請專利範圍第5項之蝕刻處理方法，其中，上 述頻率爲ΙΟΚΗζ〜50KHz的其中任一》 7 ·如申請專利範圍第1〜6項中的任一項所記載之蝕刻 處理方法，其中，在上述對象膜蝕刻步驟中，脈衝波狀施 加的上述第2高頻電力的負載比爲1〇 %〜90 %的其中任一。 8 ·如申請專利範圍第7項之蝕刻處理方法，其中，上 述負載比爲5 0 %〜9 0 %的其中任一。 9.如申請專利範圍第1〜8項中的任一項所記載之蝕刻 處理方法，其中，在上述對象膜蝕刻步驟中，上述第2高 頻電力未被施加於上述載置台的狀態至少繼續5微秒。 1(>·如申請專利範圍第1〜9項中的任一項所記載之蝕 刻處理方法，其中，在上述對象膜蝕刻步驟中形成於上述 鈾刻對象膜的圖案的寬高比爲30以上。 11 ·如申請專利範圍第1〜1 〇項中的任一項所記載之蝕 -39- 201201274 刻處理方法，其中，上述遮罩膜爲有機膜， 上述圖案形狀改良步驟係具有使電子接觸於以上述電 漿所蝕刻的遮罩膜，而使上述遮罩膜硬化之遮罩膜硬化步 驟。 12·如申請專利範圍第11項之蝕刻處理方法，其中， 在上述遮罩膜硬化步驟中，將上述直流電力施加於上述電 極。 13·如申請專利範圍第12項之蝕刻處理方法，其中， 在上述遮罩膜硬化步驟中，上述被施加的直流電力的電壓 爲-900V以下。 1 4.如申請專利範圍第1 1〜1 3項中的任一項所記載之 蝕刻處理方法，其中，在上述遮罩膜硬化步驟中，使從沈 積性氣體產生電漿。 15. 如申請專利範圍第1〜1〇項中的任一項所記載之鈾 刻處理方法，其中，上述遮罩膜爲無機膜。 16. 如申請專利範圍第15項之蝕刻處理方法，其中， 上述無機膜係至少包含多晶矽膜》 17. 如申請專利範圍第1〜16項中的任一項所記載之蝕 刻處理方法’其中，在上述圖案形狀改良步驟中，藉由改 良上述圖案的形狀，使上述遮罩膜的孔的形狀在由上方來 眺望時接近真圓》 18. 如申請專利範圍第1〜17項中的任一項所記載之蝕 刻處理方法，其中，在上述對象膜蝕刻步驟中，從至少含 氦氣的混合氣體產生電漿。 -40-