[go: up one dir, main page]

TW201140817A - Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus - Google Patents

Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus Download PDF

Info

Publication number
TW201140817A
TW201140817A TW100104974A TW100104974A TW201140817A TW 201140817 A TW201140817 A TW 201140817A TW 100104974 A TW100104974 A TW 100104974A TW 100104974 A TW100104974 A TW 100104974A TW 201140817 A TW201140817 A TW 201140817A
Authority
TW
Taiwan
Prior art keywords
photoelectric conversion
conversion film
substrate
solid
state imaging
Prior art date
Application number
TW100104974A
Other languages
English (en)
Other versions
TWI495094B (zh
Inventor
Atsushi Toda
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201140817A publication Critical patent/TW201140817A/zh
Application granted granted Critical
Publication of TWI495094B publication Critical patent/TWI495094B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/126—Active materials comprising only Group I-III-VI chalcopyrite materials, e.g. CuInSe2, CuGaSe2 or CuInGaSe2 [CIGS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

201140817 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種固態成像器件，一種製造該固態成像 器件之方法，及一種電子裝置。 【先前技術】 電子裝置（例如’數位攝像機及數位靜態相機）包括固態 成像器件。舉例而言’互補金屬氧化物半導體（CM〇s)型 影像感測器及電荷耦合器件（CCD)型影像感測器作為固態 成像器件而包括。 在固態成像器件中，複數個像素排列於一半導體基板之 一表面上。在每一像素中，安置一光電轉換部分。該光電 轉換部分係（舉例而言）一光電二極體，且藉由用一光接收 表面接收經由一外部附接之光學系統入射之光且實現光電 轉換而產生一信號電荷。 在於該固態成像器件中成像一彩色影像之情形中，該光 電轉換部分藉由用該光接收表面接收經由色彩遽波器入射 之光且實現光電轉換而產生一信號電荷。舉例而言，三原 色（紅色、綠色及藍色）之色彩濾波器在一成像表面上安置 成拜爾圖案，且通過每一色彩之一色彩遽波器之每一色 彩之光由每一像素中之該光電轉換部分接收。 順便而5 ’關於該固態成像器件，期望微型化且此外期 望像素數目之-增加。在此情形中，減小一個像素之大 1 ’且因此每—像素接收充足量之光變得困難。因此，所 传圖像之圖像品質之_改良並不容易。因此’期望該固態 152320.doc 201140817 成像器件具有較高敏感度。 除以上闡述之外，在執行高速成像以改良移動圖像特性 之情形中且在期望在一黑暗地方成像之情形中，較高敏感 度尤其必要，乃因入射於一像素上之光量減少。 關於固態成像器件之中之CMOS型影像感測器，一像素 經組態而除該光電轉換部分以外亦包括一像素電晶體◊該 像素電晶體經組態以讀取在該光電轉換部分中產生之一信 號電荷且將一電信號輸出至一信號線。 一般而言，關於該固態成像器件，該光電轉換部分接收 自一半導體基板之表面側入射之光，該表面具備電路、佈 線及諸如此類。在此情形中，該等電路、該等佈線及諸如 此類干擾或反射該入射光且因此可難以改良敏感度。 因此，已提出一「背側照射型」，其中該光電轉換部分 接收自背側入射之光，該背側與具備該半導體基板之該等 電路、該等佈線及諸如此類之表面相反（舉例而言，參考 曰本未經審查之專利申請公開案第2008-182142號）。 除此之外’已提出一「分層型」，其中用以選擇性地接 收個別色彩之光之光電轉換部分並非沿沿著成像表面之一 方向配置，而是在配置用於個別色彩之該等光電轉換部分 時使其4沿垂直於該成像表面之一深度方向分層。此處， 舉例而言，該複數個光電轉換部分由彼此具有不同帶隙之 材料形成且沿該深度方向分層，以便隔離並偵測每一色彩 之光且在一色彩基礎上輸出一信號（舉例而言，參考曰本 未經審查之專利申請公開案第2006-245088號）。 152320.doc 201140817 此外，已提出經由由於倍增而產生之信號放大來實現敏 感度之一改良（舉例而言，參考IEEE電子器件期刊，1997 年10月’第44卷’第10期（1997)及IEEE固態電路期刊， 40，1847(2005)) ° 此外’已提出經由在一光電轉換部分中使用具有一高光 學吸收係數之一「基於黃銅礦」之化合物半導體膜（例 如’一CuInGaSu膜）實現敏感度之一改良（舉例而言，參考 曰本未經審查之專利申請公開案第2007-123720號及JSAP 之2008年春季會議，擴展摘要29p-ZC-12(2008))。 【發明内容】 在以上闡述中’基於黃銅礦之化合物半導體膜係藉由在 一電極上生長一晶體來形成且係一多晶體。因此，由於晶 體缺陷而發生之一暗電流可變得顯著。在此情形中，其難 以消散。 此外’以使得基於黃銅礦之化合物半導體膜之側表面在 個別像素之間處曝露之此一方式經由一蝕刻處理（例如， 一 RIE方法）來加工該化合物半導體膜（舉例而言，參考 JSAP之2008年春季會議中之圖2(j)，擴展摘要29pZC12 (2008)) 〇 因此’在以上闡述中，像素之間之隔離不充分且因此色 彩混合可在像素之間發生，因此使所得影像之影像品質降 格此外’構成像素之光電轉換部分之側壁被曝露且因此 界面狀態在彼處形成，且一暗電流之一發生可由於（舉 例而5 )所陷獲載體之釋放而變為大。特定而言，在由rie 152320.doc 201140817 方法執行蝕刻處理之情形中，由於離子輻射而對晶體造成 之損壞變彳于顯著且因此一暗電流之一發生變為大。 在經由RIE方法之蝕刻處理執行像素之隔離之情形中， 一無效區增大且因此光電轉換部分之一有效光接收表面之 面積減小’因此可降低量子效率。 此外，在經由晶體生長形成上文所闞述之化合物半導體 膜之情形中，一逆相域可發生且因此可難以改良裝置之效 能。 如上文所闡述，關於其中使用基於黃銅礦之化合物半導 體膜作為光電轉換部分之固態成像器件，麻煩（例如，所 得影像之影像品質之降格）可發生，舉例來說，色彩混合 發生》 口 相應地，期望提供一種固態成像器件，一種製造該固態 成像器件之方法及一種電子裝置，其中在使用基於黃銅礦 之一化合物半導體膜作為一光電轉換部分之情形中，防止 了色彩混合及諸如此類之一發生，且可抑制麻須（例如， 所传影像之影像品質之降格）之發生。 一種根據本發明之一實施例之固態成像器件具備一像素 區，在該像素區中排列有包括光電轉換膜之複數個像素且 上文所闡述之該複數個像素之間插入有像素隔離部分，其 中上文所闡述之該《電轉換膜係由—基於銅·鎵泰硫-硒之混合晶體或一基於銅-鋁-鎵_銦_鋅_硫_硒之混合晶體組 成之一黃銅礦結構化合物半導體且以晶格匹配一矽基板之 此一方式安置於該所關注石夕基板上，且上文所闡述:該像 152320.doc 201140817 素隔離部分由一化合物半導體形成，該化合物半導體係以 成為根據上文所闡述之該複數個像素安置之上文所閣述之 該等光電轉換膜之間之一電位障壁之此一方式經受摻雜濃 度控制或組成控制。 一種根據本發明之另一實施例之製造一固態成像器件之 方法包括產生具備一像素區之一固態成像器件之步驟，在 該像素區中排列有包括光電轉換膜之複數個像素且上文所 闡述之該複數個像素之間插入有像素隔離部分，一固態成 像器件之上文所闡述之該產生包括以下步驟：以晶格匹配 一矽基板之此一方式在該所關注矽基板上形成上文所闡述 之該光電轉換膜，該光電轉換膜係由一基於銅_鋁_鎵銦_ 硫-硒之混合晶體或一基於銅-鋁-鎵-銦-鋅-硫-硒之混合晶 體組成之一黃銅礦結構化合物半導體；及由以成為根據上 文所闡述之該複數個像素安置之上文所闡述之該等光電轉 換膜之間之一電位障壁之此—方式經受摻雜濃度控制或組 成控制之一化合物半導體形成該像素隔離部分。 一種根據本發明之另一實施例之電子裝置具備一像素 區，在該像素區中排列有包括光電轉換膜之複數個像素且 上文所闡述之該複數個像素之間插入有像素隔離部分，其 中上文所闡述之該光電轉換膜係由一基於銅_鋁_鎵_銦_硫_ 硒之混合晶體或一基於銅-鋁-鎵_銦_鋅·硫_硒之混合晶體組 成之一黃銅礦結構化合物半導體且以晶格匹配一矽基板之 此一方式安置於該所關注矽基板上，且上文所闡述之該像 素隔離部分由一化合物半導體形成，該化合物半導體以成 152320.doc 201140817 之上文所闡述之該 方式經受摻雜濃度 為根據上文所闡述之該複數個像素安置 等光電轉換膜之間之一電位障壁之此一 控制或組成控制。 在根據本發明之實施例中， 物半導體形成’該化合物半導 素戈置之該專光電轉換膜之間 受摻雜濃度控制或組成控制。 該像素隔離部分係由一化合 體以係成為根據該複數個像 之一電位障壁之此一方式經 關於以上闡述，術5吾「晶格匹配」之定義包括接近光電 轉換膜之厚度在-臨界膜厚度内之條件下t晶格匹配之一 狀態。 亦即，若該厚度在該臨界膜厚度内，則即使在未達到完 美晶格匹配（Δ3/&=〇)時亦可達成一良好結晶狀態，在該狀 態中不包括失配位錯。 在此方面’藉由下文所闡述之「Matthews與Blakeslee之 表達式」（舉例而言，參考J· W. Matthews及A. E. Blakeslee，J. Cryst. Growth 27(1974)118-125)或「People 與 Bean 之表達 式」（舉例而言，參考r. People 及 J. C. Bean, Appl. Phys.
Lett· 47(1985)322-324)來定義「臨界膜厚度」。在以下表達 式中’ a表示一晶格常數，b表示一位錯伯格向量’ v表示 波森比，且f表示一晶格不匹配丨Aa/al。
Matthews及 Blakeslee之表達式
• · . (1) 152320.doc -9· 201140817
People及Bean之表達式 7 1 \—vb 1 t h n -----in— c Ιβπ^ΡΪ (1 + ^) a f2 b · . . (2) 根據本發明之實施例，可提供一種固態成像器件，製造 一固態成像器件之方法及一種電子裝置，其中在使用基於 黃銅礦之一化合物半導體膜作為一光電轉換部分之情形 中，防止了色彩混合及諸如此類之一發生，且可抑制麻煩 (例如，所得影像之影像品質之降格）之發生。 【實施方式】 將參照圖式闡述根據本發明之實施例。 闡釋將按以下次序提供。 1·第一實施例（經由離子植入摻雜之像素隔離之形成（背側 照射型+CF)) 2.第二實施例（經由橫向生長摻雜之像素隔離之形成（背側 照射型+CF)) 3·第三實施例（經由組成控制之像素隔離（不經摻雜）之形 成） 4. 第四實施例（表面照射型j) 5. 第五實施例（表面照射型2) 6. 第六實施例（表面照射型3) 7·第七實施例（其他背側照射型） 8·第八實施例（電洞作為信號之讀取） 9·第九實施例（偏離基板之使用） 152320.doc 201140817 10.其他 1.第一實施例（經由離子植入摻雜之像素隔離之形成（背 側照射型+CF)) (A)裝置組態 (A-1)相機之關鍵組態 圖1係顯示根據本發明之一第一實施例之一相機4〇之組 態之一組態圖。 如圖1中所示，相機4〇包括一固態成像器件1、一光學系 統42、一控制部分43及一信號處理電路44。將順序地闡述 每一部分。 固態成像器件1自一成像表面PS接收經由光學系統42入 射之光（標的影像）且經由光電轉換產生一信號電荷。此 處，在自控制部分43輸出之一控制信號之基礎上驅動固態 成像器件1。具體而言，讀取該信號電荷且輸出為原始資 料。 光學系統42包括光學部件（例如，一影像形成透鏡及一 光圈）且以使來自標的影像之入射光Η聚集於固態成像器件 1之成像表面p S上之此一方式安置。 控制部分43將各種控制信號輸出至固態成像器件丨及信 號處理電路44以控制及驅動固態成像器件丨及信號處理電 路44。 信號處理電路44經組態以執行對自固態成像器件1輸出 之電信號之信號處理，且藉此產生標的影像之—數位影 像。 〜 152320.doc 201140817 (Ad)固態成像器件之關鍵部分之組態 將闡述固態成像器件1之整個組態。 圖2係顯示根據本發明之該第一實施例之該固態成像器 件1之整個組態之一方塊圖。 固態成像器件〗形成為（舉例而言）一 CMOS型影像感測 器。如圖2中所示，此固態成像器件丨包括一矽基板u。矽 基板11係由一單晶矽半導體形成之一半導體基板。如圖2 中所示，一成像區PA及一周邊區SA安置於矽基板u之表 面上。 如圖2中所示，成像區PA係矩形且複數個像素p沿一水平 方向X及-垂直方向y中之每一者配置。亦即，像素p排列 成矩陣。此成像區以對應於圖^所示之成像表面ps。稍 後將詳細闡述像素p。 如圖2中所示，周邊區从位於成像區pA之周邊。周邊電 路安置於此周邊區SA中。 具體而言，如圓2中所示，一垂直驅動電路3、一行電路 4、一水平驅動電路5、—外部輸出電路7 —時序產生器8 及一快門驅動電路9安置為周邊電路。 。 直驅動電路3安置 列基礎上選擇且驅 於 動 如圖2中所示，在周邊區SA_，垂 成像區P A之側部分令且經組態以在一 成像區PA中之像素p。 如圖2中所示，在周邊區从中， PA之一下部端邱八由B 士 吩女罝於成像區 邛刀中且在一行基礎上執 之信號之信號虚理,. 』曰1豕IP褕出 處理此處’行電路4包括-相關雙重取樣 152320.doc •12· 201140817 (CDS)電路（圖式中未顯示）且執行信號處理以移除固定型 樣雜訊。 如圖2中所示，水平驅動電路5電連接至行電路4。水平 驅動電路5包括（舉例來說）一移位暫存器且將行電路*在一 像素P行之基礎上保持之信號順序地輸出至外部輸出電路 7 ° 如圖2中所示，外部輸出電路7電連接至行電路4且執行 對自行電路4輸出之信號之信號處理以便輸出至外部。外 部輸出電路7包括—自動增益控制（AGC)電路7a及一ADC電 路7b。在外部輸出電路7中，在agc電路〜放大信號之 後，ADC電路7b將類比信號轉換成數位信號且輸出至外 部。 如圖2中所示，時序產生器8電連接至垂直驅動電路3、 行電路水平驅動電路5、外部輸出電路7及快門驅動電 路令之"^者。時序產生器8產生至垂直驅動電路3、行 電路4、料驅動電路5、夕卜部輸出電路7及快門驅動電路9 之各種脈衝信號及輸出’以便執行對每一部分之驅動控 制。 I·夬門驅動電路9經組態以在一列基礎上選擇像素p且調整 像素P之曝露時間。 上文所闡述之部分中之每一者同時驅動在1丞媞上配 置之複數個像素P。具體而言’藉由自上文所闡述之垂直 驅動電路3供應之選擇信號沿 列）基礎上順序地選擇像素p。 垂直方向y在一水平線（像素 然後，藉由自時序產生器8 152320.doc -13· 201140817 輸出之各種時序信號驅動每一像素p。因此，藉由行電路4 在一像素行基礎上讀取來自每一像素p之一電信號。隨 後’藉由水平驅動電路5選擇儲存於行電路4令之信號且將 其等順序地輸出至外部輸出電路7。 (A-3)固態成像器件之詳細組態 將闡述根據本實施例之固態成像器件之詳細組態。 圖3及圖4係顯示根據本發明之該第一實施例之該固態成 像器件之關鍵部分之圖表。 此處，圖3顯示一像素p之一剖面。圖4顯示像素卩之一電 路組態。 如圖3中所示’固態成像器件1包括一矽基板丨丨，且一黃 銅礦光電轉換膜13及一像素隔離部分PB安置於矽基板“之 一個表面（上部表面）上。 如圖3中所示，一讀取電極15及一閘極M0S 41安置於矽 基板11之另一表面（下部表面）上。儘管圖3中未顯示，但進 一步安置圖4中所示之讀取電路51。如圖4中所示，讀取電 路51包括一重設電晶體Ml、一放大電晶體M2及一選擇電 晶體M3。讀取電路51經配置以經由閘極m〇S 41自黃鋼礦 光電轉換膜13讀取信號電荷且將電信號輸出至一垂直信號 線27。 儘管圖式中未顯示，但一佈線層以覆蓋個別部分（例 如，讀取電極15)之此一方式安置於矽基板丨丨之另— 乃 衣面 (下部表面）上。 此外’入射光Η由與具備該佈線層（圖式中未顯示）之表 152320.doc -14- 201140817 面相對之一表面（背側）上之黃銅礦光電轉換膜13接收。亦 即，本實施例中之固態成像器件1係一「背側照射型CM〇s 影像感測器」。 將順序地闡述每一部分。 (A-3-1)黃銅礦光電轉換膜π 在固態成像器件1中，複數個黃銅礦光電轉換膜13以對 應於圖2中所示之複數個像素！>之此一方式安置。亦即，在 將黃銅礦光電轉換膜13安置於成像表面（Xy平面）上時使其 等沿水平方向X及正交於水平方向χ之垂直方向y中之每一 者排列。 黃銅礦光電轉換膜13經組態以接收入射光（標的影像）且 經由光電轉換產生信號電荷。 如圖3中所示，黃銅礦光電轉換膜13安置於矽基板丨丨之 一個表面上，矽基板11係（舉例而言）—p型矽半導體。 如圖3中所示，在矽基板11上，黃銅礦光電轉換膜13安 置於根據複數個像素P形成之n型雜質區12之上部表面上。 Ρ層14ρ以覆蓋黃銅礦光電轉換膜13之此一方式安置於 黃銅礦光電轉換膜13之上部表面上。在黃銅礦光電轉換膜 13中產生之信號電荷由讀取電路51經由閘極M〇s “讀 取。 如圖3中所示，像素隔離部分pB安置於黃銅礦光電轉換 膜13之側表面上。 在本實施例中，黃銅礦光電轉換膜13係一黃銅礦結構化 σ物半導體且藉由以晶格匹配矽基板基板）之此 152320.doc -15· 201140817 一方式生長一晶體來形成。 此處，黃銅礦光電轉換膜13係由一基於銅_鋁_鎵_銦_硫_ 硒之混合晶體組成之一黃銅礦結構化合物半導體且經由磊 晶生長形成為矽基板11上之一單晶薄膜。 舉例而言’用作黃銅礦光電轉換膜13之一 CuGa()52ln()48S2 膜經由分層安置於石夕基板11上。黃銅礦光電轉換膜13之導 電類型係（舉例而言）一 P型。除？型以外，黃銅礦光電轉換 膜13可係一 i型及一 η型中之任一者。 另一選擇係，除上文所闡述之化合物半導體以外，亦有 利地藉由使用由一基於銅-鋁-鎵_銦_鋅_硫_硒之混合晶體組 成之黃銅礦結構化合物半導體來形成黃銅礦光電轉換膜 13 〇 圖5係顯示一黃鋼礦結構之一透視圖。在圖5中，顯示 CuInSe2(其為黃銅礦材料中之一種）作為一實例。 如圖5中所示’ CuInSe2之基本形式係與矽之基本形式相 同之金剛石結構。因此，經由用銅（Cu)、銦（In)及諸如此 類之原子替代矽原子之一部分來形成黃銅礦結構，以便可 經由在石夕基板Π之表面上磊晶生長來形成黃銅礦光電轉換 膜13 〇 舉例而言’藉由一分子束磊晶（MBE)方法來形成黃銅礦 光電轉換膜丨3。除此之外，可藉由磊晶生長方法（例如， 一金屬有機化學氣相沈積（M〇CVD)方法及一液相磊晶 (LPE)方法）來執行形成。
(A-3-2)像素隔離部分pB 152320.doc 201140817 在固態成像器件1中，在安置像素隔離部分PB時使其以 將圖2中所示之複數個像素p彼此隔離之此一方式插入於該 等像素P之間。亦即’像素隔離部分pB以插入於成像表面 (xy平面）上之複數個像素p之間且呈一晶格之形狀沿水平 方向X及垂直方向y延伸之此一方式安置。 如圖3中所示，在矽基板u之一個表面上’像素隔離部 分PB安置於在一像素p基礎上安置之黃銅礦光電轉換膜U 之側表面上。 在本實施例中，像素隔離部分PB由含有一 p型雜質之一 半導體形成。舉例而言，像素隔離部分pB由基於黃銅礦之 一化合物半導體形成，基於黃銅礦之該化合物半導體由含 有一尚濃度p型雜質之一基於銅_鋁_鎵_銦_硫-硒之混合晶 體組成。 (A-3-3)讀取電極15 在固態成像器件1中，複數個讀取電極15以對應於圖2中 所示之複數個像素P之此一方式安置。 如圖3中所示，在矽基板u上’讀取電極15安置於與具 之表面（背側）相對之一表面（前側） 之側中。 (A-3-4)閘極MOS 41 在固態成像器件1中，藉激·個搞mm β， 筏数個閘極M〇S 41以對應於圖2 中所示之複數個像素P之此一方式安置。 此處 隹矽暴扳11上 閘極MOS 41安置於與具備黃銅 礦光電轉換膜之表面（背側）相對之表面（前側）之側中 152320.doc •17· 201140817 關於閘極MOS 41 ’舉例而言，一經活化區（圖式中未顯示） 安置於矽基板11中’且每一閘極由一導電材料形成。 (A-3-5)讀取電路51 在固態成像器件1中’複數個讀取電路5 1以對應於圖2中 所示之複數個像素P之此一方式安置。 如圖4中所示’讀取電路51包括重設電晶體mi、放大電 晶體M2及選擇電晶體M3且經組態以經由閘極MOS 41讀取 在黃銅鑛光電轉換膜13中產生之信號電荷。 儘管圖3中未顯示，但在矽基板^上，構成讀取電路51 之電晶體ΜΙ、M2及M3中之每一者以類似於閘極MOS 41 之一方式安置於與具備黃銅礦光電轉換膜丨3之表面（背側） 相對之一表面（前側）之側中。關於電晶體Ml、M2及M3中 之每一者’舉例而言，一經活化區（圖式中未顯示）安置於 石夕基板11中，且每一閘極由一導電材料形成。 在讀取電路5 1中，重設電晶體Ml經組態以重設放大電 晶體M2之閘極電位。 具體而言，如圖4中所示，重設電晶體Ml之閘極連接至 一重設線RST ’向該重設線RST供應列重設信號。重設電 晶體Ml之汲極連接至一電源電位供應線vdd且源極連接至 一浮動擴散部FD。重設電晶體Ml在自重設線RST輸入之 列重設信號之基礎上經由浮動擴散部FD將放大電晶體M2 之閘極電位重設於電源電位處。 在讀取電路51中，放大電晶體M2經組態以在信號電荷 之基礎上放大輸出電信號。 152320.doc •18· 201140817 具體而言，如圖4中所示，放大電晶體M2之閘極連接至 >于動擴散部FD。放大電晶體M2之汲極連接至一電源電位 供應線Vdd且源極連接至選擇電晶體M3。 在讀取電路51中，當輸入一列選擇信號時，選擇電晶體 M3經組態以將—電信號輸出至垂直信號線27 ,該電信號 係自放大電晶體M2輸出。 具體而言，如圖4中所示，選擇電晶體M3之閘極連接至 一位址線SEL，向該位址線SEL供應一選擇信號。當供應 該選擇信號時，選擇電晶體M3進入接通狀態，且將由放 大電b曰體M2放大之輸出信號輸出至垂直信號線27，如上 文所闡述。 (A-3-6)其他 此外，如圖3令所示，在矽基板n之上部表面（背側）側 中，一色彩濾波器CF及一晶片上透鏡ML根據像素p安置。 如圖3中所示，色彩濾波器FT安置於矽基板〗丨之上部表 面上’其等之間具有一絕緣膜Ητ。具體而言，色彩濾波 器FT包括（舉例而言）三原色之濾波器層（圖式中未顯示）， 且關於三原&之該等遽波器|，（舉例而言）個％色彩之遽 波器層排列成一拜爾圖案。個別色彩之濾波器層之陣列並 不限於拜爾圖案且可係其他陣列。 如圖3中所示，晶片上透鏡肘!^安置於矽基板〗〗之上部表 面上’其等之間具有-絕緣膜Ητ及該色彩滤波器FT。晶 片上透鏡ML以在矽基板11上方以一凸出形狀向上突出之 此方式安置且使自_h方入射之光聚集於黃銅礦光電轉換 J52320.doc -19· 201140817 膜13上’以便改良量子效率。 儘管圖式中未顯示，但一佈線層以覆蓋上文所闡述之個 別部分（例如，讀取電路5 1)之此一方式安置於矽基板丨i之 下部表面（前側）上《在此佈線層中，電連接至個別電路元 件之佈線（圖式中未顯示）安置於一絕緣層（圖式中未顯示） 中。具體而言，在安置構成佈線層之個別佈線時使其等以 用作圖4中所示之位址線SEL、垂直信號線27、重設線RST 及諸如此類之佈線之此一方式分層。 圖6A及6B係顯示根據本發明之該第一實施例之該固態 成像器件之帶結構之圖表。 圖6A顯示圖3中所示之交替長與短虛線所指示之—部分 Z1-Z2之帶結構，且圖6B顯示一部分VIB-VIB之帶結構。 亦即，圖6A沿黃銅礦光電轉換膜π及矽基板11之深度方向 z顯示帶結構。圖6B沿沿著矽基板11之表面之方向χ顯示具 備黃銅礦光電轉換膜13及像素隔離部分ρβ之部分之帶結 構。 如圖6Α中所示’沿深度方向ζ ’帶在黃銅礦光電轉換膜 13中傾斜。因此，經累積電子移動至矽基板丨丨側。 同時’如圖6B中所示’沿沿著矽基板丨丨之表面之方向 X，一電位障壁安置於黃銅礦光電轉換膜13與像素隔離部 为PB之間。因此，經累積電子在像素p之間之移動被干 擾。 (B)製造方法 將闡述製造上文所闡述之固態成像器件1之一方法之一 152320.doc -20· 201140817 關鍵部分。 圖7至圖ίο係顯示製造根據本發明之第一實施例之固態 成像器件之一方法之圖表。 圖7至圖10以類似於圖3之一方式顯示一剖面，且順序地 經由圖7至圖10中所示之步驟中之每一者產生圖3中所示之 固態成像器件1及諸如此類。 (B-1)黃銅礦光電轉換膜13及p+層14p之形成 最初，如圖7中所示，形成黃銅礦光電轉換膜13及〆層 14p 〇 此處，在形成黃銅礦光電轉換膜^及/層14p之前，在 矽基板Π之一表面上形成讀取電極15、閘極41及讀 取電路51之每一部分。隨後，以覆蓋讀取電路51及諸如此 類之每一部分之此一方式在矽基板11之表面（前側）上形成 一佈線層（圖式令未顯示）。 在本實施例中，在於一所謂s〇I基板（對應於矽基板n) 之一矽層上形成上文所闡述之個別部分之後，將所得矽層 轉印至一單獨玻璃基板（圖式中未顯示）之一表面。以此方 式，矽基板11之背側（其係一矽層）出現且曝露一〇〇)面。 然後，在矽基板U之内部中形成—n型雜質區12〇 此後如圖7中所不，在石夕基板！ i上，在與具備該等部 分中之每一者（例如，讀取電極15及閘極M0S 41)之表面相 對之表面（背側）上順序地形成黃銅礦光電轉換膜U及〆層 14p。 黃銅礦光電轉換膜13係纟一基於銅I鎵-銦-硫-砸之混 152320.doc •21 · 201140817 合晶體組成之一黃銅礦結構化合物半導體且以晶格匹配矽 基板11之此一方式形成。 舉例而言’黃銅礦光電轉換膜13係藉由藉助一磊晶生長 方法（例如，MBE方法或MOCVD方法）在矽基板11上磊晶生 長上文所闡述之化合物半導體來形成。 石夕（8〇之晶格常數係5.431人》基於0：11入10&111886之混合 晶體含有對應於此晶格常數之一材料且可以晶格匹配矽基 板11之此一方式形成。因此，舉例而言，一
CuGamInG mS2膜形成為矽基板丨丨上之黃銅礦光電轉換膜 13 〇 舉例而言’黃銅礦光電轉換膜13係以使得導電類型成為 一 P型之此一方式形成。黃銅礦光電轉換膜13可以使得除p 型以外一 i型或一 n型產生之此一方式形成。 在本實施例中.，舉例而言’黃銅礦光電轉換膜丨3係藉由 以使得用作一 η型摻雜劑之鋅（Zn)之濃度隨著晶體生長而 減小之此一方式形成一 p型CuGaG 52InD 膜來安置。以此 方式’黃銅礦光電轉換膜13可以使得帶沿深度方向z傾斜 之此一方式形成。 舉例而言，黃銅礦光電轉換膜13係以使得雜質濃度變為 1〇〗4至1016 cm·3之此一方式形成。另一選擇係，黃鋼礦光 電轉換膜13係以使得膜厚度變為50〇 nm(舉例而言）之此一 方式形成。 黃銅礦光電轉換膜13係藉由以亦覆蓋其中形成有像素隔 離部分PB之部分之此一方式在矽基板上磊晶生長上文所闞 152320.doc -22- 201140817 述之化合物半導體來形成。 在以上闡述中’顯示CuGa。52ln。4而膜中含有η型摻雜劑 之障形’但並不限於此。舉例而言，黃銅礦光電轉換膜Η 可藉由適當地控制族ΠΙ及族〖之供應之量中的每一者而以 使得帶沿深度方向ζ傾斜（如在以上闡述甲）之此一方式形 成。 ρ層14ρ亦由黃銅礦結構化合物半導體形成，其由一基 於銅-銘-鎵-銦-硫_砸之混合晶體組成。 具體而言，ρ+層14ρ係經由在含有諸多雜質Ga、Ιη、 As、Ρ及諸如此類之條件下藉*m〇cvd方法、ΜΒΕ方法或 諸如此類晶體生長上文所闡述之化合物半導體來形成。此 處，ρ+層14ρ以一高雜質濃度形成，以使得電洞進入/層 14ρ且沿一橫向方向流動。 舉例而言，ρ+層14ρ係以使得雜質濃度變為1017至1〇ΐ9 Cm 3之此一方式形成。另一選擇係，Ρ +層14ρ係以使得膜厚 度變為10至100 nm(舉例而言）之此一方式形成。 圖11係顯示在根據本發明之第一實施例中使用之一 MOCVD裝置之一圖表。 在藉由MOCVD生長方法生長上文所闡述之化合物半導 體之一晶體之情形中，舉例而言，使用圖11中所示之 MOCVD裝置》 在於一基板（石夕基板）上生長上文所闡述之晶體之情形 中，如圖11中所示，將該基板置於一（碳）基座上。藉由一 射頻加熱裝置（RF線圈）來加熱該基座，且控制該基板之溫 152320.doc -23- 201140817 度。舉例而言’以使得溫度變為在4〇〇〇c至1，〇〇〇〇c之範圍 内（其中可實現高溫分解）之此一方式來加熱該基板。 有機金屬原材料係藉助氫氣而鼓泡，以進入一飽和氣 相壓力狀態，且每一原材料分子被輸送至一反應管。此 處’藉由一質量流量控制器（MFC)來控制傳遞每一原材料 之氮氣之流量’且藉此調整每單位時間所輸送之原材料之 莫耳量。在該基板上使該有機金屬原材料熱解，以便生長 一晶體。輸送之莫耳量之比率與晶體之組成比率之間存在 一相關。因此，可視情況調整晶體之組成比率。 以下有機金屬用作原材料氣體。 具體而言’對於一有機金屬銅，舉例而言，使用乙醢丙 酮銅（Cu(C5H7〇2)2)。除此以外，可使用環戊二烯銅三乙基 磷（h5-(C2H5)Cu:P(C2H5)3)。 對於一有機金屬鎵（Ga)，舉例而言，使用三甲基鎵 (Ga(CH3)3)。除此以外，可使用三乙基鎵（Ga(C2H5)3)。 對於一有機金屬鋁（A1)，舉例而言，使用三曱基鋁 (A1(CH3)3)。除此以外，可使用三乙基鋁（ai(c2h5)3)。 對於一有機金屬銦（In) ’舉例而言，使用三甲基銦 (In(CH3)3)。除此以外，可使用三乙基銦（in(c2H5)3)。 對於一有機金屬硒（Se)，舉例而言，使用二甲基硒 (Se(CH3)2)。除此以外，可使用二乙基硒（Se(C2H5)2)。 對於一有機金屬硫（S)，舉例而言，使用二曱基硫 (S(CH3)2)。除此以外，可使用二乙基硫（S(C2H5)2)。 對於一有機金屬鋅（Zn) ’舉例而言，使用二甲基鋅 152320.doc -24- 201140817 (Zn(CH3)2)。除此以外，可使用二乙基辞（Zn(C2H5)2)。 除有機金屬以外，舉例而言，硒化氫（H2Se)可用作一 Se 材料。此外，硫化氫（H2S)可用作一S原材料。 在此方面，原材料（例如，環戊二烯銅三乙基磷（h5-(C2H5)Cu:P(C2H5)3)、乙醯丙酮銅（Cu(C5H702)2)及三甲基 銦（In(CH3)3))在室溫下處於固相狀態。在此情形中，加熟 原材料以使其進入一液態。另一選擇係，當使溫度升高只 是為增加氣相壓力時，甚至可以一固相狀態使用原材料。 圖12係顯示在根據本發明之第一實施例中使用之一 Mbe 裝置之一圖表。 在藉由MBE生長方法生長上文所闡述之化合物半導體之 一晶體之情形中，舉例而言，使用圖12中所示之MBE裝 置。 在此情形中，將銅之一簡單物質原材料及鎵（Ga)、鋁 (A1)、銦（ln)、碼（Se)及硫（s)之每一簡單物質原材料放入 每一努森單元中。然而，將此等原材料加熱至一適當溫 度，將母一分子束施加至基板，以便實現晶體生長。 在此時，在具有一尤其高之氣相壓力之一材料(例如， 硫（S))之情形中，分子束之量之穩定性可不良。在此一情 形中，可使用一閥控裂化單元以便使分子束之量穩定。= 外’可使用原材料之一部分作為氣體源，如在氣體源咖 中。舉例而言，硒化氫（Hje)可用作—Se原材料，且硫化 氫（H2S)可用作一硫（S)原材料。 a (B-2)抗蝕劑圖案Pr之形成 152320.doc -25· 201140817 接下來，如圖8中所示，形成一抗蝕劑圖案PR。 此處’如圖8令所示’在p+層ι4ρ之表面上形成抗蝕劑圖 案PR。 在本實施例中，抗蝕劑圖案PR經形成而具有一開口，該 開口係以使得一部分（像素隔離部分PB在其下方形成）之一 表面相對於p+層14p之上部表面曝露且不同於上文所闡述 之該部分之部分之一表面被覆蓋之此一方式安置。 具體而言’一光阻劑膜（圖式中未顯示）係經由塗敷形成 於p層14p之上部表面上，且此後經由光刻來圖案化該光 阻劑膜，以便形成抗蝕劑圖案Pr。 (B-3)離子植入之執行 如圖9中所示’執行離子植入。 此處’如圖9中所示，抗蝕劑圖案Pr用作一遮罩，且將 雜質離子植入至黃銅礦光電轉換膜13中。以此方式，經 由抗蝕劑圖案PR之開口將該雜質離子植入至黃鋼礦光電轉 換膜13之其中形成有像素隔離部分pB之部分中。 在本實施例中，將一p型雜質（例如，Ga、In、心或巧離 子植入至黃銅礦光電轉換膜13之其中形成有像素隔離部分 PB之部分中，以便含有一高濃度p型雜質。 舉例而言’以使得其中形成有像素隔離部分PB之部分之 P型雜質濃度變為1〇17至1〇19 cm.3之此一方式來執行離^植 入0 隨後，將抗蝕劑圖案PR自p +層l4p移除。 (B-4)像素隔離部分pB之形成 152320.doc 26· 201140817 如圖10中所示，形成像素隔離部分PB。 此處’藉由執行退火以活化來形成像素隔離部分PB。 具體而言’藉由在4〇〇r或更高之一溫度條件下執行退 火來形成像素隔離部分PB。 如上文所闡述’藉由以包括其中形成有像素隔離部分PB 之部分之此一方式選擇性地摻雜形成於矽基板11之表面上 之黃銅礦光電轉換膜13之其中形成有像素隔離部分PB之該 部分來形成像素隔離部分PB。 然後，如圖3中所示，色彩濾波器CF、晶片上透鏡ML& 諸如此類之每一部分安置於矽基板11之上部表面（背側）側 中。以此方式，完成背側照射型CMOS影像感測器。 (C)綜述 如上文所闡述，在本實施例中，複數個像素？排列於像 素區PA中。除此之外，像素隔離部分pB以插入於複數個 像素P之間之此一方式安置於像素區PA中（參照圖2)。 此處，像素P包括黃銅礦光電轉換膜13〇此黃銅礦光電 轉換膜13係一黃銅礦結構化合物半導體且以晶格匹配矽基 板11之此一方式形成於該所關注矽基板上（參照圖3)。舉例 而言，黃銅礦光電轉換膜13由一黃銅礦結構化合物半導體 形成，其由一基於銅-鋁·鎵-銦_硫_硒之混合晶體組成。如 上文所闡述，在本實施例中，黃銅礦光電轉換膜13係藉由 以晶格匹配Si(100)基板之此一方式磊晶生長具有一高光學 吸收係數之基於黃銅礦之材料混合晶體來形成。因此，黃 銅礦光電轉換膜13之結晶度變得良好，可抑制一暗電流之 152320.doc -27- 201140817 一發生’且可防止影像品質因一白點之降格。此外，可實 現敏感度之一改良’藉此，甚至在一黑暗成像環境中（舉 例而言，夜晚）可以高影像品質來執行成像。 在本實施例中，像素隔離部分ΡΒ由一化合物半導體形 成’其以成為根據複數個像素Ρ安置之黃銅礦光電轉換膜 13之間之一電位障壁（參照圖3及圖6Β)之此一方式經受摻 雜濃度控制。因此，在本實施例中，可藉由像素隔離部分 ΡΒ防止色彩混合之一發生。 關於其中不存在像素隔離部分ΡΒ之相關技術中之一類 型’經由光電轉換產生之電子可在像素之間自由地移動。 若假定電子可沿每個方向相等地移動，則關於丨.5 4瓜像 素’約30%之電子進入毗鄰像素。此通過提供像素隔離部 分ΡΒ大體避免。 在本實施例中，用作一高濃度雜質擴散層之ρ +層1外安 置於入射光之入射側_之黃鋼礦光電轉換膜13之表面上。 因此’抑制一暗電流之一發生。 在本實施例中，ρ+層14ρ係以在複數個像素之間相互連 結之此一方式安置。因此，電洞自黃銅礦光電轉換膜13進 入Ρ+層14ρ且沿橫向方向在像素之間流動。在黃銅礦光電 轉換膜13中產生之電子流至矽基板丨丨側（參照圖6Α)。因 此，沒有必要在黃銅礦光電轉換膜13之上部表面上提供一 輸送電極。 在以上闡述中，顯示一透明電極不藉由以具有一高雜質 濃度之此一方式形成Ρ+層14ρ來安置於黃銅礦光電轉換膜 152320.doc 9〇 201140817 13上之情形，但並不限於此。用作一上部電極之一透明電 極可安置於黃銅礦光電轉換膜13上。 (D)經修改實例ι·ι 圖13 Α及13Β係顯示根據本發明之經修改實例丨_丨之一固 態成像器件之帶結構之圖表。 圖13 A及13B沿黃銅礦光電轉換膜13及石夕基板11之深度 方向z顯示帶結構，如在圖6A中。圖13A顯示黃銅礦光電 轉換膜13經形成而具有不同於圖6A之情形中之帶結構之— 帶結構。圖6B顯示在彼情形中有利之經修改實例卜1。 晶格匹配之黃銅礦材料通常不具有一恆定帶結構。亦 即’如自圖13A清楚可見，在某些情形中，黃銅礦光電轉 換膜13經形成而具有不同於圖6A中所示之帶結構之一帶結 構。 舉例而 5 ’ 如D. S‘ Su 及 W. Neumann，Appl. Phys. Lett. 73’ 785,(1 998)中所闡述’可相依於生長條件形成一 cuau 型有序相。可藉此改變帶結構且可改變電子親和性（導電 帶之底部與真空位準之間之能量差）。 因此’在某些情形中不滿足上文所闡述之關係（矽基板 11之電子親和性）>(黃銅礦光電轉換膜丨3之電子親和性）（上 文所闡述之圖6A中所示）。 在滿足（矽基板11之電子親和性(黃銅礦光電轉換膜13 之電子親和性）之情形中，如圖13A中所示，矽基板11與黃 銅礦光電轉換膜13之間存在一電位障壁。因此’在黃鋼礦 光電轉換膜13中累積之電子至矽基板“之移動可變得困 152320.doc -29- 201140817 難。 為防止此一麻煩之一發生，如圖i3B中所示，一中間層 IT可插入於矽基板11與黃銅礦光電轉換膜13之間。中間層 IT係以使得電子親和性變為在矽基板丨丨之電子親和性與黃 銅礦光電轉換膜13之電子親和性之間以降低石夕基板丨1與黃 銅礦光電轉換膜13之間之電位障壁之此一方式安置。亦 即，中間層IT係以該等電子親和性滿足以下關係之此一方 式安置。 (矽基板11之電子親和性）<(中間層IT之電子親和性）<(黃 銅礦光電轉換膜13之電子親和性） 最有利地’中間層IT以使得電子親和性變為確切地處於 基板11之電子親和性與黃銅礦光電轉換膜13之電子親和性 之間之中點處之此一方式形成。 舉例而言，有利地，中間層IT在下文所闡述之材料、膜 厚度及諸如此類之條件下形成。 .材料（組成）.CuGa〇.64ln〇.36S2 •膜厚度：5 nm 在此方面，中間層IT未必與石夕基板11晶格匹配，只要膜 厚度在一臨界膜厚度内。 舉例而言，此中間層IT(CuGa0.64In0.36S2)與Si基板之間之 晶格匹配變為Aa/asS. 12x 10-3。在此時，5 nm之膜厚度小 於「Matthews及 Blakeslee之表達式」（參考 J. W. Matthews 及 Α· Ε· Blakeslee，J. Cryst. Growth 27(1974)118-125)或 「People 及 Bean 之表達式」（參考 R_ People 及J. C. Bean, 152320.doc -30- 201140817
Appl· Phys· Lett. 47(1985)322-324)所規定之臨界膜厚度。 <2·第二實施例（經由橫向生長摻雜之像素隔離之形成（背 側照射型+CF))> (A)裝置組態及諸如此類 圖14係顯示根據本發明之一第二實施例之一固態成像器 件之一關鍵部分之一圖表。 此處，圖14顯示一像素p之一剖面，如在圖3中。 如圖14中所示，在本實施例中，安置一絕緣膜8〇。本實 施例除此點以外與第一實施例相同。因此，下文省略對相 同部分之闡釋。 如圖14中所示’絕緣膜8〇安置於矽基板u之一個表面 上。 此處，在矽基板11上，絕緣膜80安置於與具備讀取電極 15之表面（前側）相對之一表面（背側）之側中之一部分上， 像素隔離部分PB安置於該部分上。舉例而言，氧化矽膜安 置為此絕緣膜80。另一選擇係，氮化矽膜或諸如此類可安 置為此絕緣膜80。 在矽基板11之表面（背側）上，絕緣膜8〇安置於不同於該 部分之一部分之一表面上（黃銅礦光電轉換膜13在其上形 成），以便選擇性地生長黃銅礦光電轉換膜13之晶體，如 稍後詳細闡述。 然後，像素隔離部分PB安置於矽基板丨丨上，其等之間具 有絕緣膜8 0。 (B)製造方法 152320.doc -31- 201140817 將闡述製造上文所闡述之固態成像器件之一 々/左 < 一關 鍵部分。 圖15至圖17係顯示根據本發明之第二實施例之製造該 態成像器件之一方法之圖表。 圖15至圖17顯示如圖14中之一剖面，且圖14中所示之固 態成像器件係順序地經由圖1 5至圖丨7中所示之步驟中^ 一者產生。 (B-1)絕緣膜之80形成 最初’如圖1 5中所示，形成絕緣膜8〇。 此處，在形成絕緣膜80之前，以與第一實施例中之方式 類似之一方式，在矽基板U之一表面上形成讀取電極Η、 閘極MOS 41及讀取電路51之每一部分。隨後，以覆蓋該 等部分中之每一者（例如，讀取電路5 之此一方式在矽基 板11之表面（前側）上形成一佈線層（圖式中未顯示）。 此後，如圖15中所示，在矽基板丨〗上，在與具備該等部 分中之每一者（例如，讀取電極丨5)之表面（前側）相對之表 面（背側）之側中之一部分上形成絕緣膜8〇 ’像素隔離部分 PB安置於該部分上。亦即，絕緣膜8〇係以在複數個像素p 之間分割之此一方式形成。 具體而言’舉例而言，氧化矽膜（圖式中未顯示）係以覆 蓋矽基板11之背側（上部表面）之此一方式形成。然後，經 由光刻將所得氧化矽膜圖案化，以便形成絕緣膜80。 舉例而言，此絕緣膜80係以使得膜厚度變為50至100 nm 之此一方式形成。 152320.doc •32· 201140817 (B-2)黃銅礦光電轉換膜13之形成 接下來，如圖16中所示，形成黃銅礦光電轉換膜13。 此處，如圖16中所示，在矽基板11上’在與具備該等部 分中之每一者（例如’讀取電極1 5)之表面相對之表面（背 側）上形成黃銅礦光電轉換膜13。 舉例而言，黃銅礦光電轉換膜13係以晶格匹配石夕基板11 之此一方式由一黃銅礦結構化合物半導體形成，其由—基 於銅-紹·嫁-姻-硫-ί西之混合晶體組成。 舉例而言，以類似於第一實施例中之方式之一方式，黃 銅礦光電轉換膜13係藉由藉助一方法（例如，M〇cvD方法 或ΜΒΕ方法）在矽基板11上磊晶生長上文所闡述之化合物 半導體來形成。 在本實施例中’與第一實施例相比，黃銅礦光電轉換膜 13係藉由以選擇性地覆蓋石夕基板11之上部表面上之一部分 之此一方式蟲晶生長上文所闡述之化合物半導體來形成， 該光電轉換膜在該部分上形成。 如圖15中所示’絕緣膜80以在複數個像素ρ之間分割之 此一方式安置於矽基板11上。因此，在矽基板U之表面 上’在不同於該部分之一曝露部分（絕緣膜80安置於其上） 上選擇性地生長黃銅礦光電轉換膜丨3之一晶體。此處，黃 銅碌光電轉換膜13係以使得膜厚度變得大於絕緣膜80之膜 厚度之此一方式形成，且溝槽TR安置於根據個別像素ρ形 成之黃銅礦光電轉換膜13之間。 (Β-3)像素隔離部分ρβ及ρ+層Mp之形成 152320.doc -33- 201140817 隨後，如圖17中所示，形成像素隔離部分叩及口+層 1 4p。 此處，如圖17中所示，在石夕基板u，像素隔離部分郎 及P+層14p形成於與具備該等部分中之每一者（例如，讀取 電極15)之表面相對之表面（背側）上。亦即，在石夕基板丨1之 背側上，像素隔離部分PB及p+層14P係以使得像素隔離部 分PB覆蓋絕緣膜80且p+層14p覆蓋黃銅礦光電轉換膜η之 此一方式形成。 舉例而s ’像素隔離部分p B及p+層14 p中之每一者由 黃銅礦結構化合物半導體形成，其由一基於鋼_鋁_鎵鋼· 硫-石西之混合晶體組成。 具體而言，上文所闡述之化合物半導體在含有諸多p型 雜質（例如，Ga、In、As及P)之條件下橫向生長。以此方 式’將上文所闡述之化合物半導體填充至黃銅礦光電轉換 膜13之間之溝槽TR中，以便形成像素隔離部分pb，且此 外，在黃銅礦光電轉換膜13上形成p+層I4p。 舉例而言’像素隔離部分PB及p+層14ρ係以使得雜質濃 度變為1017至1019 cm·3之此一方式形成。 以此方式，在>5夕基板11上，像素隔離部分PB藉由以覆蓋 像素隔離部分PB在其上形成之一部分之此一方式磊晶生長 化合物半導體來形成。除此之外，P +層Mp藉由以覆蓋黃 銅礦光電轉換膜13之上部表面之此一方式生長化合物半導 體之一晶體來形成。
然後，如圖14中所示，色彩濾波器CF、晶片上透鏡ML 152320.doc -34- 201140817 及諸如此類之每-部分安置於石夕基板l i之上部表面（背側） 側中。以此方式，完成背側照射型CM〇s影像感測器。 (c)綜述 如上文所闡述，在本實施例中，如在第一實施例中，黃 銅礦光電轉換膜13係一黃鋼礦結構化合物半導體且以晶格 匹配矽基板11之此一方式形成於該所關注矽基板上。因 此，育銅礦光電轉換膜13之結晶度變得良好，可抑制一暗 電流之一發生，且可防止影像品質因一白點之降格。此 外，可貫現敏感度之一改良，藉此，甚至在一黑暗成像環 境中（舉例而言，夜晚）可以高影像品質來執行成像。 在本實施例中，像素隔離部分PB由一化合物半導體形 成’其以成為根據複數個像素p安置之黃銅礦光電轉換膜 13之間之一電位障壁（參照圖14)之此一方式經受摻雜濃度 控制。因此’在本實施例中，可藉由像素隔離部分PB防止 色彩混合之一發生。 第二實施例自一產生成本之觀點具有一有利效應，乃因 與第一實施例相比製程步驟（例如’離子植入及退火）之數 目減少。此外，不需要離子植入及退火且因此不存在因彼 專製程而產生之損害（舉例而言’離子植入期間之損壞及 在退火期間對一佈線層之一不利效應）。. <3.第三實施例（經由組成控制之像素.隔離（未經摻雜）之形 成）> (A)裝置組態及諸如此類 圖18係顯示根據本發明之一第三實施例之一固態成像器 152320.doc •35· 201140817 件之一關鍵部分之一圖表。 此處，圖18顯示一傻 如圖18中所示’在本實，—剖面：如在圖14中。 同於第二實施例中之像去“列中’一像素隔離部分PBc不 與第二實施例相同1此搞離部分。本實施例除此點以外 如圖18中所示，像Z以略對相同部分之闡釋。 .^ ^ ,、像素^離部分PBc係以覆蓋絕緣臈8〇之 》文於複數個黃銅礦光電轉換膜& 根據像素P形成。 兴寻1乐 在本實施例中，盘篦-培_ /丨上L 〇弟一實施例相比，像素隔離部分pBc 不含有—P型雜質之-半導體形成。舉例而言，像素隔 部分PBe由基於黃鋼礦之—化合物半導體形成，其由具 大帶隙之基於銅.紐_嫁_銦_硫_石西之混合晶體組成。 由 離 有 舉例而5，像素隔離部分pBc係以使得帶隙差變為 meV或更大之此一方式安置…’電位障壁形成於根據 像素P安置之複數個黃鋼礦光電轉換膜13之間，且藉此， 像素隔離部分PBc將該等像素彼此隔離。 (B)製造方法 將闡述製造上文所闡述之固態成像器件之一方法之一關 鍵部分。 圖19及圖2 0係顯示根據本發明之第三實施例之製造該固 態成像器件之一方法之圖表。 圖19及圖20顯示如圖18中之一剖面，且圖18中所示之固 態成像器件係順序地經由圖19及圖20中所示之步驟中之每 一者產生。 152320.doc -36· 201140817 (Β-l)像素隔離部分pBc之形成 最初’如圖19中所示，形成像素隔離部分PBc。 處在形成像素隔離部分PBc之前，以類似於第二實 施例中之方戎3^ + j ττ/、 飞之一方式’形成絕緣膜80及黃銅礦光電轉換 膜丨3(參照圖15及圖16)。 此後如圖19中所示，像素隔離部分PBc係以覆蓋絕緣 膜8〇之此一方式形成於複數個黃銅礦光電轉換膜13之間， 其等係根據像素安置。 在本步驟中，舉例而言，像素隔離部分pBc由基於黃銅 礦之一化合物半導體形成，其由具有一大帶隙之一基於 銅-鋁-鎵-銦-硫-硒之混合晶體組成。 八體而„，與第一實施例相比，上文所闡述之化合物半 導體在不含有_p型雜質之條件下橫向生長。以此方式， 將上文所闡述之化合物半導體填充至黃銅礦光電轉換膜U 之間之溝槽TR中，以便形成像素隔離部分pBc。 舉例而言，像素隔離部分PBc係以使得銅_鋁_鎵_銦·硫_ 栖之組成比率變為1·0:0·36:0 64:0:1 28:〇 72或i 〇 〇 24 〇.23··0.53··2·0··〇 之此一方式形成。 亦即’像素隔離部分PBc係以產生 或 CuAlQ.24Ga〇.23InQ.53S2之此一方式形成。 (B-2)p+層I4p之形成 如圖2〇中所示，形成〆層14p。 此處，如圖20中所示，在矽基板丨丨之背側（上部表面） 上，以覆蓋黃銅礦光電轉換膜13之上部表面及像素隔離部 152320.doc -37· 201140817 分PBc之上部表面之此一方式形成p+層14p。 舉例而言，以類似於第二實施例中之方式之一方式’ P + 層14p由一黃銅礦結構化合物半導體形成，其由一基於銅-紹-錄-姻-硫-砸之混合晶體組成。 具體而言，藉由在不含有諸多雜質（例如，Ga、In、As 及P)之條件下生長上文所闡述之化合物半導體之一結晶來 形成p+層14p。
然後’如圖18中所示’色彩濾波器CF、晶片上透鏡ML 及諸如此類之每一部分安置於矽基板i丨之上部表面（背側） 側上。以此方式，完成背側照射型CMOS影像感測器。 (C)综述 如 又所闌述，在本實施例中，如在第一實施例中，黃 銅礦光電轉換膜13係一黃銅礦結構化合物半導 匹配石夕基板u之此一方式形成於該所關注石夕基板上二 此，黃銅礦光電轉換膜13之結晶度變得良好，可抑制一暗 發生且可防止影像品質因一白點之降格。此 外’可實現敏感度之一改，， 錯此甚至在一黑暗成像環 境中（舉例而言，夜晚）可以高影像品質來執行成像。 在本實施例中，像素隔離部分pBe由—化合物半導體形 成其以成為根據複數個像音p Jgl署夕分上 13之★ 1U像素P*置之黃銅礦*電轉換膜 13之間之一電位障壁（參照 在丨丨m lL ^ 方式經受組成控 制。因此，在本實施例中， 兄t η A 了藉由像素㈤離部分PBc防止 色衫混合之一發生。 正 此外’關於經由帶隙把去彳+咖 永控制之電位障壁，通常沒有必要摻 I52320.doc -38- 201140817 雜障壁層’且存在與第一及第二實施例相比結晶度得到改 良之一有利效應。此外，自一產生成本之觀點存在一有利 效應’乃因與第一實施例相比製程步驟（例如，離子植入 及退火）之數目減少。 <4.第四實施例（表面照射型1 )> (A)裝置組態及諸如此類 圖21係顯示根據本發明之一第四實施例之一固態成像器 件之一關鍵部分之一圖表。 此處’圖21顯示一像素p之一剖面，如在圖3中。 如圖21中所示，在本實施例中，像素p之組態不同於第 一實施例中之組態。本實施例除此點以外與第一實施例相 同。因此，適當地省略對相同部分之闡釋。 如圖21中所示’固態成像器件包括一矽基板^，且一黃 銅礦光電轉換膜13d及一像素隔離部分PBd安置於矽基板11 之一個表面（上部表面）上。
儘管圖式中未顯示，但與第一實施例相比，一讀取電 極、一閘極MOS及一讀取電路安置於此矽基板11之一個表 面（上部表面）上《此等部分中之每一者安置於此矽基板U 之一個表面上之像素P之間且覆蓋有一佈線層（圖示中未顯 示）。
然後’入射光Η由矽基板11之表面（前侧）上之黃銅礦光 電轉換膜13d接收，該等部分中之每一者（例如，黃銅礦光 電轉換膜13d)安置於該表面上。具體而言，晶片上透鏡（圖 式中未顯示）根據矽基板11之上部表面（前側）側上之像素P 152320.doc •39· 201140817 安置，且黃銅礦光電轉換膜13d接收藉由該等晶片上透鏡 聚集之入射光。亦即，本實施例中之固態成像器件係一 「表面照射型CMOS影像感測器」。然而，在本實施例中， 不安置一色彩濾波器。 將順序地闡述每一部分。 (A-1)黃銅礦光電轉換膜13d 在該固態成像器件中，如圖21中所示，複數個黃銅礦光 電轉換膜13d以對應於複數個像素p之此一方式安置。 如圖21中所示，黃銅礦光電轉換膜13d安置於矽基板u 之一個表面上，矽基板11係（舉例而言）一 p型矽半導體。此 處’在矽基板11上，黃銅礦光電轉換膜13d安置於根據複 數個像素P形成之η型雜質區12d之上部表面上。 如圖21中所示’一透明電極14係以覆蓋黃銅礦光電轉換 膜13d之此一方式安置於黃銅礦光電轉換膜13(1之上部表面 上。透明電極14由一透明導電材料（例如，氧化銦錫 (ITO)、氧化鋅或氧化銦辞）形成。透明電極14接地且防止 由於電洞累積而產生之充電。 如圖21中所示’像素隔離部分pBd安置於黃銅礦光電轉 換膜13 d之側表面上。 以類似於第一實施例中之方式之一方式，黃銅礦光電轉 換膜13d係一黃銅礦結構化合物半導體且以晶格匹配矽基 板ll(Si(l〇〇)基板）之此一方式形成。此處，黃銅礦光電轉 換膜13d係由一基於銅-鋁-鎵·銦·硫-硒之混合晶體組成之 一黃銅礦結構化合物半導體且以晶格匹配係一 P型石夕半導 152320.doc -40· 201140817 體之矽基板11之此一方式形成。 在本實施例中，與第一實施例相比，黃銅礦光電轉換膜 13d將入射光沿深度方向z分散成紅色、綠色及藍色之色彩 中之每一者之光且進行光電轉換。此處，如圖21中所示， 黃銅礦光電轉換膜13d包括一第一光電轉換膜21R、一第二 光電轉換膜22G及一第三光電轉換膜23B，且每一膜在矽 基板11之表面上順序地分層*在黃銅礦光電轉換膜13d 中，第一光電轉換膜21R及第二光電轉換膜22G係i型且第 三光電轉換膜23B係p型《亦即，一p-i-n結構作為一整體形 成。 如圖21中所示’在黃銅礦光電轉換膜13d中，第一光電 轉換膜21R直接安置於石夕基板11之表面上。此第一光電轉 換膜21R經組態以選擇性地分散且光電轉換自上方入射之 入射光中之紅色光。亦即’第一光電轉換膜21R以以高敏 感度接收通過§亥等部分中之每一者（例如，透明電極14、 第三光電轉換膜23B及第二光電轉換膜22G)之光中之紅色 波長帶中之光之此一方式安置’且進行光電轉換以產生一 電荷。 如圖21中所示，在黃銅礦光電轉換膜13d中，第二光電 轉換膜22G安置於矽基板11之表面上，其之間具有第一光 電轉換膜21R。此第二光電轉換膜22G經組態以選擇性地 分散且光電轉換自上方入射之入射光中之綠色光。亦即， 第二光電轉換膜22G以以高敏感度接收通過該等部分中之 每一者（例如，透明電極14、第三光電轉換膜23B)之光中 152320.doc •41 · 201140817 之綠色波長帶中之光之此一方式安置，且進行光電轉換以 產生一電荷。 如圖21中所示’在黃銅礦光電轉換膜13d中，第三光電 轉換膜23B安置於矽基板丨丨之表面上，其之間具有第一光 電轉換膜21R及第二光電轉換膜22G。此第三光電轉換膜 23B經組態以選擇性地分散且光電轉換自上方入射之入射 光中之藍色光。亦即，第三光電轉換膜23B以以高敏感度 接收通過該等部分中之每一者（例如，透明電極14)之光中 之藍色波長帶中之光之此一方式安置，且進行光電轉換以 產生一電荷。 圖22係顯示關於基於黃銅礦之材料之帶隙與晶格常數之 間之關係之一圖表。 如圖22中所示之交替長與短虛線所指示，可視情況藉由 在5.43 1 A之晶格常數a(其係矽（Si)之晶格常數）之條件下調 整基於黃銅礦之材料之組成來規定帶隙。因此，在形成第 一光電轉換膜21R、第二光電轉換膜22G及第三光電轉換 膜23B中之每一者時以使得第一光電轉換膜2111、第二光 電轉換膜22G及第三光電轉換膜23B分別選擇性地光電轉 換紅色光、綠色光及藍色光之此一方式調整組成。 具體而言’第一光電轉換膜21R係以使得帶隙變為在 2.00 eV±0.1 eV(波長590 nm至650 nm)之範圍内之此—方 式形成。因此，如圖22中所示，第一光電轉換膜21R係以 使得關於CuAlxGayInzS2所表示之組成滿足以下數學表達式 之此一方式形成。 152320.doc -42- 201140817 0<x<0.12 0.38<y<0.52 0.48<z<0.50 x+y+z=l 第二光電轉換膜22G係以使得帶隙變為在2.2〇 eV±().15 eV (波長530 nm至605 nm)之範圍内之此一方式形成。因此， 如圖22中所示，第二光電轉換膜22G係以使得關於 CuAlxGayInzS2所表示之組成滿足以下數學表達式之此一方 式形成^ 0.06<x<0.41 0.01<y<0.45 0.49<z<0.58 x+y+z=l 第三光電轉換膜23B係以使得帶隙變為在2.51 eV±0.2 eV (波長460 nm至535 nm)之範圍内之此一方式形成。因此， 如圖22中所示，第三光電轉換膜23B係以使得關於 CuAlxGaySuSev所表不之組成滿足以下數學表達式之此一方 式形成。 0.31<x<0.52 0.48<y<0.69 1.33<u<1.38 0.62<v<0.67 x+y+u+v=3(或 x+y=l且 u+v=2)
舉例而言，第一光電轉換膜21R、第二光電轉換膜22G 152320.doc •43- 201140817 及第三光電轉換膜23B中之每一者係以具有以下組成之此 一方式形成。 •第一光電轉換膜 21R: CuGa〇.52In〇.48S2膜（帶隙：2.00eV) •第二光電轉換膜22G: CuAl〇_24Ga〇.23In〇.53S2膜（帶隙：2.20 eV) •第二光電轉換膜 23B : CuAl〇.36Ga〇.64Si.28Se〇.72膜（帶隙： 2.51 eV) 在此方面，如圖22中所示，在以上闡述中顯示維加德定 律（線性）之情形。然而，在存在彎曲且發生對維加德定律 之背離之情形中，可在形成光電轉換膜2111、22〇及23B中 之每一者時在以使得獲得一期望帶隙之此一方式改變上文 所闡述之組成。 儘管圖21中未顯示，在上文所闡述之黃銅礦光電轉換膜 13d中，將一尖峰形能量障壁安置於每一界面部分處以拘 限載體。稍後將詳細闡述黃銅礦光電轉換膜丨之帶結 構。 (A-2)像素隔離部分pBd ’以類似於第一實施例中之方式之 在該固態成像器件中 方式，在女置像素隔離部分pBd時使其以將複數個像素p 彼此隔離之此-方式插人於像素p之間。 如圖21中所示， 分PBd安置於在一 13d之側表面上。 在本實施例中， 在矽基板11之一個表面上，像素隔離部 像素P基礎上安置之黃銅礦光電轉換膜 像素隔離部分PBd由含有一 p型雜質之一 152320.doc 201140817 半導體形成。舉例而言，像素隔離部分PBd由基於黃銅礦 之一化合物半導體形成，其由含有一高濃度p型雜質之一 基於銅-鋁-鎵-銦-硫·硒之混合晶體組成。 (A-3)其他 在上文所闡述之固態成像器件中，在讀取每一信號時， 舉例而言，同時實現突崩倍增之低電壓驅動。 圖23至圖26係顯示根據本發明之該第四實施例之該固態 成像器件之帶結構之圖表。 圖23至圖26顯示圖21中所示之交替長與短虛線所指示之 部分Zld-Z2d之帶結構。亦即，顯示沿深度方向2之黃銅礦 光電轉換膜13d及矽基板11之帶結構。 在此等圖式當中’圖23顯示在執行一操作（例如，信號 讀取）之前之狀態。亦即，顯示零偏壓狀態。 同時，圖24至圖26顯示當執行一操作（例如，信號讀取） 時之狀態。亦即，顯示將預定反向偏壓Vr、乂〇及Vb施加 至黃銅礦光電轉換膜13d之情形。此處，圖24顯示讀取自 第一光電轉換膜21R獲得之一紅色信號（R信號）之情形。圖 25顯示讀取自第二光電轉換膜22G獲得之一綠色信號（〇信 號）之情形。圖26顯示讀取自第三光電轉換膜23B獲得之一 藍色信號（B信號）之情形。 沿深度方向z，黃銅礦光電轉換膜13(i具有作為一整體之 p-i-n結構，且如圖23中所示，帶由於一内部電場而傾斜。 因此’經由光之入射產生之一電子-電洞對由於此傾斜而 在空間上分離成一電子及一電洞。 152320.doc 45· 201140817 此外，關於黃銅礦光電轉換膜13d，如圖23中所示，在n 型雜質區12d、第一光電轉換膜21R、第二光電轉換膜22g 及第二光電轉換膜23B之間之每一界面處形成一尖蜂形能 量障壁。此處，一尖峰形能量障壁係以滿足以下公式之此 一方式形成於每一界面附近之寬間隙側上。亦即，該尖峰 形能量障壁係以變得大致高於室溫之熱能量之此一方式形 成。 在以下公式中，BR表示η型雜質區12d與第一光電轉換膜 21R之間之界面處之障壁之能量，Bg表示第一光電轉換臈 21R與第一光電轉換膜22G之間之界面處之障壁之能量， Bb表示第二光電轉換膜22G與第三光電轉換膜23B之間之 界面處之障壁之能量，k表示波茲曼常數，且kT表示對應 於室溫之熱能量之一值。
Bb之B<^BR>kT(=26 meV) 固態成像器件之帶結構如上文所闡述形成，且藉此將光 電子拘限於第一光電轉換膜21R、第二光電轉換膜22G及 第三光電轉換膜23B中之每一者中。因此，可累積對應於 個別色彩之信號電荷（光電子累積）。 在信號電荷在第一光電轉換膜21R、第二光電轉換膜 22G及第二光電轉換膜23B中之每一者中累積之情形中， 如上文所闡述，順序地自個別膜作為信號讀取信號電荷。 最初，如圖24中所示，該信號電荷讀取為來自第一光電 轉換膜21R之一 R信號。 此處，如圖24中所示，藉由施加一反向偏壓Vr來讀取該 152320.doc -46- 201140817 R信號。G信號及B信號由尖峰形障壁拘限且不讀取。 在》賣取此號之情形中，電荷一次累積於η型雜質區⑶ 中且藉由閘極MOS(圖式中未顯示）及讀取電路（圖式中未 顯示）來讀取該信號。 如圖24中所不，導電帶之一能量差安置於η型雜質區i2d 與第一光電轉換膜21R(i_CuGa〇52ln〇48S2膜）之間。因此， 即使當施加一低電壓時，給予晶格由於碰撞而產生之大運 動能量，且藉此經由離子化產生新的電子_電洞對且突崩 倍增發生。 然後，如圖25中所示，該信號電荷讀取為來自第二光電 轉換膜22G之一 G信號。 此處’如圖25中所示’藉由施加一反向偏壓¥〇來讀取該 G信號》在此情形中，所施加之反向偏壓vG高於當該信號 電荷讀取為來自第一光電轉換膜21R之R信號時所施加之 反向偏壓電壓。 亦在此情形中，如圖25中所示，突崩倍增亦發生且以類 似於在該信號電荷讀取為來自第一光電轉換膜21R之r信 號之情形中之方式之一方式讀取G信號。 接下來’如圖26中所示，該信號電荷讀取為來自第三光 電轉換膜23B之B信號。 此處’如圖26中所示，藉由施加一反向偏壓VB來讀取該 B信號。在此情形中，所施加之反向偏壓vB高於當該信號 電荷讀取為來自第一光電轉換膜21R之R信號時所施加之 反向偏壓電壓及當該信號電荷讀取為來自第二光電轉換膜 152320.doc -47· 201140817 22G之G信號時所施加之反向偏壓電壓。 亦在此情形中，如圖26中所示，突崩倍增亦發生且讀取 B信號。 可藉由順序地施加反向偏壓電壓VR、VG及VB來讀取R信 號、G信號及B信號中之每一者，如上文所闡述（其中
Vb>V(3>Vr)。 在上文所闡述之讀取方法中，閘極MOS用於讀取信號， 但並不限於此《不形成閘極MOS且可在η型雜質區12d中直 接形成一讀取電極以便執行信號之讀取。 (B)製造方法 將闡述製造上文所闡述之固態成像器件之一方法之一關 鍵部分。 最初，如圖21中所示，準備一（100)矽基板作為矽基板 11。此後，在所得矽基板11中形成η型雜質區12d。除此之 外，在矽基板11上形成讀取電極、讀取電路及諸如此類。 隨後，如圖21中所示，將第一光電轉換膜21R、第二光 電轉換膜22G及第三光電轉換膜23B順序地安置於矽基板 11上》 此處，藉由（舉例而言）MBE方法來形成第一光電轉換膜 21R’其中在矽基板11上實現一 i-CuGa0.52In0.48S2混合晶體 之晶體生長。 在此情形中，以使得具有以下能量BR之一障壁安置於第 一光電轉換膜21R與矽基板11之間之界面處之此一方式來 執行第一光電轉換膜21R之形成。 152320.doc -48· 201140817
BR>kT=26 meV 舉例而言’最初’以一組成i_CuAlo.06Gao.45Ino.49S2開始 晶體生長。此後，在實現該晶體生長時以使得組成變為i-CuGa〇,52In().48S2之此一方式逐漸減少組成A1及In且同時逐 漸增加組成Ga。 舉例而言，以使得上文所闡述之障壁之厚度為100 nm且 第一光電轉換膜21R之總厚度變為（舉例而言）0.8 μιη之此 一方式形成第一光電轉換膜21R。在此方面，在以上闡述 中，BR係50 meV或更小且足夠高於室溫之熱能量。 然後，在第一光電轉換膜21R之上部表面上形成第二光 電轉換膜22G。 藉由（舉例而言）MBE方法來形成第二光電轉換膜22G， 其中在矽基板11上實現一 i-CuAl0,24Ga0,23In0 53S2混合晶體 之晶體生長。 在此情形中，以使得具有以下能量Bq之一障壁安置於與 第一光電轉換膜21R之界面處之此一方式來執行第二光電 轉換膜22G之形成。
BG>BR>kT=26 meV 舉例而言，最初，以一組成i-CuAlowGao.丨丨In〇56s2開始 晶體生長。此後，在實現該晶體生長時以使得組成變為 CuAlo.MGamlnowS2之此一方式逐漸減少組成入丨及In且同 時逐漸增加組成Ga。 舉例而言，以使得上文所闡述之障壁之厚度為1〇〇 nm且 第二光電轉換膜22G之總厚度變為（舉例而言）〇·7 μπι之此 152320.doc -49· 201140817 一方式形成第二光電轉換膜22G。在此方面，在以上闡述 中’ BG係84 meV或更小且足夠高於室溫之熱能量。 然後，在第二光電轉換膜22G之上部表面上形成第三光 電轉換膜23B。 藉由（舉例而言）MBE方法來形成第三光電轉換膜23B， 其中在矽基板11上實現一卩-0：11八10.36〇&0.6481.28860.72混合晶 體之晶體生長。 在此情形中，以使得具有以下能量Bb之一障壁安置於與 第二光電轉換膜22G之界面處之此一方式來執行第三光電 轉換膜23B之形成。
BB>BG>BR>kT=26 meV 舉例而言，最初’以一組成p-CuAl〇.42Ga0.58S丨,36Se〇.64開 始晶體生長。此後’在實現該晶體生長時以使得組成變為 p-CuAl〇.36Ga〇_64Si.28Se〇.72之此一方式逐漸減少组成A1及S 且同時逐漸增加組成Ga。 舉例而言，以使得上文所闡述之障壁之厚度為1〇〇 nm且 第三光電轉換膜23B之總厚度變為（舉例而言）〇 3 μηι之此 一方式形成第三光電轉換膜23Β。在此方面，在以上闡述 中’ Ββ係100 meV或更小且足夠高於室溫時熱能量。 在以上闡述中’在實現上文所闡述之晶體生長之前在石夕 基板11之表面上形成氧化矽膜（圖式中未顯示）。此後，以 使得其上形成有黃銅礦光電轉換膜13之部分在石夕基板丨丨之 表面處曝露之此一方式來將該氧化矽膜（圖.式中未顯示）圖 案化。 I52320.doc •50- 201140817 隨後，如上文所闡述，在其上形成有黃銅礦光電轉換膜 3d之。p为上選擇性地生長上文所闡述之化合物半導體之 日日體，以便順序地形成第一光電轉換膜21R及諸如此類。 然後’形成像素隔離部分pB(1。 此處’以類似於第二實施例中之方式之一方式來形成像 素隔離部分PBd。 +例而5，當在含有諸多p型雜質之條件下橫向生長一 化合物半導體時使氧化矽膜（圖式中未顯示）以在黃銅礦光 電轉換膜13d之間分割之此一方式形成。以此方式，該化 合物半導體填充於黃銅礦光電轉換膜丨3(1之間以便形成像 素隔離部分PBd。 接下來，在黃銅礦光電轉換膜13d之上部表面上安置透 明電極14 » 此處，藉由（舉例而言）藉助一喷濺蒸發方法形成透明導 電材料（例如，氧化銦錫（IT0))之一膜來在黃銅礦光電轉換 膜13d上形成一:[ΤΟ膜（圖式中未顯示）。此後，將所得ιτ〇 膜圖案化以便安置透明電極14。 然後，在矽基板11之上部表面（前側）側上適當地安置晶 片上透鏡及諸如此類之每一部分。以此方式，完成表面照 射型CMOS影像感測器。 (C)綜述 如上文所闡述，在本實施例中，如在第一實施例中，黃 銅礦光電轉換膜13d係一黃銅礦結構化合物半導體且以晶 格匹配矽基板11之此一方式形成於矽基板〗丨上。因此，關 152320.doc -51 · 201140817 於本實施例’黃銅礦光電轉換膜13d之結晶度變得良好， 可抑制一暗電流之一發生，且可防止影像品質因一白點之 降格。此外’可實現敏感度之一改良，藉此，甚至在一黑 暗成像環境中（舉例而言，夜晚）可以高影像品質來執行成 像。 在本實施例中’像素隔離部分PBd由一化合物半導體形 成’其以成為根據複數個像素P形成之黃銅礦光電轉換膜 13d之間之一電位障壁（參照圖21)之此一方式摻雜。因此， 在本實施例中，可藉由像素隔離部分PBd防止色彩混合之 一發生。 此外’在本實施例中’黃銅礦光電轉換膜13cJ包括第一 光電轉換膜21R、第二光電轉換膜22(3及第三光電轉換膜 23B。第一光電轉換膜21R安置於矽基板丨丨上且以選擇性地 光電轉換自上方入射之光中之紅色分量光之此一方式形 成。第一光電轉換膜22G安置於石夕基板11上（其等之間具有 第一光電轉換膜21R)且以選擇性地光電轉換自上方入射之 光中之綠色分量光之此一方式形成。第三光電轉換膜23B 女置於石夕棊板11上（其等之間具有第一光電轉換膜21R及第 二光電轉換膜22G)且以選擇性地光電轉換自上方入射之光 中之藍色分量光之此一方式形成（參照圖21)。此外，關於 第一光電轉換膜21R與第二光電轉換膜22G之間之界面部 分及第二光電轉換膜22G與第三光電轉換膜23B之間之界 面部分，帶結構以使得帶結構與不同於所關注界面部分之 部分相比變為寬間隙之此一方式形成（參照圖23) ^然後， 152320.doc •52· 201140817 將反向偏壓電壓VR施加至第一光電轉換膜21R，且藉此信 號電荷讀取為來自第一光電轉換膜21R之一紅色信號。將 反向偏壓電壓VG施加至第二光電轉換膜22G，且藉此信號 電荷讀取為來自第二光電轉換膜22G之一綠色信號。將反 向偏壓電壓VB施加至第三光電轉換膜23B，且藉此信號電 荷讀取為來自第三光電轉換膜23B之一藍色信號。在此情 形中，以使得滿足關係VB>VG>VR之此一方式按Vr、Vg及 VB之次序將個別反向偏壓電壓順序地施加至其等之各別部 分。因此，在本實施例中，可沿深度方向z獲得三原色紅 色、綠色及藍色中之每一光之一信號。在此情形中，可減 小突崩倍增之電壓。此外’可藉由此一讀取方法增大光接 收區域’且藉此，可改良敏感度且可由於產生製程之簡化 而實現成本降低。 圖27係顯示根據本發明之第四實施例自關於構成黃銅礦 光電轉換膜13 d之每一組成之帶隙推測之吸收係數α之波長 相依性之一圖表。 如圖27中所示’關於構成黃銅礦光電轉換膜13(1之每一 組成’吸收係數α在低於帶隙之能量側中之光子能量下急 劇減小。 圖28及圖29係顯示根據本發明之該第四實施例之該固態 成像器件之光讀敏感度特性之圖表。 圖28顯示如下文所闡述形成第一光電轉換膜21R、第二 光電轉換膜22G及第三光電轉換膜23 b之情形。 .第一光電轉換膜 21R . CuGao.52Ino.48S2膜（厚度 0.8 μηι) 152320.doc •53- 201140817 •第二光電轉換膜 22G . CuAlo.24Gao.23Ino.53S2 膜（厚度 0.7 μιη) •第二光電轉換膜 23Β . CuAl〇.36Ga〇.64Si.28Se〇_72膜（厚度 〇·3 μηι) 同時，圖29顯示在形成第一光電轉換膜21R、第二光電 轉換膜22G及第三光電轉換膜23Β時使其等如下文所闡述 發生改變之情形。 •第一光電轉換膜21R: Si膜（厚度2.6 μιη) ‘第二光電轉換膜22G : Si膜（厚度1.7 μηι) •第三光電轉換膜23Β : Si膜（厚度〇·6 μιη) 自圖28與圖29之間之比較可清楚，在光電轉換膜2111、 22G及23Β中之每一者由基於黃銅礦之化合物半導體形成 之情形中（如在本實施例中）’每一色彩之分離係有利的且 與每一膜由矽形成（如上文所闡述）之情形中之色彩混合之 發生相比可抑制色彩混合之一發生。 因此，在本實施例中，即使當不使用色彩濾波器時，色 彩分離係有利的。入射光不由色彩濾波器切割’且因此可 以一高效率程度使用光，且可改良敏感度。 此外，沿一個像素ρ之深度方向獲得三個色彩RGB之信 號且因此去馬赛克處理沒有必要，一假色彩理論上不會 發生，且可容易的實現較高解析度。此外，沒有必要安置 一低通濾波器，且因此可實現成本降低。 在本實施例中’如在第—實施例中，顯示像素隔離部分 PBd藉由將雜質離子植人至上文所闡述之化合物半導體層 152320.doc •54· 201140817 中來形成之情形，但並不限於此。 以類似於第二實施例中之方式之一方#，可在石夕基板^ 之表面之一部分上選擇性地生長黃銅礦光電轉換膜i3d之 一結晶，且此後可以填充於複數個黃銅礦光電轉換膜ud 之間之此一方式經由橫向生長來形成像素隔離部分pBd。 此外，以類似於第二實施例中之方式之一方式，可藉由 使用具有一大帶隙之一化合物半導體來在像素之間形成電 位障壁’以便形成像素隔離部分PBd。 (D)經修改實例 (D-1)經修改實例4-1 在以上闡釋中，黃鋼礦光電轉換膜13d由黃銅礦結構化 合物半導體形成，其由一基於銅_鋁_鎵_銦硫_硒之混合晶 體組成，但並不限於此。 黃銅礦光電轉換膜亦可以晶格匹配矽基板之此一方式由 一黃銅礦結構化合物半導體形成，其由Cu(}aInSSe系統之 一混合晶體組成。 圖30係顯示關於基於黃銅礦之材料（其由CuGaInZnSS%^、 統之一混合晶體組成）之帶隙與晶格常數之間之關係之一 圖表。 如圖30中所示之交替長與短虛線所指示，可視情況藉由 在5.43 1 A之晶格常數a(其係矽（si)之晶格常數）之條件下調 整基於黃銅礦之材料之組成來規定帶隙。因此，亦在 CuGalnZnSSe系統之一混合晶體之情形中，第一光電轉換 膜21R、第二光電轉換膜22G及第三光電轉換膜23B可以分 152320.doc •55· 201140817 別選擇性地光電轉換紅色光、綠色光及藍色光之此一方式 形成。 具體而言，第一光電轉換膜21R係以使得帶隙變為在 2.00 eV±0.1 eV(波長590 nm至650 nm)之範圍内之此一方 式形成。因此，如圖30中所示，第一光電轉換膜21R係以 使得關於CuGayInzSuSev所表示之組成滿足以下數學表達式 之此一方式形成。 0.52<y<0.76 0.24<z<0.48 1.70<u<2.00 0<v<0.30 y+z+u+v=3 或 y+z=l且 u+v=2 第二光電轉換膜22G係以使得帶隙變為在2.20 eV±0.15 eV (波長530 nm至605 nm)之範圍内之此一方式形成。因此’ 如圖30中所示，第二光電轉換膜22G係以使得關於 CuGayInzZnwSuSev所表示之組成滿足以下數學表達式之此 一方式形成。 0.64<y<0.88 0<z<0.36 0<w<0.1 2 0.15<u<1.44 〇.56<v<1.85 y+z+w+u+v=3 或 y+z+w= 1 且 u+v=2
第三光電轉換膜23B係以使得帶隙變為在2.51 eV±0.2 eV I52320.doc -56- 201140817 (波長460 nm至535 nm)之範圍内之此一方式形成。因此， 如圖30中所示，第三光電轉換膜23B係以使得關於 CuGayZnwSuSev所表示之組成滿足以下數學表達式之此一 方式形成。 0.74<y<0.91 0.09<w<0.26 1.42<u<1.49 0.51<v<0.58 y+w+u+v=3 舉例而言，第一光電轉換膜21R、第二光電轉換膜22G 及第三光電轉換膜23B中之每一者係以具有以下組成之此 一方式形成。 •第一光電轉換膜 21R: CuGa〇.52In〇.48S2 膜 •第二光電轉換膜 22G: (：1^&1111.3986().6膜 •第三光電轉換膜23B : CuGa〇.74Zn〇,26S丨.49Se〇.5丨膜 在此方面’可藉由此等組成取代CuAlGalnSSe系統之上 文所闡述之組成之一部分，或可取代所有該等組成。 (D-2)經修改實例4-2(超晶格之應用） 關於黃銅礦光電轉換膜13d之形成中之上文所闡述之晶 體生長，固體生長解決方案在某些情形中係困難的。因 此，可藉由在超晶格之基礎上生長一偽混合晶體來形成黃 銅礦光電轉換膜13d。 舉例而言，對於用以分散紅色光之第一光電轉換膜 21R，i-CuInS2膜與i-CuGaS2膜以使得整個組成之組成比率 152320.doc -57- 201140817 變為i-CuGa〇.52In〇.48S2之此一方式交替分層。此處，i-CuInS2膜及i_CuGaS2膜中之每一者之膜形成係以使得i-CuInS2膜及i-CuGaS2膜中之每一者之膜厚度變為在臨界膜 厚度he内之此一方式執行。在此方面，藉由「Matthews及 Blakeslee 之表達式」（參照 J. W. Matthews A A. E. Blakeslee，J. Cryst. Growth 27(1974)118-125)或「People及 Bean之表達式」（參照r. peopie及 j. C· Bean，Appl. Phys. Lett. 47(1985)322-324)來規定臨界膜厚度。 在以上闡述中，舉例而言，使用一 χ射線衍射方法且使 l-CuInSz膜及i-CuGaSz膜分層以便提前確定生長條件以晶 格匹配矽（100)基板《此後，以使得總組成變為一期望組成 之此一方式執行分層。 若在執行超晶格之每一層之膜形成時超過臨界膜厚度 he，則失配位錯之缺陷發生且結晶度受到損害。然而，在 本實施例中，可防止此-麻煩之—發生，D因將膜厚度規 定在臨界膜厚度he内。 (D-3)經修改實例4-3 在以上闡述中，同時閣釋 及用以實現突崩倍增之結構 散之情形下實現突崩倍增。 用以沿深度方向z分散之結構 。然而’可在不沿深度方向分 明之該第四實施例之經修改 構之圖表。 圖3 1及圖32係顯示根據本發 實例之該固態成像器件之帶結 此處，圖31顯示在執行一 狀態，如在圖23中。亦即， 操作（例如，信號讀取）之前之 顯示零偏壓狀態。 152320.doc •58- 201140817 同時’圖32顯示當執行信號讀取之一操作時之狀態，如 在圖24及諸如此類中。亦即，顯示施加一預定反向偏壓之 情形。 如圖31及圖32中所示，藉由連續地或逐步地改變帶隙來 獲得一大能量差。 在此情形中，導電帶之能量差與圖23至圖26中所示之情 形相比仍較大。因此，在一低驅動電壓下實現一較大程度 之突崩倍增。 在此情形中，可藉由在表面側上安置一色彩濾波器來執 行色彩分離。 <5.第五實施例（表面照射型2)> (A)裝置組態及諸如此類 圖33係顯示根據本發明之一第五實施例之一固態成像器 件之'關鍵部分之一圖表。 此處，圖33顯示一像素p之一剖面，如在圖21中。圖33 與圖21相比顯示一個像素p之一關鍵部分。 如圖33中所示，在本實施例中，像素p之組態不同於第 四貫施例中之組態。本實施例除此點以外與第四實施例相 同。因此’適當地省略對相同部分之闡釋。 如圖33中所示，固態成像器件包括矽基板u，且一黃銅 礦光電轉換膜13e安置於矽基板η之一個表面（上部表面） 上。 如圖33中所示，一閘極肘〇5 41安置於此矽基板丨丨之一 個表面（上部表面）上。儘管圖式中未顯示，但部分中之每 152320.doc -59· 201140817 一者（例如，像素隔離部分、讀取電極及讀取電路）安置於 此矽基板11之一個表面（上部表面）上，如在第四實施例 中。 亦即，本實施例中之固態成像器件係一「表面照射型 CMOS影像感測器」。 將順序地闡述每一部分。 (A-1)黃銅礦光電轉換膜13e 在該固態成像器件中，如圖33中所示，複數個黃銅礦光 電轉換膜13e以對應於複數個像素p之此一方式安置。 如圖33中所示，黃銅礦光電轉換膜Ue安置於矽基板u 之一個表面上，矽基板1丨係（舉例而言）—p型矽半導體。此 處’在石夕基板11上’黃銅礦光電轉換膜13e安置於根據複 數個像素P形成之η型雜質區12d之上部表面上。 以類似於第四實施例中之方式之一方式，黃銅礦光電轉 換膜13e係一黃銅礦結構化合物半導體且以晶格匹配矽基 板ll(Si(100)基板）之此一方式形成。此處，黃銅礦光電轉 換膜13e係由一基於銅—鋁-鎵·銦_硫_硒之混合晶體組成之 一黃銅礦結構化合物半導體且以晶格匹配係一 p型矽半導 體之矽基板11之此一方式形成。 以類似於第四實施例中之方式之一方式，黃銅礦光電轉 換膜13e經組態以沿深度方向z將入射光分散成紅色、綠色 及藍色之色彩中之每一者之光且進行光電轉換。此處，如 圖33中所示’黃銅礦光電轉換膜13e包括一第一光電轉換 膜21Re、一第二光電轉換膜22Ge及一第三光電轉換膜 152320，doc • 60· 201140817 23Be，且每一膜在矽基板11之表面上順序地分層β 如圖33中所示’在黃銅礦光電轉換膜13e中，第一光電 轉換膜21Re直接安置於矽基板11之表面上β此第一光電轉 換膜21Re經組態以選擇性地分散且光電轉換自上方入射之 入射光中之紅色光。在本實施例中，第一光電轉換膜21Re 以具有與第四實施例中之組成相同之組成之此一方式安 置。 如圖33中所示’在黃銅礦光電轉換膜13e中，第二光電 轉換膜22Ge安置於石夕基板11之表面上，其之間具有第一光 電轉換膜2 IRe。此第二光電轉換膜22Ge經組態以選擇性地 分散且光電轉換自上方入射之入射光中之綠色光。在本實 施例中’第二光電轉換膜22Ge以具有與第四實施例中之組 成相同之組成之此一方式安置。 如圖33中所示，在黃銅礦光電轉換膜Ue中，第三光電 轉換膜23Be安置於石夕基板11之表面上，其之間具有第一光 電轉換膜21Re及第二光電轉換膜22Ge。此第三光電轉換膜 23Be經組態以選擇性地分散且光電轉換自上方入射之入射 光中之藍色光。在本實施例中’第三光電轉換膜23Be以具 有與第四實施例中之組成相同之組成之此一方式安置。 然而’在本實施例中，與第四實施例相比，第一至第三 光電轉換膜21Re、22Ge及23Be係以使得一 ？層13ep、…層 13ei及一 13印沿矽基板u之一表面方向（此處，y方向） 對準之此一方式組態，如圖33中所示。此處，1層13ei安置 於一中心部分中’且p層13ep及n層i3en係以沿矽基板1丨之 152320.doc -61 - 201140817 表面方向夾持i層13 ei之此一方式安置。亦即，黃銅礦光電 轉換膜13e經組態而具有作為一整體之一 p-i-n結構。 如圖33中所示，P型電極“^及!!型電極14ne安置於黃銅 礦光電轉換膜13e中之第二光電轉換膜22Ge及第三光電轉 換膜23Be之上部表面上。 如圖33中所示，p型電極14?6安置於第二光電轉換膜 22Ge及第三光電轉換膜23Be中之每一者之p層13邛上。η型 電極14ne安置於第二光電轉換膜22Ge及第三光電轉換膜 23Be中之每一者之!!層136111上。 (A-2)其他 儘管圖式中未顯示，但在該固態成像器件中，像素隔離 部分係以插入於複數個像素之間且將像素p彼此隔離之此 一方式安置’如在第四實施例中。 此處，在矽基板11之一個表面上，像素隔離部分（圖式 中未顯不）安置於在一像素p基礎上安置之黃鋼礦光電轉換 膜13 e之側表面上，如在第四實施例中。 在本實施例中，像素隔離部分（圖式中未顯示）以使得一 電位障壁形成於不同於具備讀取電極（圖式中未顯示）、間 極MOS(圖式中未顯示）及讀取電路（圖式中未顯示）之部分 之。卩分上之此一方式安置於像素p之間。 像素隔離部分（圖式中未顯示）由（舉<列而言）離子植入有 -雜質之-化合物半導體形成，如在上文所闡述之第一實 施例中。此外，像素隔離部分（圖式中未顯示）可由具有具 有-大帶隙之一組成之一化合物半導體形成。此外，空間 152320.doc 62· 201140817 插入於具備讀取電極（圖式中未顯示）、閘極M〇s(圖式中未 顯示）及讀取電路（圖式中未顯示）之部分中。 圖34係顯示根據本發明之該第五實施例之該固態成像器 件之一帶結構之一圖表。 關於黃銅礦光電轉換膜13e，如圖34中所示，一能量障 壁形成於第一光電轉換膜2iRe、第二光電轉換膜22Ge及第 —光電轉換膜23Be之間之每一界面處。此處，每一障壁以 滿足以下公式之此一方式形成於每一界面附近之寬間隙側 上。亦即’每一障壁係以使得每一障壁之能量B變得大致 高於室溫之熱能量之此一方式形成。 B>kT(=26 meV) 固態成像器件之帶結構如上文所闡述形成，且藉此將光 電子拘限於第一光電轉換膜21Re、第二光電轉換膜22Ge及 第三光電轉換膜23Be中之每一者中。因此，可累積對應於 個別色彩之信號電荷》 在信號電荷在第一光電轉換膜21Re、第二光電轉換膜 22Ge及第三光電轉換膜23Be中之每一者中累積之後，藉由 將一電壓施加至每一膜’信號電荷順序地讀取為來自每一 膜之一信號。 舉例而言’在電子自第一光電轉換膜21 Re移動至n型雜 質區12d之後，藉由使用閘極MOS 41及諸如此類來讀取紅 色光之信號。 儘管圖式中未顯示，在p型電極14pe連接至接地之後藉 由使用閘極MOS及諸如此類來讀取綠色光之信號及藍色光 152320.doc -63- 201140817 之信號，且自η型電極I4ne讀取之電子暫時累積於安置於 Si基板Π中之一累積層中。 (B)製造方法 將闡述製造上文所闡述之固態成像器件之一方法之一關 鍵部分。 最初，如圖33中所示，準備一（100)矽基板作為矽基板 11。此後’在所得石夕基板11上形成η型雜質區12<^。除此之 外，在矽基板11上形成讀取電極、讀取電路及諸如此類。 隨後’如圖33中所示，將第一光電轉換膜21Re、第二光 電轉換膜22Ge及第三光電轉換膜23Be順序地安置於石夕基板 11上。 此處’藉由（舉例而言）MBE方法來形成第一光電轉換膜 21Re ’其中在矽基板11上實現一 i-CuGa〇52ln〇48S2混合晶 體之晶體生長。舉例而言，第一光電轉換膜21 Re係以使得 厚度變為（舉例而言）0.8 μηι之此一方式形成。 然後，在第一光電轉換膜21Re之上部表面上形成第二光 電轉換膜22Ge。 藉由（舉例而言）MBE方法來形成第二光電轉換膜22Ge， 其中在矽基板11上實現一 i_CuAl0.24Ga0.23In0.53Sp^合晶體 之晶體生長。 在此情形中，以使得具有上文所闡述之能量B之一障壁 安置於與第一光電轉換膜21 Re之界面處之此一方式來執行 第二光電轉換膜22Ge之形成。 舉例而言，最初，以一組成i-CuAl〇. 33Ga〇.iiIn〇,56S2 開始 152320.doc •64· 201140817 晶體生長。此後，在實現該晶體生長時以使得組成變為i-CuAl0.24Ga0.23In0.53S2之此一方式逐漸減少組成A1及In且同 時逐漸增加組成Ga。 舉例而言，第二光電轉換膜22Ge係以使得上文所闡述之 障壁之厚度係50 nm且第二光電轉換膜22Ge之總厚度變為 (舉例而言）0·7 μιη之一方式之此一方式形成。 然後，在第二光電轉換膜22Ge之上部表面上形成第三光 電轉換膜23Be。 藉由（舉例而言）MBE方法來形成第三光電轉換膜23Be， 其中在碎基板11上實現一 i-CuAl〇.36Ga〇.64S 1,28Se〇.72混合晶 體之晶體生長。 在此情形中，以使得具有上文所闡述之能量B之一障壁 安置於與第二光電轉換膜22Ge之界面處之此一方式來執行 第三光電轉換膜23Be之形成。 舉例而言，最初，以一組成i-CuAl0.42Ga0.58S丨.36Se0.64開 始晶體生長。此後，在實現該晶體生長以使得組成變為“ CuAl〇.36Ga〇.64Si.28Se〇.72之此一方式逐漸減少組成A!及s且 同時逐漸增加組成Ga。 舉例而言，第三光電轉換膜23Be係以使得上文所闡述之 障壁之厚度係50 nm且第三光電轉換膜23Be之總厚度變為 (舉例而言）0.3 μιη之此一方式形成。 隨後’如中圖33所示’形成ρ層I3ep及η層i3en。 此處，關於第一光電轉換膜21Re、第二光電轉換膜 22Ge及第三光電轉換膜23Be ’藉由將ρ型雜質選擇性地離 152320.doc •65· 201140817 子植入至其中形成有？層13邛之部分中來形成卩層13ep。舉 例而言，藉由將鎵（Ga)作為一 p型摻雜劑離子植入來形成p 層 13ep 〇 此外’關於第一光電轉換膜2lRe、第二光電轉換膜 22Ge及第三光電轉換膜23Be，藉由將n型雜質選擇性地離 子植入至其中形成有1!層13en之部分中來形成11層13en。舉 例而言，藉由將鋅（Zn)作為一 η型摻雜劑離子植入來形成n 層 13en 〇 然後’在離子植入之後執行退火以活化摻雜劑，以便形 成p-i-n結構黃銅礦光電轉換膜13e。 隨後，以類似於上文所闡述之第四實施例中之方式之一 方式安置像素隔離部分及諸如此類之每一部分，以便完成 表面CMOS影像感測器。 (C)綜述 如上文所闡述，在其中像素P之組態不同於在第四實施 例中之組態之本實施例中，黃銅礦光電轉換膜丨3 e以晶格 匹配矽基板11之此一方式形成於矽基板丨丨上，如在第四實 施例中。因此’關於本實施例，黃銅礦光電轉換膜13e之 結晶度變得良好，可抑制一暗電流之一發生，且可防止影 像品質因一白點之降格。此外，可實現敏感度之一改良， 藉此，甚至在一黑暗成像環境中（舉例而言，夜晚）可以高 影像品質來執行成像。 此外’在本實施例中’黃銅礦光電轉換膜13e包括第一 光電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜 152320.doc -66- 201140817 2 3 B，其等順序地分層於石夕基板η上，如在第四實施例 中。因此，在本實施例中，可沿深度方向Ζ獲得三原色紅 色、綠色及藍色之每一光之一信號。 然而’在本實施例中，與第四實施例相比，關於第一光 電轉換膜21Re、第二光電轉換膜22Ge及第三光電轉換膜 23Be ’ p層13ep、i層13ei及η層13en沿矽基板11之一表面 (xy平面）方向並排配置。 因此，可幾乎同時讀取信號，且藉此，與在第四實施例 中相比’展現一移動標的之成像之優越性。此外，展現優 越的飽和敏感度特性’乃因可單獨地安置一累積層。 在以上闡述中，黃銅礦光電轉換膜1化經組態而具有作 為一整體之p-i-n結構’但並不限於此^亦可在形成一邱結 構之情形中運用相同操作效應。 在以上闡述中，安置p型電極14pe，但並不限於此。在p 層13ep之p濃度為高之情形中，電洞自然地流至基板側。 亦即，每-界面處之有效電位障壁減小，且電洞可越過每 -P層之界面且到達基板侧。在此情形中，p型電極i4_ 不必要的。 (D)經修改 圖35係顯示根據本發明之該第五實施例之經修改實例％ 1之一固態成像器件之一關鍵部分之一圖表。 此處，圖35顯示-像素p之一剖面，如在_中。 如圖35中所示’在本經修改實施例中，像素p之組態不 同於上文所闡述之第五實施例中之組態。本經修改實施例 152320.doc •67· 201140817 除此點以外與第五實施例相同。因此，適當地省略對相同 部分之閱釋。 如圖35中所示，在矽基板丨丨之表面上，在固態成像器件 中’一η型雜質區12d安置於具備黃銅礦光電轉換膜13e之 部分之側部分中。亦即’在矽基板丨丨之表面上，黃銅礦光 電轉換膜13e安置於其上未安置有^型雜質區12d之一部分 之一表面上。 黃銅礦光電轉換膜13e包括第一光電轉換膜21Re、第二 光電轉換膜22Ge及第三光電轉換膜23Be，且以類似於第五 貫方&例中之方式之一方式，每一膜順序地分層於石夕基板1 1 之表面上。 然而’在本經修改實施例中，與上文所闡述之實施例相 比，P型電極14pe及η型電極I4ne安置於第一光電轉換膜 21Re之上部表面上，如在第二光電轉換膜22(^及第三光電 轉換膜23Be中。 如圖35中所示’ p型電極14{^安置於第一光電轉換膜 21Re之p層13ep上’如在第二光電轉換膜22Ge及第三光電 轉換膜23Be中。η型電極i4ne安置於第一光電轉換膜2iRe 之η層13en上，如在第二光電轉換膜22(}6及第三光電轉換 膜23Be中。 然後’如圖35中所示，一佈線18安置於η型雜質區12(1之 上部表面上，且佈線18電連接至安置於第一光電轉換膜 211^之11層13611上之11型電極141^。 圖36係顯示根據本發明之該第五實施例之該經修改實例 152320.doc • 68 · 201140817 之該固態成像器件之一帶結構之一圖表。 關於黃銅礦光電轉換膜13e，如圖36中所示，一能量障 壁形成於矽基板11、第一光電轉換膜21Re、第二光電轉換 膜22Ge及第三光電轉換膜23Be之間之每一界面處。此處， 每一障壁以使得每一障壁之能量B變得大致高於室溫之熱 Ht* 1之此一方式形成於每一界面附近之寬間隙側中。 因此，亦在本經修改實例中，光電子拘限於第一光電轉 換膜21Re、第二光電轉換膜22Ge及第三光電轉換膜23仏 中之母一者中。因此，可累積對應於個別色彩之信號電 荷。 在信號電荷在第一光電轉換膜21 Re、第二光電轉換膜 22Ge及第二光電轉換膜23 Be中之每一者中累積之後，藉由 將一電壓施加至每一膜’信號電荷讀取為來自每一膜之一 信號。 儘官圖式中未顯示’在P型電極i 4pe連接至接地側之後 藉由使用閘極MO S及諸如此類來讀取每一信號，且自η型 電極14ne讀取之電子暫時累積於安置於矽基板丨丨側中之一 累積層中。 除以上闡述以外，由於η型電極14ne安置於第一光電轉 換膜21Re上’因此可自η型電極i4ne直接讀取累積於第一 光電轉換膜2lRe中之電子。 所有紅色（R)信號、綠色（G)信號及藍色（B)可暫時單獨地 累積於石夕基板11中且藉由閘極M〇s 41讀取。 此處’ P型電極14pe係用以取得電洞且可藉由至接地之 152320.doc •69· 201140817 直接連接避免充電。此外，可藉由增加㈣濃度將電洞釋 放至矽基板11側。在此情形中’ p型電極i4pe通常係不必 要的。 在上文所闡述之情形中，突崩倍增在低電壓驅動之情形 下通常不發生’乃因除紅色（R)信號之讀取以外不存在能 量差。然而’不順序地執行信號之讀取存在一優勢，如上 文所闡述，但可同時讀取每一色彩之信號。 <6_第六實施例（表面照射型3)> (A)裝置組態及諸如此類 圖37係顯示根據本發明之—第六實施狀—固態成像器 件之一關鍵部分之一圖表。 此處，圖37顯示一像素p之一剖面，如在圖”中。 如圖37中所不’在本實施例中，像素p之組態不同於第 四實施例中之組態。本實施例除此點以外與第四實施例相 同。因此，適當地省略對相同部分之闡釋。 如圖37中所示，固態成像器件包括石夕基板11，且一黃銅 礦光電轉換膜13f及-像素隔離部分pBf安置於々基板^之 一個表面（上部表面）上。 儘管圖式中未顯示，讀取電極、閘極MOS及讀取電路安 置於此石夕基板U之-個表面（上部表面）上，如在第四實施 例中此等。p分中之每__者安置於此石夕基板η之一個表面 上之像素Ρ之間且覆蓋有__佈線層（圖示中未顯示）。 然後，入射光Η由矽基板丨丨之表面（前側）上之黃銅礦光 電轉換膜13f接收’每一部分(例如，黃銅礦光電轉換膜 152320.doc 201140817 13f)安置於該表面上。亦即，本實施例中之固態成像器件 係一「表面照射型CMOS影像感測器」。 將順序地闡述每一部分。 (A-1)黃銅礦光電轉換膜13f 在該固態成像器件中，如圖37中所示，黃銅礦光電轉換 膜13f安置於矽基板11之—個表面上，矽基板丨丨係（舉例而 言）一 P型矽半導體。 在本實施例中，與第四實施例相比’黃銅礦光電轉換膜 13f並非經組態以將入射光沿深度方向z分散成紅色、綠色 及藍色之色彩中之每一者之光及進行光電轉換。 此處’如圖37中所示，黃銅礦光電轉換膜1灯包括第一 光電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜 23B ’且母一膜在石夕基板11之表面（Xy平面）並排配置。 第一光電轉換膜21R、第二光電轉換膜22G及第三光電 轉換膜23B中之每一者係p型且安置於η型雜質區12d之上部 表面上，η型雜質區I2d以對應於複數個像素P之此一方式 形成於石夕基板11上。亦即，形成一 pn結構。 第一光電轉換膜21R經纽態以選擇性地分散且光電轉換 自上方入射之入射光中之紅色光。第二光電轉換膜22G經 組態以選擇性地分散且光電轉換自上方入射之入射光中之 綠色光。第三光電轉換膜23B經組態以選擇性地分散且光 電轉換自上方入射之入射光中之藍色光。 舉例而言’如在第四實施例中，第一光電轉換膜21R、 第二光電轉換膜22G及第三光電轉換膜23B中之每一者由 152320.doc -71- 201140817 與矽基板ll(si(100)基板）晶格匹配之一基於CuAlGalnSSe 之混合晶體形成。具體而言，每一膜以具有以下組成之此 一方式形成。 •第一光電轉換膜21R: CuGa〇.52InQ48S2膜 ’第一光電轉換膜 22G . CuAlo.24Gao.23Ino.53S2膜 •第二光電轉換膜23B . CuAl〇.36Ga〇.64Si.28Se〇.72膜 此外，第一光電轉換膜21R、第二光電轉換膜22G及第 三光電轉換膜23B中之每一者係以具有以下厚度之此一方 式形成。 •第一光電轉換膜21R: 0.8μπι •第二光電轉換膜22G : 0.7 μιη •第三光電轉換膜23Β : 0.7 μηι 然後’如圖37中所示’一透明電極14係以覆蓋構成黃銅 礦光電轉換膜13f之第一光電轉換膜21R、第二光電轉換膜 22G及第三光電轉換膜23B中之每一者之上部表面之此一 方式安置。 第一光電轉換膜21R、第二光電轉換膜22(3及第三光電 轉換膜23B中之每一者係以對應於拜爾圖案之此一方式在 一像素P基礎上女置。在此方面，第一光電轉換膜UR、第 二光電轉換膜22G及第三光電轉換膜23Β中之每一者可以 對應於並不限於拜爾圖案之各種色彩陣列之此一方式安 置。 (Α-2)像素隔離部分PBf 在該固態成像器件中，以類似於第四實施例中之方式之 152320.doc •72- 201140817 一方式，在安置像素隔離部分PBf時使其以將複數個像素p 彼此隔離之此一方式插入於像素p之間。 如圖37中所示，像素隔離部分pBf安置於第一光電轉換 膜21R、第二光電轉換膜22G及第三光電轉換膜23B中之每 一者之側表面上。 此處，如圖37中所示，在矽基板u之一個表面上，像素 隔離部分PBf安置於在一像素p基礎上形成之第一光電轉換 膜21R、第二光電轉換膜22G及第三光電轉換膜23B中之每 一者之側表面上。 在本實施例中’以類似於第四實施例中之方式之一方 式，像素隔離部分PBf由含有一p型雜質之一半導體形成。 像素隔離部分PBf由（舉例而言）基於黃銅礦之一化合物半 導體形成’其由含有一高濃度p型雜質之一基於銅_鋁_鎵_ 銦-硫-砸之混合晶體組成。 (A-3)其他 在上文所闡述之固態成像器件中，在不將一反向偏壓電 壓施加至第一光電轉換膜21R、第二光電轉換膜22G及第 二光電轉換膜23B中之每一者之情形下，光電子由於能量 中之一差而自然地移動至矽基板丨丨（矽）側。因此，藉由使 用閘極MOS(圖式中未顯示）及諸如此類將光電子讀取為信 號。舉例而言，同時自第一光電轉換膜21r、第二光電轉 換膜22G及第三光電轉換膜23B中之每一者讀取信號。 圖38係顯示根據本發明之該第六實施例之該固態成像器 件之一光譜敏感度特性之一圖表。在圖38中，關於紅色光 152320.doc •73· 201140817 之光譜敏感度特性由r R」指示，綠色光由「G」指示， 且藍色光由「B」指示。 如圖38中所示，不切割短波長側。因此，舉例而言在 去馬賽克處理之後，執行以下公式所表示之色彩算術處 理。 R=r-g > G=g-b » B=b 在以上闡述中，Γ表示在第一光電轉換膜21R中獲得之 RAW Data之一值，g表示在第二光電轉換膜22G中獲得之 RAW Data之一值，b表示在第三光電轉換膜23B中獲得之 RAW Data之一值，且R、（3及3分別表示在色彩算術處理之 後紅色信號、綠色信號及藍色信號之值。 (B)製造方法 將闡述製造上文所闡述之固態成像器件之一方法之一關 鍵部分。 最初，如圖37中所示，準備一（1〇〇)矽基板作為矽基板 11。此後’在所得矽基板11中形成η型雜質區丨2d。除此之 外’在矽基板11上形成讀取電極、讀取電路及諸如此類。 隨後，如圖37中所示，將第一光電轉換膜21R、第二光 電轉換膜22G及第三光電轉換膜23B順序地安置於矽基板 11上。 此處’最初’氧化矽膜（圖式中未顯示）形成於矽基板U 之表面上。此後，在矽基板11之表面上，該氧化矽膜（圖 式中未顯示）以使得曝露其上形成有第一光電轉換膜21R之 部分之此一方式圖案化。隨後’藉由（舉例而言）MBE方法 152320.doc -74· 201140817 來形成第-光電轉換膜21R，其中在石夕基板"上實現一 P-CuGaG.52ln“8S2混合晶體之晶體生長。㈣，移除該氧 化矽膜（圖式中未顯示）。 接下來，氧化石夕膜（圖式中未顯示）形成於石夕基仙之表 面上。此後，在石夕基板^ _ 极之表面上，該氧化矽膜（圖式中 未顯示）以使得曝露J:上形志古哲 /、成有第二光電轉換膜22G之部分 此方式圖案化。隨後，藉由（舉例而言）Mbe方法來形 成第二光電轉換膜22G’其中在矽基板"上實現一 p-CUAl0.24Ga〇.23ln〇53S2混合晶體之晶體生長。然後，移除 該氧化矽膜（圖式中未顯示）。 接下來，氧化石夕膜（圖式中未顯示）形成於石夕基仙之表 -此後纟石夕基板u之表面上該氧化石夕膜（圖式中 未顯示）以使得曝露其上形成有第三光電轉換膜MB之部分 方式圖案化。隨後，藉由（舉例而言）方法來形 成第三光電轉換膜23B，其中在矽基板"上實現一 P-CuAl0_36Ga〇.64Sl 28Se〇 72混合晶體之晶體生長。然後，移 除該氧化矽膜（圖式中未顯示）。 一在此方面’ “上闡述中，通過將_3元素比率規 〜二或更j每一膜可具有P型導電性，且因此在實現上 斤闡述之阳體生長時將此比率規定為（舉例而言 0.99。 帛係、如上文所闞述，此處可藉由在超晶格之基 生長—偽混合晶體來形成每-膜。
然後，形成像素隔離部分PBP 152320.doc •75- 201140817 此處，以類似於第二實施例中之方式之一方式來形成像 素隔離部分PBf 〇 舉例而言，當在含有諸多p型雜質之條件下橫向生長一 化合物半導體時使氧化矽膜以在第一光電轉換膜2丨R、第 二光電轉換膜22G及第三光電轉換膜23B之間分割之此.一 方式形成。以此方式，該化合物半導體填充於第一光電轉 換膜21R、第二光電轉換膜22G及第三光電轉換膜23B之 間，以便形成像素隔離部分PBf。 接下來’透明電極14安置於構成黃銅礦光電轉換膜nf 之第一光電轉換膜21R、第二光電轉換膜22G及第三光電 轉換膜23B之上部表面上。 此處，藉由（舉例而言）藉助一喷濺蒸發方法形成透明導 電材料（例如，氧化銦錫（IT0))之一膜來形成一 IT〇膜（圖式 中未顯示）。此後，將所得ΙΤΟ膜圖案化以便安置透明電極 14 〇 然後，在矽基板11之上部表面（前側）上適當地安置晶片 上透鏡及諸如此類之每一部分。以此方式’完成表面照射 型CMOS影像感測器。 (C)綜述 如上文所闡述，在本實施例中，黃銅礦光電轉換膜i3f 以晶格匹配矽基板11之此一方式形成於矽基板i i上，除像 素P之組態不同於第四實施例以外與在第四實施例中相 同。因此，關於本實施例，黃銅礦光電轉換膜i 3 f之結曰Θ 度變得良好，可抑制一暗電流之一發生，且可防止影像品 152320.doc -76- 201140817 質因白點之降格。此外，可實現敏感度之一改良，藉 此，甚至在一黑暗成像環境中（舉例而言，夜晚）可以高影 像品質來執行成像。 在本實施例中，像素隔離部分PBf由一化合物半導體形 成，其以成為根據複數個像素P形成之黃銅礦光電轉換膜 13f之間之一電位障壁（參照圖37)之此一方式摻雜。因此， 在本實施例中，可藉由像素隔離部分PBf防止色彩混合之 一發生。 <7·第七實施例（其他背側照射型）> (A)裝置組態及諸如此類 圖3 9係顯示根據本發明之一第七實施例之一固態成像器 件之一關鍵部分之一圖表。 此處’圖39顯示一像素p之一剖面，如在圖21中。 如圖3 9中所示，在本實施例中，關於矽基板丨丨，具備讀 取電極15及閘極MOS 41之一表面不同於上文所闡述之第 四實施例中之表面。此外，儘管圖式中未顯示，關於矽基 板11，具備讀取電路51之一表面不同於上文所闡述之第四 實施例中之表面。本實施例除此等點以外與第四實施例相 同。因此’適當地省略對相同部分之闡釋。 如圖39中所示’在本實施例中，在矽基板丨丨上，讀取電 極15及閘極MOS 41安置於與具備黃銅礦光電轉換膜13d之 表面相對之一表面上。在基板11上，讀取電路5丨亦以類似 於讀取電極15及閘極MO S 41之彼等方式之一方式安置於 與具備黃銅礦光電轉換膜13d之表面相對之該表面上。 152320.doc •77· 201140817 此外’在矽基板11之内部中’ η型雜質區12d安置於基板 11之背側與前側附近之間。 亦即，與第四實施例相比，讀取電極15、閘極M〇S 41 及讀取電路5 1安置於矽基板11之前側上，且因此，固態成 像器件經組態以用作一「背側照射型」。 (B)綜述 如上文所闞述’與第四實施例相比，本實施例係一「背 側照射型」，但黃銅礦光電轉換膜13d以晶格匹配矽基板^ 之此一方式形成於石夕基板丨丨上，如在第四實施例中。因 此’關於本實施例’黃銅礦光電轉換膜13d之結晶度變得 良好，可抑制一暗電流之一發生，且可防止影像品質因一 白點之降格。此外，可實現敏感度之一改良，藉此，甚至 在一黑暗成像環境中（舉例而言，夜晚）可以高影像品質來 執行成像。 在本貫施例中’像素隔離部分PBd由一化合物半導體形 成，其以成為根據複數個像素p形成之黃鋼礦光電轉換膜 13d之間之一電位障壁（參照圆39)之此一方式摻雜。因此， 在本實施例中’可藉由像素隔離部分pBd防止色彩混合之 一發生。 此外’在本實施例中，黃銅礦光電轉換膜13d包括第一 光電轉換膜21R '第二光電轉換膜22G及第三光電轉換膜 23B ’其等順序地分層於矽基板11上，如在第四實施例 中。因此，在本實施例中，如在第四實施例中，三原色之 光可沿深度方向z分散，且可同時執行光電子之累積、經 i52320.doc •78- 201140817 由電壓之三階段施加之信號讀取及突崩倍增中之電壓降 低。此外’可改良敏感度，乃因接收且光電轉換自背側入 射之光’該背側與具備讀取電極丨5及諸如此類之表面相對 且其具有用於光之一寬開口。 本實施例係一「背側照射型」，且因此，在不插入佈線 層（圖式中未顯示）之情形下，入射光可進入黃銅礦光電轉 換膜13d。 (C)經修改實例 (C-1)經修改實例7-1 圖40係顯示根據本發明之該第七實施例之經修改實例7_ 1之一固態成像器件之一關鍵部分之一圖表。 此處，圖40顯示一像素p之一剖面，如在圖39中。 如圖40中所示，在本經修改實施例中，一黃銅礦光電轉 換膜13g之組態不同於上文所闡述之第七實施例中之組 態。因此，適當地省略對相同部分之闡釋。 如圖40中所示’黃銅礦光電轉換膜13g以使得組成自矽 基板11側開始自n-CuAlSuSeo』* i-CuAlSuSe"變化 為p-CuGamlnmS2之此一方式形成。 藉由（舉例而言）MBE方法以使得總厚度變為約2 μιη之此 一方式形成此黃銅礦光電轉換膜i3g。 具體而言，最初，生長n—CuAiUeuShCuAiUeo』 之一晶體。此後，逐漸地減少組成八丨及Se，且此外，以使 得組成變為p-CuGa〇.52In〇_48S2之此一方式逐漸地增加組成 Ga及 In β 152320.doc -79- 201140817 在此晶體生長中，„型或1型在中途變為"。為獲得η型 導電性’執行藉助一族12元素之摻雜。舉例而言，在晶體 生長器件添加極少量之鋅（Ζη)。為獲得丨型，不執行摻雜。 另一方面，為獲得ρ型導電性’將Cu/族13元素比率規定為 1或更小。舉例而言，在實現晶體生長時將此比率規定為 〇·98至 0.99。 在實現此晶體生長之前，在矽基板表面上，藉由氧 化矽膜（圖式中未顯示）覆蓋不同於其上形成有黃銅礦光電 轉換膜13g之部分之部分。隨後，在矽基板u之表面上， 在未覆蓋有氧化石夕膜（圖式中未顯示）之表面上選擇性地生 長一化合物半導體之一晶體，以便形成上文所闡述之黃銅 礦光電轉換膜13g。 在此經修改實例中，呈（舉例而言）拜爾圖案之色彩濾波 器在一像素基礎上安置且藉此執行色彩分離。 在本經修改實例中，在形成黃銅礦光電轉換膜丨3g時在 其中達成與矽基板11之晶格匹配且此外可使帶隙最大化之 範圍内吹變組成’如參照圖22清楚可見。因此，在施加一 反向偏壓之情形中’藉由一小驅動電壓獲得一大能量差， 使得突崩倍增在一較大程度上發生且獲得高敏感度。 (C-2)經修改實例7-2 圖41係顯示根據本發明之該第七實施例之經修改實例7-2之一固態成像器件之一關鍵部分之一圖表。 此處，圖41顯示一像素P之一剖面，如在圖39中。 如圖41中所不’在本經修改實施例中，一黃銅礦光電轉 152320.doc •80· 201140817 換膜13gb之組態不同於上文所闡述之第七實施例中之組 態。因此，適當地省略對相同部分之闡釋。 如圖41中所示，該固態成像器件經組態以用作一「背側 照射型」。 如圖41中所示，在該固態成像器件中，與上文所闡述之 第七實施例相比，黃銅礦光電轉換膜13gb並非經組態以將 入射光沿深度方向z分散成紅色、綠色及藍色之色彩中之 每一者之光及進行光電轉換。 此處，如圖41中所示’黃銅礦光電轉換膜i3gb包括第一 光電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜 23B，且每一膜在石夕基板11之表面（Xy平面）並排配置。 除（舉例而言）讀取電極15、閘極MOS 41及諸如此類安置 於矽基板11之前側上且藉此形成一「背側照射型」以外， 本經修改實例與第六實施例相同。 亦即’第一光電轉換膜21R、第二光電轉換膜22G及第 三光電轉換膜23B中之每一者係以類似於第六實施例中之 方式之一方式形成。 具體而言，如圖41中所示，每一膜以具有以下組成之此 一方式形成。 •第一光電轉換膜 21R: CuGa〇.52In〇.48S2 膜 •第二光電轉換膜22G : ^1八10.24〇时23111。.5382膜 •第二光電轉換膜 23B : CuAlo.wGaowSi.MSem 膜 此外，以類似於第六實施例中之方式之一方式，像素隔 離部分PBf安置於第一光電轉換膜21R、第二光電轉換膜 152320.doc -81 * 201140817 22G及第三光電轉換膜23B中之每一者之側表面上。 在此情形中’可改良敏感纟，乃因接收且光電轉換自背 側入射之光，該背侧與具備讀取電極15及諸如此類之表面 相對且其具有用於光之一寬開口。 <8.第八貫施例（電洞作為信號之讀取）> (A)裝置組態及諸如此類 圖42係顯示根據本發明之一第八實施例之一固態成像器 件之一關鍵部分之一圖表。 此處，圖42顯示一像素P之一剖面，如在圖21中（第四實 施例）。 在本實施例中，與其中「電子」讀取為一信號之第四實 施例相比，「電洞」讀取為一信號。本實施例除以下幾點 以外與第四實施例相同。因此，適當地省略對相同部分之 闡釋。 在本實施例中，如圖42中所示，一矽基板i lh之導電類 型與第四實施例中之導電類型相比為一 η型。 在此矽基板llh中，一ρ型雜質區121!取代η型雜質區而安 置。 黃銅礦光電轉換膜13d由與矽基板llh晶格匹配之 CuGalnZnSSe系統之一混合晶體形成’如在第四實施例 中。 黃銅礦光電轉換膜13d包括第一光電轉換膜21R、第二光 電轉換膜22G及第三光電轉換膜23B，且每一膜順序地分 層於石夕基板11 h之表面上，如在第四實施例中。 152320.doc • 82 - 201140817 在此黃銅礦光電轉換膜13d中，第一光電轉換膜21R及第 一光電轉換膜22G中之每一者係丨型。然而，與第四實施例 中之第二光電轉換膜23B相比，第三光電轉換膜23B並非p i 而係i型。亦即’構成黃銅礦光電轉換膜13d之第一光 電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜23B 不摻雜有一雜質。在此方面，此處採用丨型’但黃銅礦光 電轉換膜13d可以成為一輕摻雜p型之此一方式形成。 此外，關於第一光電轉換膜21R、第二光電轉換膜22G 及第三光電轉換膜23B中之每一者，在每一界面附近之寬 間隙側中’以滿足以下公式之此一方式在價帶側中形成一 尖峰形能量障壁。 BB>BG>BR>kT(=26 meV) 採用上文所闡述之帶結構，且藉此電洞可拘限於第一光 電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜23b 中之每一者中。 與第四實施例中之導電類型相比，像素隔離部分pBh以 使^導電類型為η型之此一方式形成，且n型雜質之濃度變 為高0 此外，與第四實施㈣比，—t間層呢置於黃銅礦光 電轉換膜…與透明電極14之間。中間層⑽（舉例而言）硫 化韻（CdS)層且經安置以降低對抗電子至透明電㈣之移 動之電位障壁且降低驅動電麼。透明電極14由（舉例而言） 一 η型透明電極材料（例如，氧化鋅）形成。 在本實把例中之k號之讀取中，與用以讀取電子之結構 152320.doc •83· 201140817 之情形中之關係相比，用於讀取之所施加電壓之正與負之 間之關係為相反。亦即，一負電壓按Vr、vG及VB(其中， VB<VG<VRS-kT)之次序施加至第一光電轉換膜2ir、第二 光電轉換膜22G及第三光電轉換膜23B中之每一者。以此 方式’可順序地分別自第一光電轉換膜2 1R、第二光電轉 換膜22G及第三光電轉換膜23B中之每一者讀取紅色（R)信 號、綠色（G)信號及藍色（B)信號中之每一者。 (B)綜述 在經組態以讀取「電洞」作為一信號之本實施例中與 第四實施例相比’黃銅礦光電轉換膜13(1以晶格匹配石夕基 板11之此一方式形成於矽基板丨i上，如在第四實施例中。 因此’關於本實施例’黃銅礦光電轉換膜13d之結晶度變 得良好，可抑制一暗電流之一發生，且可防止影像品質因 一白點之降格。此外，可實現敏感度之一改良，藉此，甚 至在一黑暗成像環境中（舉例而言，夜晚）可以高影像品質 來執行成像。 在本實施例中，像素隔離部分PBh由一化合物半導體形 成，其以成為根據複數個像素P形成之黃銅礦光電轉換膜 13d之間之一電位障壁（參照圖^之此一方式摻雜。因此， 在本實施例中，可藉由像素隔離部分pBh防止色彩混合之 一發生。 此外，在本實施例中，黃銅礦光電轉換膜Ud包括第一 光電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜 23B，其等順序地分層於碎基板u上，如在第四實施例 152320.doc •84· 201140817 中。因此，在本實施例中，如在第四實施例中，三原色之 光可沿深度方向Z分散，且可同時執行光電子之累積、經 由電壓之三階段施加之信號讀取及突崩倍增中之電壓降 低。此外，可改良敏感度，乃因接收且光電轉換自背側入 射之光，S亥背側與具備讀取電極i 5及諸如此類之表面相對 且其具有用於光之一寬開口。 (C)經修改實例 上文所闡述之實施例顯示關於與第四實施例中之組態相 同之組態之其中「電洞」讀取為一信號之一實例。關於與 除第四實施例以外之其他實施例之組態相同之組態’「電 子」可讀取為一信號。下文將順序地闡述其實例。 (C-1)經修改實例8-1 圖4 3係顯示根據本發明之該第八實施例之經修改實例8 _ 1之一固態成像器件之一關鍵部分之一圖表。 此處，圖43顯示一像素P之一剖面，如在圖33中（第五實 施例）。 如圖43中所示，本實施例顯示關於與第五實施例中之組 態相同之組態之「電洞」讀取為一信號之情形。本實施例 除以下幾點以外與第五實施例相同。因此，適當地省略對 相同部分之闡釋。 在本實施例中，如圖43中所示’石夕基板m之導電類型 與第五實施例中之導電類型相比為n型。 在此石夕基板Uh中，p型雜質區m取代n型雜質區而安 置。 152320.doc -85- 201140817 在採用此一組態之情形中，電洞可分別讀取為來自第一 光電轉換膜21R、第二光電轉換膜22(}及第三光電轉換膜 23B中之每一者之紅色信號、綠色信號及藍色信 號中之每一者。 (C-2)經修改實例8-2 圖43係顯示根據本發明之該第八實施例之經修改實例8_ 2之一固態成像器件之一關鍵部分之一圖表。 此處，圖44顯示一像素p之一剖面，如在圖37中（第六實 施例）。 如圖44中所示，本實施例顯示關於與第六實施例中之組 態相同之組態之「電洞」讀取為一信號之情形。本實施例 除以下幾點以外與第六實施例相同。因此，適當地省略對 相同部分之闡釋。 在本實施例中，如圖44中所示，矽基板i lh之導電類型 與第六實施例中之導電類型相比為ns。 在此矽基板llh中，P型雜質區12h取代n型雜質區而安 置。 在採用此一組態之情形中，電洞可分別讀取為來自第一 光電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜 23B中之每一者之紅色（R)信號、綠色（G)信號及藍色（b)信 號中之每一者。 (C-2)經修改實例8-3 圖45係顯示根據本發明之該第八實施例之經修改實例 3之一固態成像器件之—關鍵部分之一圖表。 152320.doc ，86· 201140817 本實施例顯示關於與第
相同部分之闡釋。 此處’圖45顯示一像素p之 施例）。 如圖45中所示， —剖面，如在圖39中（第七實 七實施例中之組 一信號之情形。本實施例 同。因此，適當地省略對 矽基板llh之導電類型 在本實施例中，如圖45中所示， 與第七實施例中之導電類型相比為n型。 在此夕基板llh中，p型雜質區uh取代n型雜質區而安 黃銅礦光電轉換膜13d由與矽基板llh晶格匹配之一基於 CuAlGalnSSe之混合晶體形成，如在第七實施例中。 黃銅礦光電轉換膜13d包括第—光電轉換膜21R'第二光 電轉換膜22G及第三光電轉換膜23B，且每一膜順序地分 層於石夕基板11 h之表面上，如在第七實施例中。 此外’第一光電轉換膜21R、第二光電轉換膜22G及第 三光電轉換膜23B中之每一者係以具有（舉例而言）以下組 成及厚度之此一方式形成。 •第一光電轉換膜21R: p-CuGa〇.52In〇.48S2膜，0.8 μιη厚度 •第二光電轉換膜22G: i-CuAl0.24Ga0.23In0 53 S2膜，0.7 μιη 厚度 .第三光電轉換膜23Β: n-CuAl〇.36Ga〇.64S丨.28Se〇.72膜，0.7 μηι厚度 關於第一光電轉換膜21R、第二光電轉換膜22G及第三 152320.doc •87· 201140817 光電轉換膜23B中之每一者，在每一界面附近之寬間隙側 中形成一尖峰形能量障壁，如在第八實施例t。 , 與第七實施財之導電類型相比，像素隔離部分pBh以 使得導電類型為η型之此一方式形成，且n型雜質之濃度變 為向。 此外’與第八實施例相比，中間層10安置於黃銅礦光電 轉換膜13d與透明電極14之間。中間層⑹系（舉例而言）硫化 鎘（cds)層且經安置以降低對抗電子至透明電極14之移動 之電位障壁且降低驅動電壓，如在上文所闡述之第八實施 例中》透明電極】4由（舉例而言）一„型透明電極材料（例 如，氧化鋅）形成》 在採用此一組態之情形中，電洞可分別讀取為來自第一 光電轉換膜21R、第二光電轉換膜22(}及第三光電轉換膜 23B中之每—者之紅色（R)信號、綠色（G)信號及藍色⑻信 號中之每一者。 (C-4)經修改實例8-4 圖46係顯示根據本發明之該第八實施例之經修改實例8_ 4之一固態成像器件之一關鍵部分之一圖表。 此處，圖46顯示一像素p之一剖面，如在圖4〇中（第七實 施例之經修改實例7-1)。 如圖46中所示，本實施例顯示關於與第七實施例之經修 改實例7-1中之組態相同之組態之「電洞」讀取為一信號 之情形。本實施例除以下幾點以外與第七實施例之經修改 實例7-1相同。因此’適當地省略對相同部分之闡釋。 152320.doc •88- 201140817 在本實施例中，如圖46中所示，一矽基板πh之導電類 型與第七實施例中之經修改實例7_丨中之導電類型相比為n 型。在此矽基板llh中，p型雜質區I2h取代η型雜質區而安 置。 黃銅礦光電轉換膜13h以使得組成自矽基板1丨“則開始沿 向上方向自p-CuAlSuSeo』或i-CuAISi.2Se0.8逐漸變化至 n-CuGa〇.52In() 48s2之此一方式形成。 與第七實施例之經修改實例7-1甲之導電類型相比，像 素隔離部分PBh以使得導電類型為η型之此一方式形成，且 η型雜質之濃度變為高。 此外，與第七實施例之經修改實例7·〗相比，中間層16 安置於黃銅礦光電轉換膜13d與透明電極14之間。中間層 16係（舉例而言）硫化鎘（Cds)層且經安置以降低對抗電子至 透明電極14之移動之電位障壁且降低驅動電壓，如在上文 所闡述之第八實施例中。透明電極丨4由（舉例而言）_ n型透 明電極材料（例如，氧化鋅）形成。 在採用此一組態之情形中，電洞可分別讀取為來自第一 光電轉換膜21R、第二光電轉換膜22G及第三光電轉換膜 23Β中之每一者之紅色（R)信號、綠色（G)信號及藍色（Β)信 號中之每一者。 <9.第九實施例（基板之使用）> (Α)組態及諸如此類 上文所闡述之實施例顯示使用矽基板（其中主表面係一 (100)面）且黃銅礦光電轉換膜藉由在該主表面上磊晶生長 152320.doc •89· 201140817 上文所闡述之化合物半導體來形成之情形。亦即，間釋使 用{100}基板之情形，但並不限於此。 在藉由使用-離子元素作為—材料在不具有離子性之一 無極石夕基板上蟲晶生長上文所闡述之化合物半導體之情形 中’稱作-逆相域之-缺陷可發生。亦即，—陽離子及一 陰離子以一反相局部地生長，使得一逆相域發生。 因此，一偏離基板可用作矽基板。可藉由在偏離基板上 實現磊晶生長來抑制一逆相域之一發生（舉例而言，參考 M. K_be、H. Takasugi、τ Ueda、s Y〇k〇yama、γ
Band。’「GaAs on Si no Shoki Seichou Katei(Initial Stage of Growth of GaAs on Si)j JSAP晶體科學與技術部，第 四次晶體科學與技術會議之演講稿（1987 7 17)pp 18)。 圖47、圖48及圖49係顯示根據本發明之一第九實施例一 黃銅礦光電轉換膜13k安置於一矽基板Uk(其係一偏離基 板）上之情形中之一原子配置之圖表。圖47、圖48及圖49 中之每一者顯示一剖面，其中沿丨丨 > 方向觀看一晶體。 在圖47、圖48及圖49中，舉例而言，一族I原子係一銅 (Cu)原子’一族III原子係一鎵（Ga)原子或一銦（In)原子， 且一族VI原子係一硫（s)原子、砸（Se)原子或諸如此類。在 圖47、圖48及圖49中，一白色方形標記所指示之一「族j 或族III原子陣列」係指族I與族ΙΠ原子沿垂直於圖式之方 向交替地對準。在圖49中，一黑色方形標記所指示之一 「呈反相之族I或族III原子陣列」係指族I及族III原子以與 「族I或族III原子陣列」相反之一方式配置。具體而言， 152320.doc -90- 201140817 如圖5中所示，族！原子（舉例而言，Cu)及族m原子（舉例而 言，In)沿<0_11>方向與其等之間之族VI原子交替地對準’ 而此位置關係為相反。 在此等圖式當中，圖47顯示在一矽基板Uk上生長自族 VI原子開始之情形。圖48顯示生長自族以族出原子開始 之情形。圖47及圖48顯示族工或族m之一陽離子（正離子原 子）與族VI之一陰離子（負離子原子）之間之-逆相域消失之 情形。另一方面，圖49顯示族〗原子與族m原子之間之一 逆相域消失之情形。 如圖47、圖48及圖49中所示’在本實施例中，舉例而 5，具有沿<011〉方向自（_)平面以一預定傾斜角度（偏離 角度）Θ,傾斜之-主表面之一偏離基板用作石夕基板心。亦 即，沿<〇11>方向自一 {100}基板偏離之一偏離基板用作矽 基板沿。舉例而言，使用具有約6。之一傾斜角度（偏離角 度）θι之一偏離基板。 族I或族III之陽離子（正離子原子）及族…之陰離子（負離 子原子）規則地配置於矽基板llk(其係一偏離基板）上，以 便形成黃銅確光電轉換膜13k。 在此情形中，陽離子及陰離子可局部地反相生長，使得 一逆相域（例如’-區B(交替之長與短虛線所分割之區））可 發生。 然而’如圖47、圖48及圖49中所示，在該偏離基板之主 表面上實現晶體生長，且因此其中發生逆相域之區B閉 合，呈現三角形形狀。 152320.doc •91 · 201140817 圖50係顯示根據本發明之第九實施例在黃銅礦光電轉換 膜13k安置於矽基板llk上之情形中其中發生一逆相域之一 區B之一放大透視圖。 如圖50中所示’在區域b中，具有三角形剖面之逆相域 以沿深度方向（<〇-11 >方向）連續地延伸之此一方式形成。 亦即’該逆相域係以承接落在其側上之三角形柱之一形狀 之此一方式形成。 然後，如圖47、圖48及圖49中所示，磊晶生長以使得僅 一區A(其中未發生逆相域）存在於區b上方之此一方式繼續 進行。 因此，在本實施例中，可抑制一逆相域之一發生。 在圖47、圖48及圖49中，顯示傾斜角度θ|係約6。之情 形，但並不限於此。若存在任何傾斜，由於上文所闡述之 閉合成三角形形狀而產生之一操作效應發生。隨著傾斜角 度㊀！增加，區Β變小，且有利地，傾斜角度心係]。或更大。 因此，在圖47及圖48中， 獲得一充分效應。 區Β之大小變為約三倍 ，且因此 舉例而言，在圖47及圖48中， 區Β之三角形之高度係約5
之一效應。 152320.doc -92- 201140817 此外’上限值係可據以維持一階梯式基板結構之一角 度。具體而言’上限Θ丨係90。。 (B)综述 如上文所闡述，在本實施例中，黃銅礦光電轉換膜nk 藉由在石夕基板1 lk(其係一偏離基板）上磊晶生長上文所闡述 之化合物半導體來形成（與其他實施例相比）。因此，可抑 制一逆相域之一發生，如上文所闡述。 (C)經修改實例 在以上闡述中，顯示沿<〇11>方向自（1〇〇)平面以一預定 傾斜角度（偏離角度）Θ〗偏離之具有一主表面之偏離基板用 作矽基板11 k之情形，但並不限於此。 圖5 1係顯示根據本發明之第九實施例之一經修改實例在 黃銅礦光電轉換膜13k安置於矽基板Ilk上之情形中其中發 生一逆相域之一區B之一透視圖。 如圖51中所示，有利地使用沿<〇11>方向以一預定傾斜 角度（偏離角度）0丨傾斜且此外沿<〇·ιι>方向以一預定傾斜 角度（偏離角度）Θ2傾斜之一偏離基板。亦即，有利地，沿 <0-11>方向自{100}基板進一步偏離之一偏離基板用作矽 基板Ilk。 在此情形中’如圖51中所示，可減小區b之逆相域之體 積。 具體而言，如圖51中所示，在傾斜沿兩個方向<〇11>方 向及<0-11>方向發生之情形中，閉合成三角形形狀之功能 自彼此垂直之兩個方向同時發生。因此，區B之形狀變為 152320.doc -93· 201140817 一四邊稜錐，使得體積減小。 在此時，在兩個傾斜角度01及02係2。或更大且係相同角 度之情形中，合成方位角以便沿<〇01>方向傾斜，且所得 傾斜角度Θ3變為3。或更大。因此，沿兩個方向傾斜之情形 (如上文所闌述）係最有利的，乃因區Β中之逆相域之體積 變為僅沿一個方向傾斜之情形中之體積之三分之一。 然而’傾斜沒有必要準確地沿<001>方向。考量一傾斜 Si基板之產生及傾斜方向之變化時，有利地，（1〇〇)面以使 得偏離角度變為3。或更大之此一方式沿<011> ± 5〇方向傾 斜。 亦即，有利地，沿<〇〇1> ± 5。方向以3。或更大之一偏離 角度自{100}基板偏離之一偏離基板用作石夕基板。 除傾斜角度㊀丨與Θ2相同之情形以外，亦可在兩個傾斜角 度心與02不同之情形中運用與上文所闡述之操作效應相同 之操作效應。在傾斜角度01與02不同之情形中，偏離基板 之主表面沿<0 ((1 - k)/2) 1>方向傾斜，該方向係在沿<〇_ 方向之傾斜角度Θ2對沿<011>方向之傾斜角度01之比率k 之基礎上規定（參照以下公式）。因此，有利地，此傾斜角 度係2°或更大，如在以上闡述中。 k=Tan(e2)/Tan(0,) <10.其他> 本發明之執行並不限於上文所闡述之實施例，而是可採 取各種經修改實例。 在上文所闞述之實施例中，闡釋本發明應用於相機之情 152320.doc •94· 201140817 形’但並不限於此。本發明可應用於具備固態成像器件之 其他電子裝置’例如，掃描儀及複印機。 在上文所闡述之實施例中，闡釋固態成像器件係CMOS 影像感測器之情形，但並不限於此。若有必要，本發明可 應用於除CMOS影像感測器以外之CCD影像感測器。 在上文所闡述之實施例中，闡釋一個讀取電路在一光電 轉換部分基礎上安置之情形，但並不限於此。舉例而言， 本發明可應用於一個讀取電路相對於複數個光電轉換部分 安置之情形。 在上文所闡述之實施例中，顯示第二導電類型（舉例而 言，η型）雜質區形成於第一導電類型（舉例而言，p型）矽基 板中之情形作為一實例（參照圖3及諸如此類），但並不限於 此。一第一導電類型（舉例而言，ρ型）井可形成於一第二導 電類型（舉例而言，η型）石夕基板中，且一第二導電類型（舉 例而言’ η型）雜質區12可形成於所得井中。 此外’可適當地組合上文所闡述之實施例。 在上文所闡述之實施例中，固態成像器件1對應於根據 本發明之實施例之固態成像器件。在上文所闡述之實施例 中’矽基板11、llh及Ilk對應於根據本發明之實施例之矽 基板。在上文所闡述之實施例中，黃銅礦光電轉換膜i 3、 13d、13e、13f、13g、13gb及13k對應於根據本發明之實 施例之光電轉換膜。在上文所闡述之實施例中，η層13en 對應於根據本發明之實施例之η型雜質區。在上文所闡述 之實施例中，Ρ層13ρη對應於根據本發明之實施例之ρ型雜 152320.doc 95- 201140817 質區。在上文所闡述之實施例中，P+層14p對應於根據本 發明之實施例之高濃度雜質擴散層。在上文所闡述之實施 例中，第一光電轉換膜21R及21Re對應於根據本發明之實 施例之第一光電轉換膜。在上文所闡述之實施例中，第二 光電轉換膜22G及22Ge對應於根據本發明之實施例之第二 光電轉換膜。在上文所闡述之實施例中，第三光電轉換膜 23B及23Be對應於根據本發明之實施例之第三光電轉換 膜。在上文所闡述之實施例中，相機40對應於根據本發明 之實施例之電子裝置。在上文所闡述之實施例中，像素p 對應於根據本發明之實施例之像素》在上文所闡述之實施 例中，像素區PA對應於根據本發明之實施例之像素區。在 上文所闡述之實施例中，像素隔離部分PB、PBc、PBd、 PBf及PBh對應於根據本發明之實施例之像素隔離部分。 本申請案含有與於2010年3月19曰在曰本專利局提出申 請之曰本優先專利申請案JP 2010_064975中所揭示之標的 物相關之標的物，該申請案之全部内容以引用方式據此併 入。 熟習此項技術者應理解，可視設計需求及其他因素而作 出各種修改、組合、子組合及變更，只要其等在隨附申請 專利範圍或其等效範圍之範嘴内。 【圖式簡單說明】 圖1係顯示根據本發明之一第一實施例之一相機4〇之組 態之一組態圖； 圖2係顯示根據本發明之該第一實施例之一固態成像器 152320.doc •96· 201140817 之該第一實施例之該固態成像器 件之整個組態之一方塊圖； 圖3係顯示根據本發明之 件之一關鍵部分之— —圖表；
之該第—實施例之該固態成像器 ^之一透視圖。在圖5中’顯示 之—種）作為一實例。 圖5係顯示一黃鋼礦結構之 CuInSe2(其為黃銅礦材料中之_ 圖6A及6B係顯示根冑本發明之該第一實施例之該固態 成像器件之帶結構之圖表； 圖7係顯不根據本發明之該第一實施例之製造該固態成 像器件之一方法之—圖表； 圖8係顯示根據本發明之該第一實施例之製造該固態成 像器件之一方法之一圖表； 圖9係顯示根據本發明之該第一實施例之製造該固態成 像器件之一方法之一圖表； 圖10係顯示根據本發明之該第一實施例之製造該固態成 像器件之一方法之一圖表； 圖11係顯示在根據本發明之該第一實施例中使用之一金 屬有機化學氣相沈積（MOCVD)裝置之一圖表； 圖12係顯示在根據本發明之該第一實施例中使用之一分 子束磊晶（MBE)裝置之一圖表； 圖13A及13B係顯示根據本發明之該第一實施例之經修 改實例1-1之一固態成像器件之帶結構之圖表； 圖14係顯示根據本發明之一第二實施例之一固態成像器 152320.doc •97- 201140817 件之一關鍵部分之一圖表； 圖15係顯示根據本發明之該第二實施例之製造該固態成 像器件之一方法之一圖表； .圖16係顯示根據本發明之該第二實施例之製造該固態成 像器件之該方法之一圖表； 圖1 7係顯示根據本發明之該第二實施例之製造該固態成 像器件之該方法之一圖表； 圖18係顯示根據本發明之一第三實施例之一固態成像器 件之一關鍵部分之一圖表； 圖19係顯示根據本發明之該第三實施例之製造該固態成 像器件之一方法之一圆表； 圖2〇係顯示根據本發明之該第三實施例之製造該固態成 像器件之該方法之一圖表； 圖21係顯示根據本發明之一第四實施例之一固態成像器 件之一關鍵部分之一圖表； 圖22係顯示關於基於黃銅礦之材料之帶隙與晶格常數之 間之關係之一圖表； 圖23係顯示根據本發明之該第四實施例之該固態成像器 件之一帶結構之—圖表； 圖24係顯示根據本發明之該第四實施例之該固態成像器 件之一帶結構之—圖表； ® 25係顯示根據本發明之該第四實施例之該固態成像器 件之帶結構之—圊表； 圖26係顯示根據本發明之該第四實施例之該固態成像器 152320.doc • 98- 201140817 件之一帶結構之一圖表； 圖27係顯不根據本發明之該第四實施例自關於構成一黃 銅礦光電轉換膜之每一組成之帶隙預測之吸收係數α之波 長相依性之一圖表； 圖28係顯不根據本發明之該第四實施例之該固態成像器 件之一光错敏感度特性之一圖表； 圖29係顯不根據本發明之該第四實施例之該固態成像器 件之一光错敏感度特性之一圖表； 圖30係顯不關於由CuGaInZnSs^^、統之一混合晶體組成 之基於黃銅礦之材料的帶隙與晶格常數之間的關係的一圖 表， 圖3 1係顯不根據本發明之該第四實施例之一經修改實例 之一固態成像器件之一帶結構之一圖表； 圖32係顯不根據本發明之該第四實施例之一經修改實例 之一固態成像器件之一帶結構之一圖表； 圖33係顯不根據本發明之一第五實施例之一固態成像器 件之一關鍵部分之一圖表； 圖34係顯不根據本發明之該第五實施例之該固態成像器 件之一帶結構之一圖表； 圖35係顯不根據本發明之該第五實施例之經修改實例5_ 1之一固態成像器件之一關鍵部分之一圖表； 圖36係顯示根據本發明之該第五實施例之一經修改實例 之一固態成像器件之一帶結構之一圖表； 圖37係顯不根據本發明之一第六實施例之一固態成像器 152320.doc •99· 201140817 件之一關鍵部分之一圖表； 圖3 8係顯示根據本發明之該第六實施例之該固態成像器 件之一光譜敏感度特性之一圖表； 圖39係顯示根據本發明之—第七實施例之一固態成像器 件之一關鍵部分之一圖表； 圖40係顯示根據本發明之該第七實施例之經修改實例7· 1之固態成像器件之一關鍵部分之一圖表； 圖41係顯不根據本發明之該第七實施例之經修改實例7 _ 2之固態成像器件之一關鍵部分之一圖表； 圖42係顯π根據本發明之—n施例之—固態成像器 件之一關鍵部分之一圖表； 圖43係顯示根據本發明之該第八實施例之經修改實例8· 1之固態成像器件之—關鍵部分之一圖表； 圖44係'顯示根據本發明之該第人實施例之經修改實例8· 2之-固態成像器件之—關鍵部分之一圖表； 圖45係顯示根據本發明之該“實施例之經修改實例8_ 3之固態成像H件之—關鍵部分之—圖表； 圖46係顯示根據本發明之該第人實施例之經修改實例8_ 4之-固態成像器件之—關鍵部分之一圖表； 圖47係顯示根據本發明之—第九實施例在-黃鋼礦光 轉換膜安置於一矽基板(其係一偏離基板)上之情形十之 原子配置之一圖表； 152320.doc •100· 201140817 原子配置之一圖表； 圖49係顯不根據本發明之該第九實施例在—黃銅礦光電 轉換膜*置於1基板（其係—偏離基板）上之情形中之一 原子配置之一圖表； 圖50係顯示根據本發明之該第九實施例在—黃銅礦光電 轉換膜安置於—⑪基板上之情形中其中發生-逆相域之-區之一放大透視圖；及 係顯示根據本發明之該第九實施例之—經修改實例 在一黃銅礦光電轉換膜安置於一矽基板上之情形中其中發 生一逆相域之一區之一透視圖。 【主要元件符號說明】 I 固態成像器件 3 垂直驅動電路 4 行電路 5 水平驅動電路 7 外部輸出電路 7a 自動增益控制（AGC)電路 7b ADC電路 8 時序產生器 9 快門驅動電路 II 梦基板 llh 矽基板 llk 矽基板 12 η型雜質區 152320.doc 201140817 12d n型雜質區 12h p型雜質區 13 黃銅礦光電轉換膜 13d 黃銅礦光電轉換膜 13e 黃銅礦光電轉換膜 13ei i層 1 3 en η層 1 3 ep ρ層 13f 黃銅礦光電轉換膜 13g 黃銅礦光電轉換膜 13gb 黃銅礦光電轉換膜 13h 黃銅礦光電轉換膜 13k 黃銅礦光電轉換膜 14 透明電極 14ne η型電極 14p Ρ+層 14pe ρ型電極 15 讀取電極 16 中間層 18 佈線 21R 第一光電轉換膜 21Re 第一光電轉換膜 22G 第二光電轉換膜 22Ge 第二光電轉換膜 152320.doc -102- 201140817 23B 第三光電轉換膜 23Be 第三光電轉換膜 27 垂直信號線 41 閘極金屬氧化物半導體 42 光學系統 43 控制部分 44 信號處理電路 51 讀取電路 80 絕緣膜 152320.doc -103-

Claims (1)

  1. 201140817 七、申請專利範圍： L 一種固態成像器件，其包含： 一像素區，其中 排列有包括光電轉換膜之複數個像素且 該複數個像素之間插入有像素隔離部分， 其中該光電轉換膜係由-基於銅春鎵銦硫-砸之混 合晶體或-基㈣务鎵春辞冬狀混合晶體組成之 -黃銅礦結構化合物半導體且以晶格匹配一矽基板之此 一方式安置於該所關注矽基板上，且 該像素隔離部分由-化合物半導體形成，該化合物半 導體係以成為根據該複數個像素安置之該等光電轉換膜 之間之-電位障壁之此-方式經受摻雜濃度控制或組成 控制。 2. 如請求項1之固態成像器件，其進—步包含·· 兩濃度雜質擴散層，其安置於入射光之入射側中之該 等光電轉換膜之表面上。 3. 如請求項2之固態成像器件， 其中該等高濃度雜質擴散層係以在該複數個像素之間 相互連結之此一方式安置。 4. 如請求項1之固態成像器件， 其中該矽基板係一偏離基板。 5. 如請求項4之固態成像器件， 其中該矽基板係沿<〇11>方向自一{100}基板偏離之一 偏離基板。 152320.doc 201140817 6_如請求項5之固態成像器件， 其中該矽基板係沿<〇-11>方向自該{1〇〇}基板進一步偏 離之一偏離基板。 7·如請求項4之固態成像器件， 其中該矽基板係以使得一傾斜角度係2。或更大之此一 方式沿該<〇11>方向自一{100}基板偏離之一偏離基板。 8. 如請求項7之固態成像器件， 其中該矽基板係以使得一傾斜角度係2。或更大之此— 方式沿該<0-11〉方向自該{100}基板進一步偏離之一偏離 基板。 9. 如請求項6之固態成像器件， 其中s亥石夕基板係以使得一經合成傾斜角度係2。或更大 之此一方式沿<0 (l-k)/2 1>方向偏離之一偏離基板，其 中k仏經由使用沿该< 〇 11 >方向之一傾斜角度01及沿 該<0-11>方向之一傾斜角度Θ2藉由以下公式（丨）來規定： k=Tan(e2)/Tan(e,) (1) 〇 I 〇·如請求項4之固態成像器件， 其中該矽基板係沿[001 ]±5。方向以3。或更大之一偏離 角度自該{100}基板偏離之一偏離基板。 II ·如請求項1之固態成像器件， 其中該光電轉換膜包含： 一第一光電轉換膜，其具有2.00 eV±0.1 eV之一帶 隙且其選擇性地光電轉換入射光中之紅色分量光； 一第二光電轉換膜，其具有2.20 eV±0.15 eV之一帶 152320.doc 201140817 隙且其選擇性地光電轉換入射光中之綠色分量光；及 —第三光電轉換模’其具有2·51 eV±0.2 eV之一帶 隙且其選擇性地光電轉換入射光中之藍色分量光》 12. 如請求項u之固態成像器件， 其中該第一光電轉換膜係安置於該矽基板上， 該第二光電轉換膜係安置於該矽基板上，其等之間具 有該第一光電轉換膜，且 該第三光電轉換膜係安置於該矽基板上，其等之間具 有該第一光電轉換膜及該第二光電轉換膜》 13. 如請求項12之固態成像器件， 其中該第一光電轉換膜與該第二光電轉換膜之間之界 面部分及該第二光電轉換膜與該第三光電轉換膜之間之 界面部分係以使得帶結構具有與不同於該等所關注界面 部分之部分相比更寬之間隙之此一方式安置。 14. 如請求項13之固態成像器件， 其中該第一光電轉換膜、該第二光電轉換膜及該第三 光電轉換膜係以使得一 p型雜質區及一 n型雜質區沿該矽 基板之表面之方向並排配置之此一方式安置。 15. 如請求項1之固態成像器件，其進一步包含： 一中間層’其插入於該黃銅礦光電轉換膜與該矽基板 之間， 其中該黃銅礦光電轉換膜具有大於該矽基板之電子親 和性之一電子親和性，且 該中間層係以具有介於該矽基板之該電子親和性與該 152320.doc 201140817 黃銅破光電轉換膜之該電子親和性之間之一電子親和性 之此一方式安置。 16.如請求項1之固態成像器件， 其中在一個表面上具備該光電轉換膜之該矽基板係在 與該一個表面相對之另一表面上具備一佈線層，且 該光電轉換膜係以接收並光電轉換自該一個表面侧入 射於該矽基板上之光之此一方式安置。 1 7 - —種製造一固態成像器件之方法，該方法包含以下步 驟： 產生具備一像素區之一固態成像器件，在該像素區中 排列有包括光電轉換膜之複數個像素且該複數個像素之 間插入有像素隔離部分，該產生一固態成像器件包括以 下步驟： 以晶格匹配一矽基板之此一方式在該所關注矽基板 上形成該光電轉換膜，該光電轉換膜係由一基於銅_ 紹··鎵-銦-硫_硒之混合晶體或一基於銅-鋁-鎵_銦_辞_ 琉-碼之混合晶體組成之一黃銅礦結構化合物半導體，及 由以成為根據該複數個像素安置之該等光電轉換膜 之間之一電位障壁之此一方式經受摻雜濃度控制或組 成控制之一化合物半導體形成該像素隔離部分。 18·如請求項17之製造一固態成像器件之方法， 其中該光電轉換膜之該形成及該像素隔離部分之該形 成包含以下步驟： 藉由以覆蓋用以形成該光電轉換膜之一部分及用以 152320.doc 201140817 形f該像素隔離部分之一部分之此—方式在該石夕基板 上磊晶生長該黃鋼礦結構化合物I導體來形成一化合 物半導體膜，該黃銅礦結構化合物半導體由一基於銅_ 鋁-鎵-銦-硫-硒之混合晶體或一基於鋼-鋁-鎵_銦-鋅_ 硫-栖之混合晶體組成；及 藉由選擇性地摻雜該化合物半導體膜中之用以形成 該像素隔離部分之該部分來形成該像素隔離部分。 19·如請求項π之製造一固態成像器件之方法， 其中在該光電轉換膜之該形成中，藉由以選擇性地覆 蓋用以形成該光電轉換膜之一部分之此一方式在該矽基 板上磊晶生長該黃銅礦結構化合物半導體來形成該光電 轉換膜，該黃銅礦結構化合物半導體係由一基於銅-鋁_ 鎵-銦-硫·硒之混合晶體或一基於銅_鋁_鎵_銦_鋅-硫-硒之 混合晶體組成，且 在該像素隔離部分之該形成中，藉由以至少覆蓋用以 形成該像素隔離部分之一部分之此一方式在該矽基板上 磊晶生長該化合物半導體來形成該像素隔離部分。 20. —種電子裝置，其包含： 一像素區’其中 排列有包括光電轉換膜之複數個像素且 5亥複數個像素之間插入有像素隔離部分， 其t該光電轉換膜係由一基於銅-鋁·鎵·銦_硫·硒之混 合晶體或一基於銅-鋁-鎵-銦-辞-硫-硒之混合晶體組成之 一黃銅礦結構化合物半導體且以晶格匹配一矽基板之此 152320.doc 201140817 一方式安置於該所關注矽基板上，且 該像素隔離部分由一化合物半導體形成，該化合物半 導體係以成為根據該複數個像素安置之該等光電轉換膜 電位障壁之此一方式經受摻雜濃度控制或級成 152320.doc
TW100104974A 2010-03-19 2011-02-15 固態成像元件，製造固態成像元件之方法，及電子裝置 TWI495094B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064975A JP5509962B2 (ja) 2010-03-19 2010-03-19 固体撮像装置、および、その製造方法、電子機器

Publications (2)

Publication Number Publication Date
TW201140817A true TW201140817A (en) 2011-11-16
TWI495094B TWI495094B (zh) 2015-08-01

Family

ID=44602629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104974A TWI495094B (zh) 2010-03-19 2011-02-15 固態成像元件，製造固態成像元件之方法，及電子裝置

Country Status (5)

Country Link
US (2) US8648436B2 (zh)
JP (1) JP5509962B2 (zh)
KR (1) KR101672556B1 (zh)
CN (1) CN102194843B (zh)
TW (1) TWI495094B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651222B2 (en) 2016-03-23 2020-05-12 Sony Corporation Solid-state imaging device and electronic apparatus

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984634B2 (ja) * 2005-07-21 2012-07-25 ソニー株式会社 物理情報取得方法および物理情報取得装置
WO2009078299A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 固体撮像装置およびその製造方法
JP5609119B2 (ja) * 2009-01-21 2014-10-22 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
FR2983347B1 (fr) * 2011-11-28 2014-07-25 Commissariat Energie Atomique Dispositif a matrice de diodes a resistances d'acces et stabilite amelioree
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JPWO2013111637A1 (ja) * 2012-01-23 2015-05-11 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法、電子機器
KR101323001B1 (ko) * 2012-02-29 2013-10-29 주식회사 엘지실트론 이미지 센서 및 이의 제조 방법
JP5962155B2 (ja) * 2012-04-04 2016-08-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US8889461B2 (en) * 2012-05-29 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. CIS image sensors with epitaxy layers and methods for forming the same
JP2014011253A (ja) * 2012-06-28 2014-01-20 Sony Corp 固体撮像装置および電子機器
JP2014127519A (ja) 2012-12-25 2014-07-07 Sony Corp 固体撮像素子、及び、電子機器
JP5925713B2 (ja) * 2013-02-26 2016-05-25 株式会社東芝 固体撮像装置
FR3006104B1 (fr) * 2013-05-24 2016-10-07 Commissariat A L Energie Atomique Et Aux Energies Alternatives Dispositif a matrice de diodes a stabilite amelioree
JP6260139B2 (ja) * 2013-08-15 2018-01-17 ソニー株式会社 撮像素子および撮像装置
JP6186205B2 (ja) * 2013-08-15 2017-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US9064989B2 (en) * 2013-08-30 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Photo diode and method of forming the same
JP2015106621A (ja) * 2013-11-29 2015-06-08 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2015119018A (ja) * 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
FR3021807B1 (fr) 2014-05-27 2017-09-29 Commissariat A L Energie Atomique Et Aux Energies Alternatives Matrice de photodiodes mesa a ftm amelioree
TWI757788B (zh) * 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
KR102306670B1 (ko) * 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP6448289B2 (ja) * 2014-10-07 2019-01-09 キヤノン株式会社 撮像装置及び撮像システム
JP2016167563A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体装置、および撮像装置
JP6578834B2 (ja) * 2015-09-09 2019-09-25 リコーイメージング株式会社 撮像素子および撮像装置
CN118173566A (zh) * 2017-01-24 2024-06-11 索尼半导体解决方案公司 光接收器件
JP6540780B2 (ja) * 2017-12-12 2019-07-10 ソニー株式会社 撮像素子および撮像装置
KR102632442B1 (ko) * 2018-05-09 2024-01-31 삼성전자주식회사 이미지 센서 및 전자 장치
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
CN112385049B (zh) * 2018-11-19 2024-07-26 松下知识产权经营株式会社 光传感器及光检测系统
JP2020113573A (ja) * 2019-01-08 2020-07-27 キヤノン株式会社 光電変換装置
JP7163803B2 (ja) * 2019-02-01 2022-11-01 住友電気工業株式会社 半導体受光デバイス
JP2020167249A (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび測距装置
KR20220031402A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 전자 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866527B2 (ja) * 1992-05-08 1999-03-08 シャープ株式会社 半導体発光装置及びその製造方法
JP2959460B2 (ja) * 1996-01-30 1999-10-06 日本電気株式会社 固体撮像装置
KR100790230B1 (ko) * 2001-11-27 2008-01-02 매그나칩 반도체 유한회사 이미지센서 제조 방법
JP4304927B2 (ja) 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
JP5369362B2 (ja) * 2005-03-01 2013-12-18 ソニー株式会社 物理情報取得装置およびその製造方法
JP2007123720A (ja) * 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置およびその製造方法
JP2008182142A (ja) * 2007-01-26 2008-08-07 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
WO2008093834A1 (ja) * 2007-02-02 2008-08-07 Rohm Co., Ltd. 固体撮像装置およびその製造方法
KR100872719B1 (ko) * 2007-04-17 2008-12-05 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
JP5400280B2 (ja) * 2007-06-07 2014-01-29 パナソニック株式会社 固体撮像装置
JP4304638B2 (ja) 2007-07-13 2009-07-29 オムロン株式会社 Ｃｉｓ系太陽電池及びその製造方法
JP2009038309A (ja) * 2007-08-03 2009-02-19 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
WO2009078299A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 固体撮像装置およびその製造方法
JP5123701B2 (ja) * 2008-03-13 2013-01-23 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5444899B2 (ja) * 2008-09-10 2014-03-19 ソニー株式会社 固体撮像装置の製造方法、および固体撮像装置の製造基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651222B2 (en) 2016-03-23 2020-05-12 Sony Corporation Solid-state imaging device and electronic apparatus
US11411034B2 (en) 2016-03-23 2022-08-09 Sony Corporation Solid-state imaging device and electronic apparatus

Also Published As

Publication number Publication date
KR101672556B1 (ko) 2016-11-03
US9142584B2 (en) 2015-09-22
US20110227091A1 (en) 2011-09-22
TWI495094B (zh) 2015-08-01
CN102194843A (zh) 2011-09-21
KR20110105711A (ko) 2011-09-27
CN102194843B (zh) 2015-07-22
JP2011199057A (ja) 2011-10-06
JP5509962B2 (ja) 2014-06-04
US8648436B2 (en) 2014-02-11
US20140103477A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
US11037969B2 (en) Solid-state imaging device having an impurity region on an upper surface of a photoelectric conversion film
TW201140817A (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5609119B2 (ja) 固体撮像装置、その製造方法および撮像装置
CN104662661B (zh) 固态图像拾取单元和电子设备
CN104854700B (zh) 固态图像拾取元件和电子设备
US8665363B2 (en) Solid-state image device, method for producing the same, and image pickup apparatus
TWI416716B (zh) 固態影像裝置，其製造方法，及攝像設備

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees