[go: up one dir, main page]

TW201136176A - Phase lock loop circuit and the method using the same - Google Patents

Phase lock loop circuit and the method using the same Download PDF

Info

Publication number
TW201136176A
TW201136176A TW99111359A TW99111359A TW201136176A TW 201136176 A TW201136176 A TW 201136176A TW 99111359 A TW99111359 A TW 99111359A TW 99111359 A TW99111359 A TW 99111359A TW 201136176 A TW201136176 A TW 201136176A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
charge pump
lock
locked
Prior art date
Application number
TW99111359A
Other languages
English (en)
Other versions
TWI415394B (zh
Inventor
Jian-Wen Chen
Original Assignee
Elite Semiconductor Esmt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elite Semiconductor Esmt filed Critical Elite Semiconductor Esmt
Priority to TW99111359A priority Critical patent/TWI415394B/zh
Publication of TW201136176A publication Critical patent/TW201136176A/zh
Application granted granted Critical
Publication of TWI415394B publication Critical patent/TWI415394B/zh

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201136176 六、發明說明: 【發明所屬之技術領域】 本發明係關於電路設計’特別係關於鎖相迴路(phase lock loop ’ PLL )電路及其操作方法。 【先前技術】 鎖相迴路電路係一種可根據參考訊號產生輸出訊號之 控亲J電路,其中該產生之輪出訊號之頻率和相位皆同步於 該參考訊號。鎖相迴路電路不僅可產生穩定之輸出訊號, 其亦可用以恢復摻雜雜訊之傳輸訊號。因此,鎖相迴路電 路之應用範圍相當廣泛,例如頻率產生器或是無線通訊裝 置皆可見鎖相迴路電路之應用。 圖1顯示一習知的鎖相迴路電路的示意圖。如圖1所示 ’該鎖相迴路電路100包含一相位頻率偵測器丨丨0、一電荷 栗(charge pump)電路120、一迴路濾波器130、一電壓控 制振盪器140和一除頻器150。該鎖相迴路電路1〇0係根據一 輸入之參考訊號產生一輸出訊號,而該輸出訊號則在除頻 後作為該鎖相迴路電路100之另一輸入。據此,該鎖相迴路 電路100形成一負回饋系統以達到頻率鎖定之目的。該除頻 器1 5 0係用以提供該輸出訊號之除頻訊號。該相位頻率偵測 器110可用以比較該參考訊號和該除頻器輸出之除頻訊 號’用以輸出上升訊號和下降訊號。該電荷泵電路12〇根據 該上升訊號和該下降訊號輸出一控制電流。該迴路據波器 130根據該控制電流提供一控制電壓❶該電壓控制振盈器 140即根據該控制電壓提供該輸出訊號。 -4 - 201136176 〜鎖相迴路電路根據其電路特性具有不同之鎖定速度及 穩足度。具有較高鎖定速度之鎖相迴路電路可較快速地輸 出鎖疋之輸出訊號。然而,由於具有較高鎖定速度之鎖相 沿路電路對於輸入之參考訊號之反應較快,當參考訊號具 有擾動或雜訊時,其亦會反應至輸出訊號。換言之,具有 較向鎖定速度之鎖相迴路電路之穩定度較低。相反地,具 有較高穩定度之鎖相迴路電路對於輸入之參考訊號之反應 冑慢而可抑制輸出訊號之擾動’但卻需較長時間來輸出鎖 定之輸出訊號。 因此,該互相衝突之特性為鎖相迴路電路設計上之兩 難。然而,若能在相位鎖定前提供較高之鎖定速度,並在 相位鎖定後提供較佳的穩定度,即可同時達到上述兩種優 點。本發明即提供具備此種特性之鎖相迴路電路及其操作 方法。 【發明内容】 • 本發明揭示一種鎖相迴路電路,包含一相位頻率偵測 器、一鎖定偵測電路、一電荷泵電路、一迴路濾波器、一 電壓控制振盪器以及一除頻器。該相位頻率偵測器係設定 以根據一第一參考訊號和一除頻訊號以輸出一第一電荷泵 控制訊號和一第二電荷泵控制訊號。該鎖定偵測電路係設 定以根據該第一電荷泵控制訊號和一第二參考訊號輸出一 鎖定訊號,其中該鎖定訊號之值可為鎖定和非鎖定。該電 荷泵電路係設定以根據該第一電荷泵控制訊號和該第二電 荷泵控制訊號提供一控制電流,且當該鎖定訊號之值為非 201136176 鎖疋時’該電何泵電路之電流驅動能力較當該鎖定訊號之 值為鎖定時強。該迴路渡波器係設定以根據該控制電流提 供一控制電壓。該電壓控制振盪器係設定以根據該控制電 壓提供一輸出訊號。該除頻器係設定以根據該輸出訊號提 供該除頻訊號。 上文已經概略地敍述本發明之技術特徵,俾使了文之 詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍 標的之其它技術特徵將描述於下文。本發明所屬技術領域 中具有通常知識者應可瞭解,下文揭示之概念與特定實施 例可作為基礎而相當輕易地予以修改或設計其它結構或製 程而實現與本發明相同之目的。本發明所屬技術領域中具 有通常知識者亦應可瞭解,這類等效的建構並無法脫離後 附之申請專利範圍所提出之本發明的精神和範圍。 【實施方式】 本發明在此所探討的方向為一種鎖相迴路電路及其操 作方法。為了能徹底地瞭解本發明,將在下列的描述中提 出詳盡的步驟及組成。顯然地,本發明的施行並未限定於 本發明技術領域之技藝者所熟習的特殊細節。另一方面, 眾所周知的組成或步驟並未描述於細節中,以避免造成本 發明不必要之限制。本發明的較佳實施例會詳細描述如下 ’然而除了這些詳細描述之外,本發明還可以廣泛地施行 在其他的實施例中,且本發明的範圍不受限^,其以之後 的專利範圍為準。 圖2顯示根據本發明之一實施例之鎖相迴路電路之示 201136176 意圖。如圖2所示,該鎖相迴路電路2〇〇包含一相位頻率偵 測器210、一鎖定偵測電路220、一電荷泵電路23〇、一迴路 濾波器240、一電壓控制振盪器25〇和一除頻器26〇。該相位 頻率偵測器21 〇係設定以根據一第一參考時脈訊號和一除 頻時脈訊號以輸出一第一電荷泵控制訊號和一第二電荷泵 控制訊號。該鎖定偵測電路22〇係設定以根據該第一電荷泵 控制訊號和一第二參考時脈訊號輸出一鎖定訊號,其中該 鎖疋sfl號之值可為鎖定和非鎖定。該電荷泵電路230係設定 以根據該第一電荷泵控制訊號和該第二電荷泵控制訊號提 供一控制電流,且當該鎖定訊號之值為非鎖定時,該電荷 泵電路230之電流驅動能力較當該鎖定訊號之值為鎖定時 強。該迴路濾波器240係設定以根據該控制電流提供一控制 電壓。該電壓控制振盪器250係設定以根據該控制電壓提供 一輸出時脈訊號。該除頻器260係設定以根據該輸出時脈訊 號提供該除頻時脈訊號。 如上所述’該鎖相迴路電路200係利用該鎖定偵測電路 220決定該鎖相迴路電路2〇〇是否已鎖定。當該鎖相迴路電 路200未鎖定時,該電荷泵電路23〇之電流驅動能力較強。 因此’該鎖相迴路電路200對於輸入之參考訊號之反應較快 而能較快進入鎖定狀態。當該鎖相迴路電路2〇〇鎖定後,該 電荷泵電路230之電流驅動能力轉弱。因此,該鎖相迴路電 路200對於輸入之參考訊號之反應較慢,故其對於輸入之參 考sfl说具有較高之穩定性。 圖3顯示該電荷泵電路230之内部示意圖。如圖3所示, 201136176 該電荷泵電路230包含兩條電流驅動路徑31〇和32〇,其中該 電流驅動路徑310包含兩個電流源312和3 14及兩個開關316 和3 1 8,該電流驅動路徑320亦包含兩個電流源322和324及 兩個開關326和328。該等開關316和326係由該相位頻率偵 測器210所輸出之第一電荷泵控制訊號所控制,而該等開關 3 18和328係由該相位頻率偵測器210所輸出之第二電荷泵 控制訊號所控制。根據該第一電荷泵控制訊號和該第二電 荷泵控制訊號’該電荷泵電路230即可提供正電流或負電流 至該迴路濾波器240 ’以控制該迴路濾波器240之電壓。當 該鎖相迴路電路200未鎖定時,該等電流驅動路徑31〇和32〇 皆啟動。因此,該電荷泵電路230具有較強之電流驅動能力 。當該鎖相迴路電路200鎖定後,該鎖定偵測電路220所輸 出之鎖定訊號即關閉該電流驅動路徑320。此時,該電荷泵 電路2 3 0即降低其電流驅動能力。根據本發明之實施例之電 荷泵電路230不限於包含兩條電流驅動路徑,而可及於數條 電流驅動路徑,其中當該鎖定偵測電路220所輸出之鎖定訊 號之值為非鎖定時,該電荷栗電路230所開啟之電流驅動路 徑較當該當鎖定偵測電路220所輸出之鎖定訊號之值為鎖 定時多。 圖2之實施例係將該第一參考時脈訊號之一脈衝邊緣 同步於該第二參考時脈訊號之一脈衝邊緣。例如,可將該 第一參考時脈訊號之脈衝上升邊緣同步於該第二參考時脈 訊號之脈衝上升邊緣,或將該第一參考時脈訊號之脈衝下 降邊緣同步於該第二參考時脈訊號之脈衝下降邊緣。 201136176 圖4顯示根據圖2之實施例之部分訊號之時序圖。如圖4 所示,該第一參考時脈訊號之脈衝上升邊緣係同步於該第 二參考時脈訊號之脈衝上升邊緣,且該第一電荷泵控制訊 號之脈衝上升邊緣亦同步於該第二參考時脈訊號之脈衝上 升邊緣。 該第一電荷泵控制訊號代表該第一參考時脈訊號和該 除頻之輸出訊號之相位差。在該鎖相迴路電路2〇〇鎖定前, 該第一參考時脈訊號和該除頻之輸出訊號具有大相位差, 故該第一電荷泵控制訊號之工作週期較長,如圖4所示。在 該鎖相迴路電路200鎖定之過程中,該第一參考時脈訊號和 該除頻之輸出訊號之相位差逐漸縮小,故該第一電荷泵控 制訊號之工作週期亦逐漸縮短。待第一參考時脈訊號和該 除頻之輸出訊號同步後,該第一電荷系控制訊號之工作週 期即為其最小可能工作週期。根據圖4之圖示,本實施例即 利用該第二參考時脈訊號之脈衝下降邊緣作為鎖定前後之 • &界。當該第二參考時脈訊號之脈衝下降邊緣落後該第- 電荷系控制訊號之脈衝下降邊緣時,亦即該第一電荷系控 制訊號之工作週期縮小至一定程度時,即判定該鎖相迴路 電路20G已鎖定。該鎖定偵測電路22◦即輸出鎖定訊號以降 低該電荷泵電路230之電流驅動能力。較佳的,該第二參考 時脈訊號之工作週期可設定以略大於該第一電荷泉控制訊 號之最小可能工作週期,例如可將該第二參考時脈訊號之 工作週㈣定為該第-電荷系控制訊號之最小可能工作週 期之兩倍。 -9 - 201136176 圖4顯示之實施例係將該第一參考時脈訊號之脈衝上 升邊緣同步於該第二參考時脈訊號之脈衝上升邊緣。若將 該第一參考時脈訊號之脈衝下降邊緣同步於該第二參考時 脈訊號之脈衝下降邊緣’則判斷該鎖相迴路電路2〇〇之鎖定 標準為當該第二參考時脈訊號之脈衝上升邊緣領先該第一 電荷泵控制訊號之脈衝上升邊緣時,判斷該鎖相迴路電路 200已鎖定》 在鎖相迴路電路之操作上,可使該除頻之輸出訊號之 頻率逐漸增加以同步於該第一參考訊號,或是可使該除頻 之輸出訊號之逐漸降低以同步於該第一參考訊號。根據操 作上之不同,該第一電荷泵控制訊號可為上升訊號或下降 訊號,而該第二電荷泵控制訊號即為另一者。 圖2之實施例係將該第一參考時脈訊號之一脈衝邊緣 同步於該第二參考時脈訊號之一脈衝邊緣。一簡單之方法 係以該第一參考時脈訊號作為該第二參考時脈訊號。較佳 地,為使該第二參考時脈訊號之工作週期略大於該第一電 荷泵控制訊號之最小可能工作週期,亦可以一組合邏輯電 路根據該第一參考時脈訊號產生該第二參考時脈訊號。 圖5顯示根據本發明之一實施例之組合邏輯電路。如圖 5所示,δ亥組合邏輯電路5〇〇包含複數個緩衝器51〇和一互斥 或閘520。該等緩衝器510用以延遲該第一參考時脈訊號。 該互斥或閘520分別接收該第一參考時脈訊號及其延遲訊 號以產生該第二參考時脈訊號。如圖5所示,該第二參考時 脈訊號之工作週期即可藉由該等緩衝器51〇之數量調整。 201136176 圖6顯示該鎖定#測電路22〇之内部示意圖。如圖6所示 ,該鎖定偵測電路220係由一 〇型正反器6〇〇實現。該〇型正 反器600之訊號輸入端接地,時脈輸入端連接該第二參考時 脈訊號’該負設定端連接該第一電荷泵控制訊號,而該負 輸出端即作為鎖定訊號。對應圖4之訊號時序圖,當該第二 參考時脈訊號之脈衝下降邊緣領先該第一電荷泉控制訊號 ,脈衝下降邊緣時,該D型正反器_之正輸出端係輸出邏 輯〇,故該D型正反器600之負輸出端係輸出邏。待該第 二參考時脈訊號之脈衝下降邊緣落後該第一電荷泵控制訊 號之脈衝下降邊緣時,該D型正反器6〇〇即設定使其正輸出 端係輸出邏輯1,故其之負輸出端係輸出邏輯〇。據此,即 可根據該鎖定訊號控制該電荷泵電路23〇之電流驅動能力。 圖7顯示根據本發明之一實施例之鎖相迴路電路之操 作方法之流程圖。在步驟7〇2,根據一第一參考時脈訊號和 一除頻時脈訊號產生一第一電荷泵控制訊號和一第二電荷 泵控制訊號,並進入步驟704。在步驟704,根據該第一電 荷泵控制訊號和該第二電荷泵控制訊號產生一控制電流, 並進入步驟706。在步驟706,根據該第一電荷泵控制訊號 和一第一參考時脈訊號判斷是否一鎖相迴路電路已鎖定。 若判斷該鎖定訊號已鎖定,則進入步驟7〇8,否則進入步称 710。在步驟708,減少該控制電流之電流驅動能力,並進 入步驟710。在步驟710,根據該控制電流提供一控制電壓 ’並進入步驟712。在步驟712,根據該控制電壓提供一輸 出時脈訊號,並進入步驟714。在步驟714,根據該輸出時
i i J •11- 201136176 脈訊號提供該除頻時脈訊號,並進入步驟716。在步驟714 ,再次判斷是否該鎖相迴路電路已鎖定。若判斷該鎖定訊 號已鎖定,則結束本方法,否則回到步驟702。如圓7所示 ,該鎖相迴路電路之操作方法即對應至圖2之鎖相迴路電路 200 〇 綜上所述,根據本發明之鎖相迴路電路及其操作方法 係偵測該鎖相迴路電路是否鎖定,以在該鎖相迴路電路鎖 定之前提供一較快之鎖定能力,並在該鎖相迴路電路鎖定 之後提供一較好之穩定度。 本發明之技術内容及技術特點已揭示如上,然而熟悉 本項技術之人士仍可能基於本發明之教示及揭示而作種種 不背離本發明精神之替換及修飾。因此,本發明之保護範 圍應不限於實施例所揭示者,而應包括各種不背離本發明 之替換及修飾,並為以下之申請專利範圍所涵蓋。 【圖式簡單說明】 • 圖1顯示一習知的鎖相迴路電路的示意圖; 圖2顯示根據本發明之一實施例之鎖相迴路電路之内 部不意圖; 圖3顯示根據本發明之一實施例之電荷泵電路之示意 圖; 圖4顯示根據本發明之一實施例之部分訊號之時序圖; 圖5顯示根據本發明之一實施例之組合邏輯電路; 圖6顯示根據本發明之一實施例之鎖定偵測電路之内 部示意圖;以及 -12- i 201136176 圖7顯示根據本發明之一實施例之鎖相迴路電路之操 作方法之流程圖。 【主要元件符號說明】
100 鎖相迴路電路 110 相位頻率偵測器 120 電荷泵電路 130 迴路濾波器 140 電壓控制振盪器 150 除頻器 200 鎖相迴路電路 210 相位頻率偵測器 220 鎖定偵測電路 230 電荷泵電路 240 迴路濾波器 250 電壓控制振盪器 260 除頻器 310 電流驅動路徑 312 電流源 314 電流源 316 開關 318 開關 320 電流驅動路徑 322 電流源 324 電流源 326 開關 -13- 201136176 328 開關 500 組合邏輯電路 510 緩衝器 520 互斥或閘 600 D型正反器 702〜716 步驟 ί -14-

Claims (1)

  1. 201136176 七、申請專利範圍: 1,一種鎖相迴路電路,包含: 以根據一第一參考訊號和一 一電荷泵控制訊號和一第二電荷泵 一相位頻率偵測器,設定 除頻訊號以輪出一 控制訊號; 鎖疋價測電路,設定以根據該第—電荷泵控制訊號 一第二參考訊號輪出-鎖定訊號,其中該鎖定訊號之值 可為鎖定和非鎖定;
    :产電4录電路’設定以根據該第-電荷果控制訊號和 。第電荷泵控制訊號提供—控制電流,且當該鎖定訊號 =值為非鎖定時’該電荷泵電路之電流驅動能力較當該鎖 定訊號之值為鎖定時強; 匕路濾波器,設定以根據該控制電流提供一控制電 壓; 電壓控制振盪器,設定以根據該控制電壓提供一輸 出訊號;以及 除頻器,設定以根據該輸出訊號提供該除頻訊號。 2.根據凊求項〗之電路,其中該電荷泵電路包含複數條電流 驅動路徑,當該鎖定訊號之值為非鎖定時,該電荷泵電路 所開啟之電流驅動路徑較當該鎖定訊號之值為鎖定時多。 根據請求項丨之電路,其中該電荷泵電路包含兩條電流驅 動路徑’當該鎖定訊號之值為非鎖定時,該電荷系電路係 開啟兩條電流驅動路徑,而當該鎖定訊號之值為鎖定時, 該電荷泵電路係開啟一條電流驅動路徑。 15 201136176 4·根據請求項1之電路,其中該第一參考訊號之一脈衝邊緣 係同步於該第二參考訊號之一脈衝邊緣。 5.根據請求項4之電路,其中該第一參考訊號之脈衝上升邊 緣係同步於該第二參考訊號之脈衝上升邊緣,且當該第二 參考訊號之脈衝下降邊緣落後該第一電荷泵控制訊號之 脈衝下降邊緣時,該鎖定偵測電路係輸出值為鎖定之鎖定 訊號。 根據吻求項4之電路,其中該第一參考訊號之脈衝下降邊 緣係同步於該第二參考訊號之脈衝下降邊緣,且該第二參 考訊號之脈衝上升邊緣領先該第一電荷泵控制訊號之脈 衝上升邊緣時,該鎖定摘測電路係輪出值為鎖定之鎖定訊 號0 7·根據請求項1之電路,其中筮_ .^ 丹Τ该第—參考訊號係根據該第一 參考訊號產生。 8·根據請求項1之電路,其中 _ • 考訊號。 …第-參考訊號即為該第一參 9·根據請求項1之電路,盆 作週期小於該第二參考訊;^第;'電荷泉控制訊號之工 ^ ^ ^ Λ - 儿 作週期時,該鎖定偵測電 係輸出值為鎖定之鎖定訊號。 10·根據請求項1之電路,其中該 器所實現。 SA疋偵测電路係利用一正反
TW99111359A 2010-04-13 2010-04-13 鎖相迴路電路及其操作方法 TWI415394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99111359A TWI415394B (zh) 2010-04-13 2010-04-13 鎖相迴路電路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99111359A TWI415394B (zh) 2010-04-13 2010-04-13 鎖相迴路電路及其操作方法

Publications (2)

Publication Number Publication Date
TW201136176A true TW201136176A (en) 2011-10-16
TWI415394B TWI415394B (zh) 2013-11-11

Family

ID=46752134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99111359A TWI415394B (zh) 2010-04-13 2010-04-13 鎖相迴路電路及其操作方法

Country Status (1)

Country Link
TW (1) TWI415394B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
DE10303939B3 (de) * 2003-01-31 2004-05-13 Infineon Technologies Ag Schaltungsanordnung mit Phasendetektor und Phasenregelschleife mit der Schaltungsanordnung
TWI283968B (en) * 2004-12-02 2007-07-11 Via Tech Inc Low noise charge pump for PLL-based frequence synthesis
TWI325231B (en) * 2006-11-20 2010-05-21 Faraday Tech Corp Automatic switching phase-locked loop
US7692501B2 (en) * 2007-09-14 2010-04-06 Intel Corporation Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications

Also Published As

Publication number Publication date
TWI415394B (zh) 2013-11-11

Similar Documents

Publication Publication Date Title
US7759990B2 (en) Clock switching circuit
US6856202B2 (en) Phase/frequency detector and phase lock loop circuit
US8536910B2 (en) System and method for reducing power consumption in a phased-locked loop circuit
US8040156B2 (en) Lock detection circuit and lock detecting method
KR101950320B1 (ko) 위상 검출 회로 및 이를 이용한 동기 회로
TWI743791B (zh) 多晶片系統、晶片與時脈同步方法
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
CN101039108B (zh) 延迟同步电路及半导体集成电路器件
US7859313B2 (en) Edge-missing detector structure
JP3327249B2 (ja) Pll回路
US8604849B1 (en) Circuit and circuit methods for reduction of PFD noise contribution for ADPLL
US6744838B1 (en) PLL lock detector
JP2006119123A (ja) 位相差検出装置
CN102651647A (zh) 延迟锁相回路及时脉信号产生方法
CN101299609A (zh) 一种鉴相器、鉴相方法及锁相环
JP2011166232A (ja) 位相検出回路およびpll回路
TW201136176A (en) Phase lock loop circuit and the method using the same
US6801094B2 (en) Phase comparator
TW200414668A (en) Narrow control pulse phase frequency detector
KR930008433B1 (ko) 듀얼 위상동기 루프의 락 검출장치
CN105915214B (zh) 锁相环控制电路及方法
CN112953529B (zh) 快速锁频和周跳消除的线性区间拓展的方法
JPH11308097A (ja) 周波数比較器およびこれを用いたpll回路
Höppner et al. An open-loop clock generator for fast frequency scaling in 65nm CMOS technology
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环