[go: up one dir, main page]

TW201135906A - Stack package having flexible conductors - Google Patents

Stack package having flexible conductors Download PDF

Info

Publication number
TW201135906A
TW201135906A TW099130975A TW99130975A TW201135906A TW 201135906 A TW201135906 A TW 201135906A TW 099130975 A TW099130975 A TW 099130975A TW 99130975 A TW99130975 A TW 99130975A TW 201135906 A TW201135906 A TW 201135906A
Authority
TW
Taiwan
Prior art keywords
package
stacked
elastic
disposed
conductor
Prior art date
Application number
TW099130975A
Other languages
English (en)
Other versions
TWI485840B (zh
Inventor
Tae-Min Kang
You-Kyung Hwang
Jae-Hyun Son
Dae-Woong Lee
Byoung-Do Lee
Yu-Hwan Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201135906A publication Critical patent/TW201135906A/zh
Application granted granted Critical
Publication of TWI485840B publication Critical patent/TWI485840B/zh

Links

Classifications

    • H10W90/701
    • H10W70/688
    • H10W74/117
    • H10W90/00
    • H10W70/60
    • H10W72/252
    • H10W72/29
    • H10W72/354
    • H10W72/59
    • H10W72/884
    • H10W74/00
    • H10W90/401
    • H10W90/722
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

201135906 六、發明說明: 【發明所屬之技術領域】 本發明係揭示一種堆疊式封裝,包括一第—封 装八有®半導體晶片和一密封該第一半導體晶 片之第'一封敦構件·;—墙_ ,一第二封裴,係堆疊於第一封 ;上,並且包括一第二半導體晶片和-密封該第二半 第體::ί之!二封裝構件。而彈性導電體係被設置於 ΪΓΐ 封裝構件中,心電性連接該第-封 裝和第二封裝。 β [0001]本申請案在此聲明以2〇1〇年4月曰 申請之韓國專利申請第1〇 9 徒出 -$ ^ 第G-2G1(M()34働主張優先 權,§亥申凊之全部内容p人视 η谷已σ併於本說明中作為參考。 【先前技術】 [0002】本發明係有關 一種堆料封裝,可以實㈣㈣是關於 脹俜數之差…u 零組件之間熱膨 服V、数之差異而發生之缺陷。 [0003]近來,已經發展一 TZ 士》 ” ’可·^在知時間内健在 及處理大量資料之圮拎麵 才1⑽存 驻V 隐肢+導體封裝之半導體封 哀。又,已經發展一種堆疊式 半導體封奘伤认B u '封裝,其中數個記憶體 千¥月旦封裴係於晶片層級或封 一 料館存容量。層疊封裝(P〇p)係堆疊且以增加貝 子’其係經由於封裝層級堆疊 :之代表例 成。 *且。己隐體+導體封裝而構 4 201135906 [0004]近來的封裝發展又包 (SIP),其_係堆疊記情 Μ,··先級封裝 舻曰Ρ+導體封裝和一系統本邀 此二以改進貢料儲存容量與資料處理速度。-妒, 此系統級封裝係經由將記憶 又 奴, 導體晶片於一晶片層級雄叠而和系統半 可能經由將記憶體半導體 、統級封裝亦 一封裝層級堆疊而構成,W統半導體晶片於 二 0^習見之堆叠式封裝係經由垂直堆疊 裝而構成。然而,此㈣直_ 姐封 組件之間熱膨脹係數之差異而;=導:封裳由於零 此降低此種封裝之可信賴性。 、陷寻問題’因 詳言之’在f見堆疊式封裝中,介於一 封裝和第二封裝《電性連接係藉由在第 一 預焊接劑或貼銅封f@i+ . 9在第一封裝形成 構中,由於作炎而達成。在此習見堆叠式封裝处 稱甲由於作為密封一半導舻曰H 衣、·Ό 樹脂(雜)與用於第 曰曰7構件之環氧 連接而形成之預焊接劑 (CTE)不一致,第 丁我之熱恥脹係數 會降低堆疊式封第;之料W生折曲和缺陷,因此 且八封裝之可信賴性。 【發明内容】 [0007】本發明 裝,可以眚贼 體實施例係包括一堆4式封 ^ /、防止由於零組件之間熱膨脹係數 而發生之折曲。 τ双+ —致 201135906 [0008】又’本發明之一具體實施例係包括一堆疊式 封裝,可以抑制由於零組件之間熱膨脹係數不一致 發生之缺陷。 _9】#者’本發明之一具體實施例係包括一堆疊 ^封裝’可以經由減少由於零組件之間熱膨脹係數ς 一致所發生之折曲和缺陷而提高可信賴性。 [:叫在本發明之一具體實施例,一堆疊式封裝係 封裝’具有一第一半導體晶片和-密封 “第-+導體晶片之第一封裝構件 堆叠於第一封裝上,贫日且古# 丨一封4,係 玄4+兮势 並且具有-第二半導體晶片和— 體,係設置於第-封梦夕Γ 構件,及彈性導電 接兮第μ $ ’|第-封裝構件’用以電性連 接6亥第一封裝和第二封裝。 咬 [0011】該彈性導電體 式電路板係有鋼圖案於置:構;其中-軟 中空圓柱之形狀捲β銅圖案以 ..因此5亥鋼圖案係配置於外邻· 或者,該彈性導電體具有 :於外4, 路板係有銅圖案於1— '° 一軟式電 反向f曲。 …、—面形成,該面呈截面狀並且於 [0012]第一封裝構 之孔。 了八有數個插入各彈性導電體 1彈:導?:之式第封裝又包括底部填充物’係於播入 凌了又包括附著於第—封裝之下 201135906 表面之第一耦合構件。 [0015]該堆疊式封裝又 著於第二封裝之下 、第一耦合構件,係附 接。 面,並且與彈性導電體電性連 [0016】帛二搞合構件可包括數 他彈性導電體。 吻&数個錫球或其 上表面係設置數個1 :-基板’該第-基板之 設置數個第一銲錫球替::下表面係 於第-基板之上表面於第一基板=二係設置 有與第-焊手指電性連接之第一銲上上=且與: 板之上表面形成以密封該第一:於:-基 括-第:上:?,係堆疊於第-封裳上,並且包 弟一基板,具有一設置第二焊 設置第二鮮錫球塾之下表面;與- 設置於第二基板之上表面,並且具有=導祖曰曰片,係 性連接之第二銲墊. 第一焊手指電 之上表面形成,用以密封第二 '第-基板 係設置於第-封裝之第-封心性導 接第封裝和第二封裝。 電性連 [0018]該堆疊式封裝又可包括 球墊之第一Μ構件。 個附者於第一銲錫 [_】該彈性導電體也許具有由第一封裝構件露出 201135906 之一端,該端係直接連接各第二薛錫球塾。 _〇】料疊式封裝又可包括第:耗 著於該第二銲錫球塾,並且與設 福係押 性導電體相接。 乐封裝構件5尋 [0021] 該彈性導電體也許具有 之-端’該端係與第二搞合構件相接。…集件露出 [0022] 第二耦合構件可包括數 電體。 丹他彈性導 [0023] 纟彈性導電體可具有一配置結構, ^電路板係有銅圖案於其-面形成,該銅圖;以;i人 :柱之形狀捲起’因此該銅圖案係配置於:中; 板係有銅圖案於其一面形成,二=軟式電路 向彎曲。 ㈣&及面呈戴面狀並且於反 ^4]第-封裝構件也許具有㈣使 .之孔’各彈性導電體可分別插人這此孔。㈣露出 陣5]該堆疊式封裝又可包括於第一封裝構件之孔 ^成之底部填充物,該孔射插設料性 =Γ封裝構件也許具有數個孔,各孔同時使 :個鄰近之連接塾露出,各彈性導電體分別插入各 :=各:性導電體可包括—軟式電路板,該電路 以及在該面另一方向之另-面,以及於該 式電路板之—面形成之銅圖案,其係具有-配置結 201135906 構。其中該銅圖案係分別配置 具有-u形截面形狀。方、各孔之二側壁’並且 ::料疊式封褒又可包括於 形成之底部填充物,該孔係 、構件之孔 [_】具有第一 _之第導電體。 置有第二晶片’係分別以向上形式設置於設 二焊手指之第二基板之上表面。乂及-置有第 [〇〇3〇]料4心丨冑χ τ 半導艚曰Η今妨 疋伐傅仔’係將第一 牛^日日片之第—銲塾與第—基板之第 互電性連接,及將第二半 曰 其:★够- 干命體日曰片之第二銲墊與第二 土反第一烊手指相互電性連接。 、
Zll] 銲墊之第一半導體晶片與具有第二 ^帛-半導體晶片’係分別以向下 第-悍手指之第一基板之上表 有又;有 手指之第二基板之上表面。 心置有第二焊 [0033]該堆疊式封展又可包括連接構件,係— +導體晶片之第—銲墊與第一基板 互電性連接,以及將第二半導體 = 目 二基板之第二谭手指招互電性連接。〒塾與第 =2接構件也許包括數個凸塊或焊錫。 係包括:一第一封驻 曰+ 且八 ,政,八有一第一半導體晶片和 _】在本發明之—具體實施射,-堆叠式封裝 密 201135906 封該第一半導體晶片之第一封 封裝’係堆疊於第-封裝上,並且具有第=第二 片和密封該第二半導 一+導體晶 導電, 第二封裝構件;及彈性 二:;之=:::二:件與; :連最接上者),將各第-封—:::: [0036】纟彈性導電體可具有—配置結構, =電路板係有鋼圖案於其—面形成,該銅圖荦以中= 固柱之形狀捲起’因此該銅圖案係配置於 : 者,該彈性導電體具有一配置結構,其 °㊉3 板係有銅圖案於其一面形成, ^ 人式電路 向-曲。 面形“面呈戴面狀並且於反 [0037]該堆疊式封裝又可包括第一耦合構件,係附 :於第-封裝之下表面;及第二耦合構件,係附著於 第二封裴之下表面,並且與該彈性導電體電性連接。 [0038】第二耦合構件可包括數顆錫球或其他彈性 電體。 【實施方式】 [0045] 茲將參照附加圖示詳細說明本發明之各具體 實施例。 [0046] 茲將參照附加剖面圖示說明各具體實施例 (及中間結構)。據此’由於圖示形狀之不同所造成之 10 201135906 結果,可預期製造技術和(或)容差之差異。因此,不 應該將各具體實施例侷限於在此描述之特定區域形 狀’亦需包括製造而導致之各種形狀偏差。在圖示 中’各層與各區之長度與大小可能被放大以明示。圖 示中類似之圖號係代表類似之元件。需了解的是,當 指稱一層或在另一層或基板「上」,可以表示直接在 另一層或基板上’或者表示中介層。 [0047]第1圖係顯示根據本發明之一具體實施例之 一堆疊j封裝之剖面圖。參照第2圖,根據本發明之 一具體實施例之堆疊式封裝1〇〇係包括一第一封裝 100a和一堆疊於第一封裝1〇〇a上之第二封裝 _8】帛-封裝鳩,係包括—第—基板n〇a,一 設置於第-基板n〇a上之第—半導體晶片驗,一 密封第—半導體晶片12〇a之第—封裝構件腿,及 设置於第-封袭構件150a之彈性導電體17〇。 [0049】第一基板11〇可為 印刷電路板,雖然其 =限於此。該第一基板11〇a具有數個第一焊手 曰 14 設置於第一基板咖之上表面之連接势 U4a,及設置於第一基板11〇a 迷要墊 球墊116a。舉例而+,第—主^下表面之第一銲錫 -邊緣接片型式曰片°,笛 體晶片12〇a係包括 由一第-黏著構件施而 ^曰片120a係藉 板110a之上表面。 6上形式附著於第一基 _叫第-封裝跡又包括第—連接構件滿,係 201135906 連接分別設置於第一半導體晶片12〇a之第— 1 曰223 f鄰近第—銲墊U2a的第一基板;n〇a之第— 坏手指112a。知阁66- ** . 女圖所不,第一連接構件14〇a可 數:導線二不過應了解到本發明並未侷限於此。舉例 而。,儘官未顯示於圖示中,具有電路圖案之圖案 膜可以用來作為第一連接構件140a。 、 [0051】第一封裝1〇〇a又可包括數個第一耦合構件 二分別附著於設置於第一基板11〇a之下表面之 各第-銲錫球塾116&。如圖所示,該第一麵合構件 160a可包括數個錫球。 [0052】第一封裝構件職係形成而覆蓋包 ,體=片12Ga和第—連接構件⑽a之第—基板n〇a 上表面。例如,可使用環氧樹脂(EMC)作為第一封 裝構件15 0 a。 [_】彈性導電體170係設置於第-封震職之第 J Ϊ :件1503。根據本發明之一具體實施例,如 第2圖所示,各彈性導電體17〇係包括 路板172和於該軟式電路一-面形成之銅圖; 174 °如第2圖所示,各彈性導電體170皆具有^種 結構’其中軟式電路板! 7 2具有於裹著t空圓柱之一 面:數個鋼圖案174,因此該銅圖案⑺係沿著該圓 ==外部配置。軟式電路板172之兩面,係藉 由一膠黏劑而相互附著(並未詳細顯示)。 [〇〇54]根據—具體實施例,彈性導電體m也許具 201135906 路板m:。構’其中在一面形成銅圖請之軟式電 如笔3阁,其具有之橫戴面形狀係於反方向上彎曲, 4铜圖安所示。呈彎曲結構之彈性導電體170,由於 〜銅圖案m係配置在軟式電路板172之上、下端, 以致錢圖案174位於各軟式電路板172之上、下端 之接觸點。 心上卜細 L Z如第1圖所示’在彈性導電體170中,銅圖 ^ 之下端係與第一基板ll〇a之連接墊114a相 174之上端係由第—封裝構件施之 表面露出。 [0056】根據—具體實施w,在形成第—封襄構件 廳之前’彈性導電體17〇可以設置於第一基板滿 之各連,墊114a上。接著,第一封裝構件⑽&形成, 舉例而言’至使彈性導電體17〇之上端露出之厚度。 或者,第一封裝構件15〇a形成至可完全覆蓋彈性 電體之厚度,然後減少其厚度,例如藉由進行研 磨,以致使該彈性導電體17〇之上端露出。 [〇〇57]雖未詳細顯*,可想見的是帛—封裝構件 150a也許於具有彈性導電體17〇之第—基板上 形成’該第-基板110a形成之厚度係完全覆蓋該 性導電體17Q ’接著。可以選擇性地對該第一基板 ll〇a蝕刻,使該彈性導電體17〇之上端同時露出。 [〇㈣]第二封^100b,係包括一第二基板ii〇b,— 設置於第二基板110b上之第二半導體晶片12此,及 201135906 一密封第二半導體晶片120b之第二封敦構件15叻。 [0059]第二基板110b可用作為一印刷電路板,雖然 本發明未侷限於此。該第二基板11〇b具有配置於第 二基板110b上表面之第二焊手指112b與第二基板 110b下表面之第二銲錫球墊116b。第二半導體^曰片 12〇b可能包括,舉例而言,一邊緣接片型式。 該第二半導體晶片通係藉由第二黏著構件遍 以朝上形式附著於第二基板11〇b之上表面。 _〇】第二封裝騰又包括第二連接構件㈣b,係 電性連接分別設置於鄰近第二半導體晶片120b之第 一知藝122b和第二基板11〇b之第二焊手指⑽。 連接構件纖可包括數條導線。雖然未顯示 、鱼不’具有電路圖案之圖案薄膜可被用來作為第二 連接構件14 0 b。 Γ第6 ” :二封裳10 〇 b又可包括數個分別附著於配置 人—土板110b下表面之第二銲錫墊116b之第二耦 二構:祕。該第二轉合構件腿可包括數個錫 性導二:第二搞合構件_,其他具有與該彈 用來4或相似結構之彈性導電體,亦可被 來插入苐一封裝構件150a。 [第。-62=1一具體實施例,第二耦合構件u〇b係與 性導電體之第一封裝構件150a之表面露出之彈 係與“於彈接。詳言之,第二耦合構件雇 V電體170上端之銅圖案172電性連 14 201135906 接,而且由第一封裝構件15〇a 第二封裝驅和第—封裝嶋接以致將 =3】第二封裝構件鳥係形成而覆 導體晶片通和第二連接構件14〇 ::= ⑽之上表面。環氧樹脂(EMc)可被 ;j 裝構件150b。 马第一封 [0064] |據本發明之一具體實施例之上 裝1〇〇中,第二封裝1〇〇b可以不用將第 _附著於第二銲錫球::麵:構件 -V* . ^ ❿式構成。依此方 式由第一封裝l〇〇a之第一封梦 出之彈性導《 17G,#連 ^之表面露 第二銲錫球塾⑽。接連接第二封裂1_之 如上所述,根據本發明之一具體實施例構 -封裝和=裝t:=(p°p)結構,其中第 ::插入第一封裝而實現。因此,根據本發明之一且 銅封經由將預焊接劑或貼 袓件之n+ 構成之習見堆疊式封裝,其零 此可F欠 係數(CTE)之不一致可以減少,因 生。U第-封裝折曲之發生,並且抑制缺陷之發 [-orir:而言’相較於習見技術’根據本發明之 筮一 w 式封破,由於在習見技術中作為 、冓件之材料之環氧樹脂(EMC)和焊料或環 15 201135906 乳樹脂(EMC)和貼銅封裝之間不一致相對降低,折曲 二:^ T刀之五十或更多。而且’該彈性導電體能減 方、%氧樹月曰(EMC)和焊料或環氧樹脂(EMC)和 銅封裝之間不一致所導致之應力’相較於習見技 術,發生之缺陷減少大約百分之二十〜五十。 [,】因此,根據本發明之第一具體實施例之堆疊 式封旋,由於零組件間熱膨脹係數(CTE)不一致所產 生之折曲和缺陷的發生相對降低,因此可以改進根據 本發明之一具體實施例之堆疊式封裝之可信賴性。 [68】第4圖係顯示根據本發明之一具體實施例之 「堆疊式封裝之剖面圖。茲機使用與第1圖相同之圖 號來指稱相同或相似之部件。 [0069】參照第4 ^ ’數個孔H1係界定於第一封裝 100a之第一封裝構件15〇a,以致於分別使設置於第 一基板110a上表面之各連接墊114a露出。各彈性導 電:體170分別被插入各孔H1,並且配置而分別與各 對應之連接墊114a連接。底部填充物18〇係於可插 入彈性導電體170之孔Hi中形成。該孔H1係穿通 之孔,例如在第一封裝構件15〇a形成後進行一鑽孔 或敍刻製程。 [0070]彈性導電體17〇係設置而呈,舉例而言,一 環形截面形狀,如第2圖所示,底部填充物18〇亦於 該彈性導電體170形成。除了環形截面形狀之外,雖 然未顯示於圖中,該彈性導電體17〇亦或具有一於反 201135906 方向彎曲之戴面形狀,如第3圖所示。 [0071】由於第4圖所示 例之堆疊式封裝200之其㈣ t具體實施 式封裝_之心且件# V 與第1圖之堆疊 陳2】笛ς 兹將省略重複說明。 -堆爲切/係顯示㈣本發明之—具體實施例之 二2 剖面圖。兹將使用與第1圖相同之圖 號來私稱相同或相似之部件。 參照第1 2圖’孔H2係被限定於第—封裝i〇〇a 連接:=構件1咖、,以致於各孔H2露出二鄰近之 部丨直# &a ’各彈性導電體170係插入各孔h2。底 18〇係於用以插入彈性導電體170之各孔 形成°亥底部填充物180亦於該彈性導電體170 形成。 1 在此具體實施例,彈性導電體170之配置方 中之軟式電路板172之—面形成銅圖案174 , …3圖案174係分別配置於各孔H2之二側壁,並且 呈一 U形截面形狀。 2 ]β由於第5圖所不之根據本發明之一具體實施 隹且式封裴300之其他零組件係與第1圖之堆疊 1于政則之令組件一樣,兹將省略重複說明。 201135906 片120a與第二封裝i〇〇b之第二半導體晶片12〇b, 係以向下之形式分別設置於第一基板n〇a和第二基 板110b,即覆晶結合(flip chip bonding)相對於打線 接合(wire bonding)。 [0078】第一基板110a之第一焊手指U2a與第二基 板110b之第二焊手指1121)分別配置於與第二半導ς 晶f 120a之第一銲墊122a與第二半導體晶片12二 之第二銲墊122b對應之位置。該第一半導體晶片 120a之第一銲墊122a與第一基板n〇a之第一焊手 指112a係藉由第一連接構件u〇a,例如凸塊,而相 互電性連接。第二半導體晶片120b之第二銲墊122b 與第二基板ii〇b之第二焊手指112b係藉由第二 構件14Gb,例如凸塊,而相互電性連接。除了凸塊 之外’焊錫或相似物亦可用來作為第—連接構件施 和第二連接構件140b。 [0079】&於第6圖所示之根據本發蒙之— 封裝之其他零組件係與以圖所示之 [二二广之零組件—樣,兹將省略重複說明。 一堆i 係顯示根據本發明之-具體實施例之 二二Ϊ之剖面圖。兹將使用與第1圖相同之圖 號來扼%相同或相似之部件。 [瞧]根據本發明之具體實 個第二封裝堆叠於第一封梦上「以將-或更夕 圖,兩個第二封F 10011、 +例而言,參照第7 弟封以OObl、綱b2係堆疊於第一封裝 18 201135906 100a上。堆疊之第二封裝100bl、100b2之最上面的 第二封裝100b2,係具有與上述第二封裝lOObl相同 之結構。設置於最上面之第二封裝100b2下面之其餘 的第二封裝lOObl,係具有與第一封裝100a —樣之 結構,亦即,彈性導電體170係配置於一第二封裝構 件150b中,而與配置其上之第二封裝100b2電性連 接。 [0082] 如上所述,彈性導電體170具有一配置結構, 其中一軟式電路板之一面形成銅圖案,其係捲曲呈一 中空圓柱狀,以致於該銅圖案配置於該電路板之一外 表面上。雖然未顯示於圖示中,彈性導電體170也許 具有一配置結構,其中一軟式電路板之一面形成銅圖 案,該面具有於反方向彎曲之截面形狀,如第3圖所 示。 [0083] 在此具體實施例,彈性導電體170係設置於 第一封裝l〇〇a和第二封裝lOObl。該彈性導電體170 係將第一封裝l〇〇a和第二封裝lOObl電性連接,以 及將第二封裝lOObl、100b2電性連接。 [0084] 彈性導電體170之一端係連接相對應之連接 墊114a、114b,該彈性導電體170之另一端,其係 在上述端之另外的方向,而且由該封裝構件150a、 150b之表面露出,係與第二封裝lOObl、100b2之第 二耦合構件160b電性連接。 [0085] 由於第7圖所示之根據本發明之一具體實施 201135906 :::叠式封裝500之其他零組件係與第1圖之堆疊 [00心:二零組件一樣’兹將省略重複說明。 之用,i雖本發明較佳具體實施例主要要作為說明 及 那些熟悉本技術的人將察覺到各種修改、增加 換,而沒有偏離揭示於下之申請專利範圍中的範 和精神,均有其可能性。 20 201135906 【圖式簡單說明】 [0039]第 1 示一堆疊式^ ' 據本發明之—具體實施例顯 且式封裝之剖面圖。 [0040】第2、λ囡/ 用於堆疊式㈣根據本發明之具體實施例顯示 Λ 彈性導電體之透視圖。 一 圖係一根據本發明之一具體實施例顯 不一堆疊式封裝之剖面圖。 [0042]第 5 圖俜 _ # Μ .仏β Τ'根據本發明之一具體實施例顯 不隹豐式封裝之剖面圖。 [0043】第6圖係—奸μ _ 1τ'根據本發明之一具體實施例顯 不一堆疊式封裝之剖面圖。 [0044】第7圖俜一 一 _你根據本發明之一具體實施例顯 不一堆疊式封裝之剖面圖。 【主要元件符號說明】 100 :堆疊式封裝 100a :第一封裝 l〇〇b :第二封裝 110a :第一基板 110b :第二基板 112a :第一焊手指 112b :第二焊手指 114a、114b :連接塾 116a :第一鲜錫球墊 21 201135906 116b :第二銲錫球墊 120 a :第一半導體晶片 120b :第二半導體晶片 122a :第一銲墊 122b :第二銲墊 130a :第一黏著構件 130b :第二黏著構件 140a :第一連接構件 140b :第二連接構件 150a :第一封裝構件 150b :第二封裝構件 160a :第一耦合構件 160b :第二耦合構件 170 : 彈性導電體 172 : 軟式電路板 174 : 銅圖 '案 200 : 堆疊式封裝 180 : 底部填充物 300 : 堆疊式封裝 400 : 堆疊式封裝 500 : 堆疊式封裝 lOObl、100b2 :第二封 22

Claims (1)

  1. 201135906 七 、申請專利範圍: h一種堆疊式封裴,包括: 第一封裝,包括一第一半導 封該第―-半導體晶片之第一封裂構:「片和-密 第二封裝,係堆疊於第一封# 括-第二半導體晶片和一密封該:並且包 之第二封裝構件;及 —+導體晶片 彈性導電體’係設置於第一封 構件中,以電性連接該第一封襄^第一封裝 2. 如申請專利範圍第1項之堆疊式封厂。 1 生導電體係包括-軟式電路板,而二;彈 板之一面形成鋼圖案, ^人式電路 其中該彈性導電體之一種配 圓柱狀捲曲,將銅圖案配置於 k、以中空 上,或具有-在反向弯曲之截面之外表面 3. 如申請專利範圍第1項之堆疊式封货 :封裳構件具有數個㈣入各彈性;::: 4. 如申請專利錢第!項之堆4式封裝,1 第一耦合構件,係附著於第一 I /、又包括·· 5·如中請專利範圍第1項之堆叠式封/,:下表面。 第二耦合構件,係附著於第_ /、又包括: 面,並且與該彈性導電體電性連接^封裝之下表 6·如ΐ請專利範圍第5項之堆疊式 忒,其中該第 23 201135906 二耦合構件係包括多數個錫球或其他彈性導電 體。 7. —種堆疊式封裝,包括: 一第—封裝,包括: 、一第一基板,其上表面係設置第一焊手指和 連接塾,其下表面係設置第一銲錫球墊; 第一半導體晶片,係設置於第一基板之上 二::並且具有與該第一嬋手指電性連接之第一 鮮堅,及 一於第一基板之上表面形成之第一封裝 件,以密封第一半導體晶片; f裝構 裝,於第-封裝之第二封裝,該第二封 其下第其上表面係設置第二痒手指, 、 置第一 ^錫球塾; 一第二半導體晶片,係設置於第二兵 表面’並且具有與第二焊手“反之上 墊;及 ^ ^丸電性連接之第二銲 一第二封裝構件, _ 成,以密封第_主M _ '苐—基板之上表面形 訂弟—+導體晶片,·以及 多數個彈性導電體,係設 -封裝構件,以電性連接第、:’于裝之第 如申請專利範、#和第一封裝。 』乾圍第7項之堆疊式封裝 第—耦合構件,科朴 ,、又匕括. 稱件ίτ'附者於第—鲜錫球塾。 24 201135906 9.如申請專利範圍第7項之堆 彈性導電體之-端係由第一封 ^其中母個 接連接第二銲錫球墊。 +路出,且直 10.如申請專利範圍第9項之堆疊 第二轉合構件,係附著於第4其又包括: ;一置於第-封裝構件之彈性導電體相互ί ‘ Η·如申請專利範圍第10項之堆疊 •搞合構件係包括多數錫球或額外之二其二第二 12·"請專利範圍第7項之堆疊式封中:。 路^ 軟式1路板,而於該軟式電 路板之一面係形成銅圖案, 更 圓柱ΐϋ彈性導電體之一種配置結構係以中空 :捲曲,將銅圖案配置於-1U主體之外表面 ,或具有一在反向彎曲之載面形狀。 13.如申請專利範圍第8項之堆疊式封装,並中 構件當中具有數個孔,每個孔同時使‘連 接墊露出,該孔可分別插入各彈性導電體。 14:申請專利範圍第"項之堆疊式封裝:其又包 底料充物,係形成於第—封裝構件之各孔 ,而這些孔能讓各彈性導電體插入。 15·=申請專利範圍第7項之堆疊式封裝,立中节第 -封裝構件當中具有多數個孔,每個孔同時使二 25 201135906 鄰近之連接塾露:屮,β _、 電體。 亥孔又可分別插入各彈性導 16.如申請專利範圍第 性導電體係包括一軟式'封裝’其令各彈 一面係形成_案板4軟式電路板之 置Ft該軟式電路板之配置係使銅圖案分別設 17如申側壁,該鋼圖案具有U形截面形狀。 i “專利範圍第15項之堆疊式封裝,其又包 第裝:::孔:形成於插入著彈性導電體之 18.—堆疊式封裝,包括: 密封:包括一第一半導趙晶片和- 在i亥第一+導體晶片之第一 一個或多個第_封驻.、冓件, 上,各第二封:Λ裝’係堆叠於第-封裝 第二半導體、之二舌第二半導體晶片與密封該 千ν組日日片之第二封裝構件丨以 彈性導電體,分別設置 裳構件及第二封穿置於第一封裝之第一封 多個堆叠之第二::上二:裝構件(除了-或 和第二封裝相互電二者之外)’使第-封裝 19.如申請專利範圍第18項之 性導電體係包括一軟式電路二封, —面係形成銅圖案, -权式電路板之 26 201135906 20. 其中該彈性導電體之一種配置結構係以中介 圓柱狀捲曲’將銅圖案配置於一圓柱體之 : 上,或具有一在反向彎曲之截面形狀。 、 如申請專利範圍第18 ,員之 括: 、可衮,其又包 封裝之下表 封裝之下表 面 第一耦合構件,係附著於第 以及 面 第二耦合構件,係附著於第 並且與彈性導電體電性連接。 27
TW099130975A 2010-04-14 2010-09-14 具有彈性導電體之堆疊式封裝 TWI485840B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034400A KR101078743B1 (ko) 2010-04-14 2010-04-14 스택 패키지

Publications (2)

Publication Number Publication Date
TW201135906A true TW201135906A (en) 2011-10-16
TWI485840B TWI485840B (zh) 2015-05-21

Family

ID=44779173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130975A TWI485840B (zh) 2010-04-14 2010-09-14 具有彈性導電體之堆疊式封裝

Country Status (4)

Country Link
US (2) US8288873B2 (zh)
KR (1) KR101078743B1 (zh)
CN (1) CN102222663B (zh)
TW (1) TWI485840B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
CN102915984A (zh) * 2012-09-20 2013-02-06 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103811444B (zh) * 2012-11-07 2016-11-23 环旭电子股份有限公司 电子装置、系统级封装模块及系统级封装模块的制造方法
CN103311207A (zh) * 2013-05-29 2013-09-18 华为技术有限公司 堆叠式封装结构
KR102295529B1 (ko) 2014-08-20 2021-08-31 삼성전자주식회사 인체 삽입용 감지 처리 패키지, 감지 처리기, 및 감지 처리 시스템
CN104465606B (zh) * 2014-12-04 2017-12-01 江苏长电科技股份有限公司 可拆卸、可组装的半导体封装体堆叠结构及其制备方法
CN104576608A (zh) * 2014-12-30 2015-04-29 华天科技(西安)有限公司 一种膜塑封pop封装结构及其制备方法
WO2017107176A1 (en) * 2015-12-25 2017-06-29 Intel Corporation Conductive wire through-mold connection apparatus and method
US9633950B1 (en) 2016-02-10 2017-04-25 Qualcomm Incorporated Integrated device comprising flexible connector between integrated circuit (IC) packages
US9633977B1 (en) 2016-02-10 2017-04-25 Qualcomm Incorporated Integrated device comprising flexible connector between integrated circuit (IC) packages
US11289394B2 (en) * 2019-12-23 2022-03-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
KR102196397B1 (ko) * 2020-05-13 2020-12-30 제엠제코(주) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
DE19963406A1 (de) * 1999-12-28 2001-07-12 Nokia Mobile Phones Ltd Kontaktelement
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US20060003483A1 (en) * 2003-07-07 2006-01-05 Wolff Larry L Optoelectronic packaging with embedded window
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
US7167373B1 (en) * 2004-03-08 2007-01-23 Virtium Technology, Inc. Stacking multiple devices using flexible circuit
WO2005119848A1 (en) * 2004-05-28 2005-12-15 Molex Incorporated Flexible ring interconnection system
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7456046B2 (en) 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
JP4435756B2 (ja) * 2006-05-31 2010-03-24 俊彦 水上 半導体装置
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
KR100744146B1 (ko) * 2006-08-08 2007-08-01 삼성전자주식회사 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
EP3540736B1 (en) * 2006-12-14 2023-07-26 Rambus Inc. Multi-die memory device
KR100849210B1 (ko) 2006-12-22 2008-07-31 삼성전자주식회사 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
US7675164B2 (en) * 2007-03-06 2010-03-09 International Business Machines Corporation Method and structure for connecting, stacking, and cooling chips on a flexible carrier
US8409920B2 (en) * 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
WO2009002381A2 (en) * 2007-06-22 2008-12-31 Skyworks Solutions, Inc. Mold compound circuit structure for enhanced electrical and thermal performance
WO2009115551A1 (en) * 2008-03-21 2009-09-24 Rise Technology S.R.L. Method for making microstructures by converting porous silicon into porous metal or ceramics
US8278141B2 (en) * 2008-06-11 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with internal stacking module
US8004093B2 (en) * 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US8421202B2 (en) * 2009-03-06 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with flex tape and method of manufacture thereof
KR101056747B1 (ko) 2009-04-14 2011-08-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20110254167A1 (en) 2011-10-20
CN102222663A (zh) 2011-10-19
KR20110114980A (ko) 2011-10-20
CN102222663B (zh) 2015-04-29
US20130001779A1 (en) 2013-01-03
KR101078743B1 (ko) 2011-11-02
US8288873B2 (en) 2012-10-16
US8680688B2 (en) 2014-03-25
TWI485840B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
TW201135906A (en) Stack package having flexible conductors
US11177217B2 (en) Direct bonded heterogeneous integration packaging structures
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
CN101506975B (zh) 堆叠管芯封装
US7989959B1 (en) Method of forming stacked-die integrated circuit
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
US20080164605A1 (en) Multi-chip package
US8350373B2 (en) Chip stacked structure and method of fabricating the same
KR20120093587A (ko) 반도체 패키지
KR101046253B1 (ko) Tsv를 이용한 적층 칩 반도체 패키지
US8628636B2 (en) Method of manufacturing a package substrate
US8390128B2 (en) Semiconductor package and stack semiconductor package having the same
KR20160047841A (ko) 반도체 패키지
KR101099587B1 (ko) Tsv를 이용한 적층 칩 반도체 패키지
KR20130077627A (ko) 반도체 장치 및 그의 제조방법
KR101889506B1 (ko) 반도체 장치 및 그의 제조방법
CN102456674A (zh) 芯片堆叠结构与其芯片堆叠方法
US8441129B2 (en) Semiconductor device
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
KR101673585B1 (ko) 다중 적층 패키지 및 이의 제조방법
TWI473242B (zh) 晶片封裝結構
KR101107661B1 (ko) 스택 패키지
US20070026575A1 (en) No flow underfill device and method
KR101107660B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees