TW201037819A - Method for using thin film transistor (TFT) as nonvolatile memory and device thereof - Google Patents
Method for using thin film transistor (TFT) as nonvolatile memory and device thereof Download PDFInfo
- Publication number
- TW201037819A TW201037819A TW098111112A TW98111112A TW201037819A TW 201037819 A TW201037819 A TW 201037819A TW 098111112 A TW098111112 A TW 098111112A TW 98111112 A TW98111112 A TW 98111112A TW 201037819 A TW201037819 A TW 201037819A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- substrate
- film transistor
- thin film
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Description
201037819 - 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種利用薄膜電晶體(TFT)基底餘 存電荷作為非揮發性記憶體之方法及其裝置，特別係利用 薄膜電晶體(TFT)的電性操作方法，並運用一般的薄膜電 晶體(TFT)作為非揮發性記憶體之記憶單元。 【先前技術】 Ο
近年來’由於平面顯示器廣泛地運用在電腦、電視 以及通訊等電子產品上，對於平面顯示器性能的要求也越 來越高，將顯示器週邊的電路同時製作在低溫多晶石夕 (LTPS) TFT-LCD面板上’可達到系統整合的目的。其中 運用薄膜電晶體(TFT)作為非揮發記憶體，更是系統整八 的一個重要環節。 Q 目前將非揮發性記憶體整合於面板上之技術，大# 分是將一般薄臈電晶體(TFT)結構進行改變，以儲存電 〇 荷。請參考美國專利公開號US20040206957 “半導體裝置 及其製造方法”以及美國專利公告號US6〇〇5270 “半導 體非揮發性記憶體裝置及其製造方法”為將TFT作為非 揮發性記憶體之先前技術。美國專利公開號 US20040206957是在一般薄膜電晶體(TFT)之閘極氣化層 上散佈石夕顆粒（silicon particles)用於補捉電荷，再覆上〜 - 層第二閘極氧化層；美國專利公告號US6005270是在_ 般薄膜電晶體(TFT)之閘極與閘極絕緣層之間增加一電荷 健存層（charging storing layer)以儲存電荷。 201037819 /二，，上述以及其他類似增加浮停閘（floating gate) Ϊ日^虱化層（tUnneHng 〇Xide)等手段，製程比一般薄膜 ==，因此製作成本較高。此外，當電= 存能力可能產^遂魏層也將要微小化，記憶體的保 生問題。因此，習知將一般薄膜ta 作為非揮發記恤辦夕心 #㈣腰軍曰曰體(TFT) 體之技術’仍有問題亟待解決。 【發明内容】 Ο Ο 底儲存電荷料— ^制㈣電晶體(TFT)基 晶體（TFT)的電性操a 〇思體之方法，其係利用薄膜電 產生自我加熱現象呆方法，薄膜電晶體(TFT)在導通時會 電子電洞對分離後，生電=電洞對，閘極的垂直電場將 (TFT)之基底，完成將電荷注入並儲存到薄膜電晶體 利於與一般薄膜電0’ 可運用於非揮發性記憶體，以 LCD基板陣列4 = (TFT)元件所構成之如邏輯電路、 ^目互整合，而無需增加額外之製程。 本發明另一目的 作為記憶單元之非揮^供—制用薄膜電晶體(TFT) 電晶體(TFT)元件進 °己隱體裝置，並與其他一般薄膜 加額外製程。 ’正口於同-基板上，而不需要增 為達前述目的太欲 電荷作為非相電晶體(TFT)基底儲存 (TFT)具有中間為一其^ —之方法，其中一薄膜電晶體 之-半導體層，設置及兩端分別為—汲極、一源極 極絕緣層設置於該第絕緣表面之-基板上，1 閘極絕緣層上，該利 層上’以及―閘極設置於該 用溥膜電晶體(TFT)基底儲存電荷作 201037819 為非揮發性記憶體之方法包含：一寫入動作，其包括在該 薄膜電晶體之汲極施加一第一汲極電壓，在該薄膜電晶體 之閘極施加一閘極電壓，以及將該薄膜電晶體之源極接 地，其中，當該閘極電壓與該汲極電壓所產生之焦爾熱 (Joule heating為汲極電流與汲極電壓的乘積）足以造成自 我加熱（self-heating)效應，將該薄膜電晶體中之多數載子 注入該薄膜電晶體之基底，並造成該薄膜電晶體起始電壓 改變，完成寫入動作；以及一抹除動作，其包括在該薄膜 電晶體之汲極施加一第二汲極電壓，在該薄膜電晶體之源 極施加一源極電壓，以及將該薄膜電晶體之閘極接地，其 中，該源極與第二汲極兩者間的偏壓使該記憶體之第一半 導體層中之多數載子於基底中移除。 本發明另一實施例之利用薄膜電晶體（TFT)作為記憶 單元之非揮發性記憶體裝置，一種非揮發性記憶體，提供 一資料寫入動作以及一資料抹除動作，其包含一記憶體， 用於存取資料，其包含至少一記憶單元以陣列方式所構 成，該記憶單元包含一半導體層設置於具有一絕緣表面之 一基板上，一閘極絕緣層設置於該半導體層上，以及一閘 極設置於該閘極絕緣層上；一邏輯電路，用於控制資料， 其中，該記憶單元之該半導體層由一基底以及分別位於該 基底兩端之一源極及一汲極所構成，該記憶單元為一般薄 膜電晶體（TFT)結構，且該記憶體以及該邏輯電路整合於 前述基板上。 5 201037819 【實施方式】 舉較ί手段及其功效’兹
S多考圖1為本發明第—較佳實施例元件剖面圖。1 所示’本發明係利用—薄膜電晶體⑽，纟中該薄膜電晶 體⑽具有中間為-基底⑼以及兩端分別為_、】： (22)、-源極(23)之-半導體層㈣，設置於具有—絕緣表 面(：31)之-基板(3〇)上，1極絕緣層⑼設置於該第一 半$體層（20)上，以及—間極㈣設置於該閘極絕緣層（μ) 上’本發明電荷儲存於薄膜電晶體⑽基底⑼之方法， 包含一寫入動作以及一抹除動作。 再多考圖2 ’圖2為本發明第一較佳實施例寫入電壓 不思圖。如圖2所示’其中’該寫入動作係於該薄膜電晶 體（1(^)之汲極（22)施加一汲極電壓，在本實施例中，該汲 極電壓為15伏特；同時在該薄膜電晶體（1〇)之閘極(4〇) 施加一閘極電壓，在本實施例中，該閘極電壓為25伏特； 以及將该薄膜電晶體（1〇)之源極(23)接地，其中，當該閘 極電壓與該汲極電壓所產生之焦爾熱（J〇ule headng為汲 極電流與沒極電壓的乘積）足以造成自我加熱 (self-heating)效應，此時電子在該閘極（4〇)的電場作用 下，會藉由熱場發射（thermion field emission)由半導體層 (2〇)之價帶（valence band)發射至導帶（conductor band)產 生電子電洞對(electron-hole pair)，電子電洞對會被該閘極 (40)之垂直電場分離，多數載子（以η通道而言為電洞）注 入該薄膜電晶體（10)之該基底（21)，並造成該薄膜電晶體 起始電壓（threshold voltage)改變，完成寫入動作，本實施 6 201037819 • 例數據為例，以11通這而言，寫入動作為時間χ毫秒，記 憶窗口（memory window)可達 3V。 請參考圖3’圖3為本發明第一較佳實施例抹除電壓 示意圖。如圖3所示，其中，該抹除動作係於該薄膜電晶 體（10)之汲極(22)施加一汲極電壓，在本實施例中，該汲 極電壓為-5伏特；同時在該薄膜電晶體（1〇)之源極(23)施 加一源極電壓，在本實施例中，該源極電壓為1〇伏特； 以及將§亥薄膜電晶體（10)之閘極(4〇)接地，其中，當該 '及 〇 極電壓與該源極電壓之間的電壓差，足以讓該基底（21)中 的多數載子克服基底中晶界（grain boundary)所造的能障 (energy barrier)時，兩者間偏壓使該薄膜電晶體（1〇)之半 導體層（20)中之多數載子於該基底（21)中移除，完成抹除 動作’以本實施例數據為例’以n通道而言，抹除動作時 間為0 · 1秒。 凊參考圖4及圖5 ’圖4為本發明第二較佳實施例非 揮發性記憶體示意圖’圖5為本發明第二較佳實施例記情 q 單元陣列示意圖。如圖4所示，本發明係利用一薄膜電晶 體作為記憶單元之非揮發性記憶體裝置，該非揮發性記憬 體裝置包含一記憶體（110)用於存取資料以及一邏輯電路 (60)用於控制資料，該邏輯電路(60)由至少一薄膜電晶體 (TFT)所組成，且與該記憶體（n〇)，整合於該基板(3〇)上， • 如圖5所示，該記憶體（110)由至少一記憶單元（100)以陣 列方式所構成，並提供一資料寫入動作及一資料抹除動 作0 再參考圖6，圖6為本發明第二較佳實施例記憶單元 剖面圖。如圖6所示，該記憶單元（100) ’係包括—半導 7 201037819 - 體層（20)設置於具有一絕緣表面（31)之一基板（30)上，一 閘極絕緣層（41)設置於該半導體層（20)上，以及一閘極（4〇) 設置於該閘極絕緣層（41)上’其中，該半導體層（2〇)由一 基底（21)以及分別位於該基底（21)兩端之一源極（23)及一 沒極(22)所構成’且該記憶單元（1〇〇)為一般薄膜電晶體 (TFT)結構，其上被一中間層絕緣膜（50)所包覆，並由金 屬層（51)形成相關之電路連結。 當進行寫入動作時，係於該記憶單元（100)之汲極(22) 〇 施加一汲極電壓，同時在該記憶單元（100)之閘極(40)施加 一閘極電壓，以及將該記憶單元（100)之源極(23)接地，其 中’當該閘極電壓與該汲極電壓所產生之焦爾熱（joule heating為汲極電流與汲極電壓的乘積）足以造成自我加熱 (self-heating)效應，此時電子在該閘極（40)的電場作用 下’會藉由熱場發射（thermion field emission)由半導體層 (2〇)之價帶（valence band)發射至導帶（conductor band)產 生電子電洞對（electron-hole pair)，電子電洞對會被該閘極 (40)之垂直電場分離，多數載子（以η通道而言為電洞）注 ® 入該記憶單元（10)之該基底（21)，並造成該記憶單元起始 電壓(threshold voltage)改變，完成寫入動作。 當進行抹除動作時’係於該記憶單元（100)之汲極(22) 施加一汲極電壓’同時在該薄膜電晶體（10)之源極(23)施 * 加一源極電壓，以及將該記憶單元（100)之閘極（40)接地， . 其中，當該汲極電壓與該源極電壓之間的電壓差，足以讓 該基底（21)中的多數載子克服基底中晶界(grain boundary) 所造的能障（energy barrier)時，兩者間偏壓使該記憶單元 (100)之半導體層（2〇)中之多數載子於該基底（21)中移 201037819 - 除，完成抹除動作。 請參考圖7，圖7為本發明第二較佳實施例整合示 意圖。如圖7所示，本發明之非揮發性記憶體可進一步與 相同製程之一般液晶圖素薄膜電晶體（70)作結合，整合於 該基板(30)上，且該基板可為低溫多晶矽玻璃基板。 是以，本發明所提供之一種利用薄膜電晶體(TFT)基 底儲存電荷作為非揮發性記憶體之方法及其裝置，使非揮 發性記憶體可結合平面顯示器，整合於面板上，且僅需利 〇 用一般的薄膜電晶體（TFT)結構，不需額外的浮停閘 (floating gate)或是穿遂氧化層（tunneling oxide)來儲存電 荷，因此可減少記憶體之製程，進而降低記憶體之製作成 本，以利於相關產業之使用，因此本發明極具進步性及符 合申請發明專利之要件，爰依法提出申請，祈鈞局早 曰賜准專利，實感德便。 以上已將本發明作一詳細說明，惟以上所述者，僅 為本發明之一較佳實施例而已，當不能限定本發明實施之 Q 範圍。即凡依本發明申請範圍所作之均等變化與修飾等， 皆應仍屬本發明之專利涵蓋範圍内。 【圖式簡單說明】 圖1係本發明第一較佳實施例元件剖面圖； 圖2係本發明第一較佳實施例寫入電壓示意圖； ' 圖3係本發明第一較佳實施例抹除電壓示意圖； 圖4係本發明第二較佳實施例非揮發性記憶體示意圖； 圖5係本發明第二較佳實施例記憶單元陣列示意圖；； 9 201037819 - 圖6係本發明第二較佳實施例記憶單元剖面圖； 圖7係本發明第二較佳實施例整合示意圖。 【主要元件符號說明】 薄膜電晶體（10) 半導體層(20) 基底(21) 汲極(22) 〇 源極(23) 基板(30) 絕緣層(31) 閘極(40) 閘極絕緣層（41) 記憶體（110) 記憶單元（100) 〇 中間層絕緣膜（50) 金屬層（51) 邏輯電路(60) 液晶圖素薄膜電晶體(70) 10
Claims (1)
- 〜叫7819 ~C Ο'申請專概B : 種電荷儲存於+ n 體具有中間為1底以:體基底之方法，其中一薄膜電晶 半導體層，設置心有別為一… 緣層設置於該第H 、、、象表面之一基板上，1極絕 絕緣層上’該電荷儲設置於該閑極 — 兩仔7、/專胰電晶體基底之方法包含： ，其包括在該薄膜電晶體之汲極施加-第-以在該薄膜電晶體之問極施加一閑極電壓， 壓盥，：相電晶體之源極接地，其中’當該閘極電 力：:亥“極電壓所產生之焦爾熱，足以造成自我 =熱㈣脱邮㈣效應，該薄膜電晶體中之多數載子 入》Μ膜電晶體中之基底，並造成該薄膜電晶體起 始電壓改變，完成寫入動作；以及 抹除動作，其包括在該薄膜電晶體之淡極施加一第二 及極電壓’在该薄膜電晶體之源極施力口 一源極電壓， 以及將δ亥溥膜電晶體之閘極接地，其中，當該第二波 f電壓與該源極電壓之間的電壓差，足以讓基底中的 多數載子克服基底中晶界(grain b〇undary)所造的能障 (energy barrier)時，兩者間偏壓使該記慎體之第一半導 體層中之多數載子於基底中移除。 2、如申請範圍第1 底之方法，其中， 壓。 項所述之-種電荷儲存㈣膜電晶體基 該閘極電壓以及該第1極電壓為正電 3、如申轉乾圍第1項所述之一種電荷铋 ^ ^ ^ 仃储存於薄膜電晶體基 底之方法，其中，該薄膜電晶體可與— 奴溥膜電晶體構成 11 201037819 之元件整合於相同基板上。 、:非揮發性記憶體裝置，提供—f料寫人動作以及一資 料抹除動作，其包含·· 一記憶體’用於存取資料，其包含至少—記憶單元以陣 =方式所構成，該記憶單元包含—半導體層設置於具 3 —絕緣表面之-基板上，1極絕緣層設置於該半 導體層上，以及-閘極設置於該間極絕緣層上； Ο 5 Ο 6 -邏輯電路，用於控制㈣，其中，該記憶料之該半 2體層由-基底以及分別位於該基底㈣之—源極及 -沒極所構成，該記憶單元為—般薄膜電晶體(TFT) 結構，且該記憶體以及該邏輯電路整合於前述基板上。 如申凊乾圍第4項所述之一種非揮發性記憶體裝置，盆中 該資料寫入動作，包括： 八 在5亥δ己憶單元之該汲極施加一第一沒極電壓； 在"亥η己隐單元之該閉極施加一閘級電壓；以及 將該記憶單元之該源極接地。 汝申明範圍第5項所述之一種非揮發性記憶體裝置，其 中^當該閘極電壓與該第—汲極電壓所產生之焦爾熱，^ 以造成自我加熱（self_heating)效應，該記憶單元中之多數 载子注入該記憶單元中之基底，並造成該記憶單元起 屋改變，完成寫入動作。 如申請I&®第5項所述之—種非揮發性記憶體裝置，其 中，該閘極電壓以及該第一汲極電壓為正電壓。 ” 12 7 201037819 如申請範圍第4項所述之一種非揮發性記憶體裝置，其 中，該資料抹除動作之方法，包括： 在該記憶單元之汲極施加一第二没極電壓； 在該記憶單元之源極施加一源極電壓；以及 將該記憶單元之該閘極接地。 9、 Ο ίο、 11、 Ο 12、 如申請範圍第8項所述之一種非揮發性記憶體裝置，其 中，當該第二汲極電壓與該源極電壓之間的電壓差，足以 讓基底中的多數載子克服基底中晶界(grain boundary)所 造的能障（energy barrier)時，兩者間偏壓使該記憶單元之 該半導體層中之多數載子於基底中移除。 如申請範圍第4項所述之一種非揮發性記憶體裝置，其中 該邏輯電路包含至少一薄膜電晶體，且該薄膜電晶體與該 記憶體整合於該基板上。 如申請範圍第10項所述之一種非揮發性記憶體裝置，其 中該基板可為低溫多晶石夕基板。 如申請範圍第11項所述之一種非揮發性記憶體裝置，其 中該非揮發性記憶體可以與相同製程之一般TFT-LCD面 板作結合，整合於同一低溫多晶矽基板上。 13
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098111112A TWI382530B (zh) | 2009-04-03 | 2009-04-03 | A method and device for utilizing thin film transistor as nonvolatile memory |
| JP2009099552A JP2010245485A (ja) | 2009-04-03 | 2009-04-16 | 薄膜トランジスタを利用して不揮発性メモリとする方法およびその装置 |
| US12/465,153 US7983092B2 (en) | 2009-04-03 | 2009-05-13 | Nonvolatile memory apparatus and method of using thin film transistor as nonvolatile memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098111112A TWI382530B (zh) | 2009-04-03 | 2009-04-03 | A method and device for utilizing thin film transistor as nonvolatile memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201037819A true TW201037819A (en) | 2010-10-16 |
| TWI382530B TWI382530B (zh) | 2013-01-11 |
Family
ID=42826068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098111112A TWI382530B (zh) | 2009-04-03 | 2009-04-03 | A method and device for utilizing thin film transistor as nonvolatile memory |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7983092B2 (zh) |
| JP (1) | JP2010245485A (zh) |
| TW (1) | TWI382530B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10515896B2 (en) | 2017-08-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor device and methods of fabrication thereof |
| US11989091B2 (en) | 2021-11-12 | 2024-05-21 | Samsung Electronics Co., Ltd. | Memory system for performing recovery operation, memory device, and method of operating the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3613594B2 (ja) * | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
| JPH104148A (ja) * | 1996-06-18 | 1998-01-06 | Fujitsu Ltd | 強誘電体メモリ |
| JP3408401B2 (ja) * | 1997-05-30 | 2003-05-19 | シャープ株式会社 | 半導体記憶素子およびその製造方法 |
| US6005270A (en) | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
| JP3955409B2 (ja) * | 1999-03-17 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP2001127265A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体記憶装置およびその駆動方法 |
| GB2364823A (en) | 2000-07-12 | 2002-02-06 | Seiko Epson Corp | TFT memory device having gate insulator with charge-trapping granules |
| JP2004342767A (ja) * | 2003-05-14 | 2004-12-02 | Sharp Corp | 半導体記憶装置及び半導体装置、並びに携帯電子機器 |
| TWI429028B (zh) * | 2006-03-31 | 2014-03-01 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置及其製造方法 |
| JP4364227B2 (ja) * | 2006-09-29 | 2009-11-11 | 株式会社東芝 | 半導体記憶装置 |
| CN101523611B (zh) * | 2006-10-04 | 2012-07-04 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US7851277B2 (en) * | 2006-12-05 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP2008153351A (ja) * | 2006-12-15 | 2008-07-03 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置、及び電子機器 |
-
2009
- 2009-04-03 TW TW098111112A patent/TWI382530B/zh not_active IP Right Cessation
- 2009-04-16 JP JP2009099552A patent/JP2010245485A/ja active Pending
- 2009-05-13 US US12/465,153 patent/US7983092B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010245485A (ja) | 2010-10-28 |
| TWI382530B (zh) | 2013-01-11 |
| US7983092B2 (en) | 2011-07-19 |
| US20100254185A1 (en) | 2010-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kobayashi | A perspective on steep-subthreshold-slope negative-capacitance field-effect transistor | |
| TWI360818B (en) | Nonvolatile memory and method of making same | |
| JP5248541B2 (ja) | 半導体記憶装置の動作方法 | |
| CN101960604B (zh) | 绝缘隐埋层中有带电区的衬底 | |
| TW201214710A (en) | Field effect transistor and method for manufacturing semiconductor device | |
| GB2364823A (en) | TFT memory device having gate insulator with charge-trapping granules | |
| TWI289342B (en) | Semiconductor storage device, manufacturing method therefor and portable electronic equipment | |
| WO2017128557A1 (zh) | 阵列基板及液晶显示装置 | |
| JP7023832B2 (ja) | フレキシブルパネルの製造方法、フレキシブルパネルおよび表示装置 | |
| TW200428688A (en) | Organic light-emitting display and its pixel structure | |
| TWI222225B (en) | Manufacturing method of low-temperature polysilicon thin-film transistor | |
| US20060109729A1 (en) | Semiconductor storage device and mobile electronic device | |
| JP2005079395A (ja) | 積層体及びその製造方法、電気光学装置、電子機器 | |
| TW201037819A (en) | Method for using thin film transistor (TFT) as nonvolatile memory and device thereof | |
| US10141407B2 (en) | Graphene device and method of manufacturing the same | |
| US20100135086A1 (en) | Method of operating non-volatile memory cell and memory device utilizing the method | |
| JP4281047B2 (ja) | 半導体デバイスシミュレーション方法、半導体素子製造方法 | |
| Johnson-Wilke et al. | ZnO thin film transistors and electronic connections for adjustable x-ray mirrors: SMART-X telescope | |
| CN101866690B (zh) | 一种利用薄膜电晶体作为非易失性存储器的方法 | |
| US7038282B2 (en) | Semiconductor storage device | |
| US7812396B2 (en) | Semiconductor device with channel layer comprising different types of impurities | |
| Lee et al. | Novel gate-all-around polycrystalline silicon nanowire memory device with HfAlO charge-trapping layer | |
| CN106847828A (zh) | 低温多晶硅阵列基板及其制造方法 | |
| US20140103419A1 (en) | Non-volatile memory device and method for forming the same | |
| Ma et al. | Impacts of pulse conditions on endurance behavior of ferroelectric thin-film transistor non-volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |