TW201029076A - Pre-molded, clip-bonded multi-die semiconductor package - Google Patents

Description

201029076 六、發明說明： 【發明所屬之技術領域】 本申請案大體而言係關於半導體裝置及用於製造此等 裝置之方法。更具體言之’本申請案描述含有多個晶粒 之半導體封裝及用於製造此等封裝之方法。 【先前技術】 β 半導體封裝在此項技術中係熟知的。通常，此等封裝 可包括一或多個半導體裝置（諸如積體電路（rIC」）晶 粒）’其可連接至在引線框架中於中央形成的晶粒襯墊。 在一些狀況下’接合導線（bond wire)將該1C晶粒電連接 至一系列端子（terminal)，該等端子充當與外部裝置（諸 如，印刷電路板（「PCB」））之電連接。可使用囊封材料 來覆蓋該等接合導線、該1C晶粒、該等端子及/或其他 φ 組件以形成該半導體封裝之外部。該等端子之一部分及 可能該晶粒襯墊之一部分可自該囊封材料暴露於外部。 以此方式，可保護晶粒免受環境危險_諸如，潮濕、污染、 腐蝕及機械衝擊-同時電連接且機械連接至在該半導體 封裝外部的預期裝置。 在該半導體封裝形成後，其通常用於日漸增長之電子 應用種類之中，諸如，磁碟機、USB控制器、攜帶型電 腦裝置、行動電話等等。取決於晶粒及電子應用，該半 導體封裝可高度微型化且可需要盡可能小。 201029076 在許多情形下，每一半導體封裝僅含有一含有一 1(：裝 置之單個隸。®此’每-半導體封裝之功能性通常限 制於晶粒所含之彼特定ic裝置之功能。 【發明内容】 本申請案係關於含有多個晶粒之半導體封裝及用於製 造此等封裝之方法。該等半導體封裝含有一具有多個晶 • 粒之引線框架且亦含有一連接該等晶粒之單個預先模鑄 成形之封夾件（clip)。該預先模铸成形之封裝將源極晶粒 及閘極晶粒之可焊接襯墊經由間隙部連接至該引線框架 之源極及閘極。該等晶粒上及該等間隙部上之該等可焊 接襯墊提供一大體上平坦之表面，該預先模鑄成形之封 裝附著至該表面。在與導線接合件（wireb〇nding)連接相 比時，該組態增加互連之橫截面積，藉此改善該半導體 藝封裝之導通電阻（RDS()n)及熱效^相對於使用導線接 合件連接之類似半導體封裝而言，該組態亦降低成本。 【實施方式】 下文描述提供特定細節以便提供徹底理解。然而熟 悉此項技術者將理解可在不使用此等特定細節之情況下 實施並使用該等半導體封裝及使用該等封裝之相關聯方 法。實際上，該等裝置及相關聯方法可藉由修改所說明 裝置及相關聯方法投入實踐且可結合習知用於此工業中 5 201029076 之任何其他設備及技術來使用。舉例而言，雖然下文描 述著重於用於製造ic工業中之半導體裝置的方法，但其 可用於且適用於其他電子裝置’如光電裝置、太陽能電 池、微機電系統（MEMS)結構、照明控制器、電源供應器 及放大器。 含有由預先模鑄成形之封夾件連接之多個晶粒之半導 體封裝及用於製造此等封裝之方法的一些實施例展示於 〇 諸圖中。在一些實施例中，該等半導體裝置係以四方扁 平無引線（QFN)半導體封裝之形式提供。在其他實施 例中’該等半導體裝置係以電源四方扁平無引線（PQFN ) 半導體封裝之形式提供。 該等半導體封裝可使用本文中所提供說明並描述之結 構的任何方法製造。在一些實施例中，用於製造一半導 體封裝之方法提供一用於產生一預先模鑄成形之封夾件 的第一引線框架。如第1圖中所圖示，如此項技術中已 ® 知，一第一引線框架10藉由金屬衝壓或蝕刻以產生一框 架12來製造’該框架12含有具有所要形狀之多個面板 14,該等面板14由連桿16彼此連接。該引線框架1〇可 由此項技術中已知之任何導電材料製成’該材料包括 Cu、Cu合金、Ni-Pd、Ni-Pd-Au或其組合。在一些實施 例中，該第一引線框架1 〇包含Cu。 第1圖描繪一具有六個獨立面板14之引線框架1〇。 每對面板可與在該等面板之間的連桿16分離且用作如 本文所描述之預先模鑄成形之封夾件。因此，每一引線 6 201029076 框架10可用於製造3個預先模鑄成形之封夾件，其中之 每一者係由一對面板14製成。該引線框架1〇可在需要 時以少如2個面板（以製造1個預先模鑄成形之封夾件） 及多達多個面板（以製造一半數目的預先模鑄成形之封 爽件）來組態，其限制條件為該引線框架上之總尺寸將 適合於模鑄成形設備。 接著’如第2圖中所展示，該引線框架10可藉由一模 φ 鎮成形材料18囊封。該模鑄成形材料18藉由任何已知 囊封製程（包括灌封、轉移模鑄成形或注入）在該等面 板之侧面及該等面板之底表面之部分的周圍形成。含有 該等面板14之所得部分模鑄成形之引線框架描繪於

第2圖中。面板14在模鑄成形之引線框架2〇内仍經由 連桿16彼此連接D 該模鑄成形之引線框架20可接著分離為描繪於第3圖 (俯視圖）及第4圖（仰視圖）中之個別模鑄成形之封 © 夾件引線框架25(或預先模鑄成形之封夾件可使用 此項技術中已知之任何製程（包括沖切成型（punch singulation)製程或鋸切成型（saw singulati〇n)製程）執行 此分離。在此製程期間，移除連接面板M之連桿16以 使得僅保留面板M。第4圖圖示在一些實施例中該囊 封製程僅覆蓋該等面板之下+ + , ^ τ叫傲炙下表面之部分。未經囊封之該 等面板之底部上的暴露表面15將用作互連表面。 接著，可提供半導趙封裝之引線框架（或基礎引線框 架）。在—些實施例中，如第5圖中所描緣，引線框架 7 201029076 30藉由3個部分（晶粒黏接焊盤或dap) 34、36及38 組態’該等晶粒將位於該3個部分上。如此項技術中已 知’可例如藉由金屬衝壓或蝕刻製造該引線框架3〇。引 線框架30可由此項技術中已知之導電材料製成，該材料 包括Cu、Cu合金、Ni-Pd、Ni-Pd-Au或其組合。在一些 實施例中’引線框架3〇包含Cu。

引線框架30可經組態以最小化此等晶粒所需之頂層 特徵結構結構之長度’該等晶粒稍後將置放於引線框架 30上。藉由最小化該頂層特徵結構結構之長度，可增加 dap之長度^在一些組態中，該頂層特徵結構結構經組 態為一折疊間隙部（stand〇ff)32，如第5圖中所描繪。雖 然第5圖描繪兩個間隙部特徵結構結構但該等半導體 封裝可含有一個間隙部且甚至可含有3個或3個以上間 隙部特徵結構結構。 此特徵結構結構之特寫特徵結構結構展示間隙部 垂直方向上自引線框架3 〇之側面延伸。該間隙部可 具有與本文中所描述之其功能相符的任何長度及寬度。 在—些實施例中，該間隙部可具有約4〇密耳之長度及約 5密耳之寬度。 該間隙部可經組態以相對於該引線框架或DAp之鄰^ 邊緣偏置或齊平。該間隙部經組態成齊平之實施例在】 5圖中描綠為間隙部32。該間隙部經組態成偏置之實2 在第5圖中描繪為間隙部3 1。 由該間隙部32添加之額外長度（相對於引線框架3 201029076 座而D )取決於該等晶粒之厚度，因為間隙部32之 上表面將大體上與將附著至DAP之晶粒之上表面齊平。

間隙部特徵結構與習知頂層特徵結構之比較描緣於第 6A圖與帛6B圖中…個習知頂層特徵展示於第6A圖 之頂部且包含一向上延伸之短區段35及一向引線框架 之鄰近區段延伸之長區段37。由於此習知組態，該習知 頂層特徵需要引線框架之一區段（通常為DAp )至下一 區奴之間的距離為約1195随。然而叫吏用該折疊間隙 P、且態允許此距離縮短至約0 5 mm。但是，在其他實施 例中，該間隙部可藉由一階梯特徵結構39組態如第 6B圖中所描繪。 如第7圖中所展示，一旦已形成具有DAp 34、％及 38之引線框架30,則接著將晶粒42、44及46提供於此 引線框架03上。在諸圖中所描繪之實施例中，使用三個 晶粒。但在其他實施例令，可使用2個晶粒或甚至4個 或4個以上晶粒該等晶粒可為此項技術中已知之任何 半導體晶粒，包括由梦或任何其他已知半導電材料製成 的晶粒。 在—些實施例中，該等晶粒可含有此項技術中已知之 任何1C裝置《任何給定晶粒中之IC裝置可與任何其他 晶粒中所使用之1C裝置相同或不同。該等1C裝置之一 些非限制實例包括音訊放大器、LDO、邏輯駆動器、信 號交換器或其組合。 在其他實施例中’該等晶粒亦可含有一離散裝置。任 201029076 何給定晶粒中之該離散裝置可與任何其他晶粒t所使用 之離散裝置相同或不同。可使用此項技術中已知之任何 離散裳置’包括二極體及/或電晶艘。該等離散裝置之實 例包括曾納二極體（zener diode )、肖特基二極體 (schottky diode )、小信號二極體、雙極接面電晶體 「BJT」、金屬氧化物半導體場效電晶體（「m〇sfet」）、 絕緣閘極雙極電晶體（「IGBT」）、絕緣閘極場效電晶體 ❹ (「IGFET」）或其組合。在一些實施例中，離散裝置134 包含一 MOSFET裝置。 在又一些其他實施例中’該等晶粒亦可含有一被動裝 置。任何給定晶粒中之該被動裝置可與任何其他晶粒中 所使用之被動裝置相同或不同。可使用此項技術中已知 之任何被動裝置，包括電容器、電感器、電阻器、濾波 器或其組合。 @ 在又一些其他實施例中，該等晶粒可含有1C裝置、離 散裝置及被動裝置之任何組合。舉例而言，在諸圖中所 展示之實施例中，晶粒42含有一 MOSFET，晶粒44含 有一 MOSFET且晶粒46含有一控制1C裝置。 可使用任何已知製程製造具有IC裝置、被動裝置及/ 或離散裝置的晶粒。在一些實施例中，可獨立製造三個 晶粒。但在其他實施例中，可大體上同時製造所有該等 晶粒。 該等晶粒可使用任何已知製程附著至引線框架30。在 一些實施例中’此製程包括使用焊料凸塊法之覆晶製 201029076 程，其可包括使用焊料凸塊、球、栓及其組合以及烊膏， 繼之以固化及回焊製程。在其他實施例中，附著製程包 括使用導電粘著劑之覆晶製程。該導電粘著劑可為例如 導電環氧樹脂、導電膜、可絲網印刷之焊膏或焊接材料， 諸如含引線之焊料或無引線之焊料。 接著，預先模鑄成形之封夾件25附著至所要晶粒（亦 即’晶粒42及晶粒44 )»可使用此項技術中已知之任何 ® 製程進行此附著❶在一些實施例中，附著製程藉由在將 附著預先模鑄成形之封夾件之位置上提供任何已知焊膏 50開始。因此’如第8圖中所展示，焊膏5〇提供於晶 粒42、晶粒44之上表面及兩個間隙部25之上表面上。 可使用此項技術中已知之任何方法提供焊膏5〇。 預先模鑄成形之封夾件25之底表面接著使用焊膏5〇 附著至該等晶粒。預先模鑄成形之封夾件2 5經附著以使 付預先模鱗成形之封夾件25之底表面上之所暴露連接 藝 被連接至該等晶粒中所含之不同裝置的所要部分。在一 些實施例中，預先模铸成形之封夹件25附著至晶粒以使 得晶粒42之源極經由該引線框架電連接至晶粒44之汲 極。在一些實施例中，該預先模鑄成形之封夾件可附著 至所有3個晶粒。 在上文描述之方法中，在引線框架30之前製造預先模 鑄成形之封夾件25。但是，在其他實施例中，可大體與 引線框架30同時或甚至在引線框架3〇之後而非在其之 前製造預先模鑄成形之封夾件25。封夾件引線框架已附 11 201029076 著至所要晶粒之後的所得結構描繪於第9圖中。 若需要，則可在不同晶粒之間及/或在晶粒與引線框架 之間進行額外連接。在―些實施例中，可藉由此項技 術中已知之任何導線接合件製程進行此（等）額外連接。 作為導線接合件之實例，晶粒之所要部分可在晶粒之所 要位置上及引線框架之所要位置上具備接觸概替。此 後’自其他晶粒及/或引線框架3〇上之所要連接點的接 _ 觸襯墊形成導線接合件5G以形成電連接。導線接合件 可由此項技術中已知之任何導電材料（包括心或叫 且使用此項技術t已知之任何製程製成。已形成導線接 合件50之後的所得結構圖示於第10圖中。 接著，所得結構經囊封以形成完成之半導體封裝100。 如第η圖中所描緣，該等晶粒、該預先模鑄成形之封夹 件25、該等導線接合件50及該引線框架30之大部分可 t封於此項技術中已知之任何模鑄成形材料13〇中。第 12圖描纷以冑明材料囊封（出於檢視内部組件之目的）。 在-些實施例中’模鑄成形材料13G可包含環氧樹腊模 鏵成形化合物、熱@性樹脂、熱塑性材料或灌封材料。 在其他實施例中’模鏵成形材料包含環氧樹脂模缚成形 化合物。在該囊封製程期間，引線框架3〇之特定側面未 經囊封，藉此形成半導體封裝1〇〇之端子1〇5。 由此製程形成之半導體封裝含有兩個（或兩個以上） 晶粒，該等晶粒具有經由單個預先模鑄成形之封夾件彼 此連接之裝置。該預先模鑄成形之封夾件25藉由使用在 12 201029076 定位該等晶粒之該引線框架上的間隙部保持大體上平 坦。當與使用習知線粘著相比時，該預先模鑄成形之封 夾件增加互連之橫截面積。藉由增加之橫截面積該半 導體封裝之導通電阻（RDS〇n)及熱效能得以改善。 些組態中，一類型之習知半導體封裝使用8根Cu線連接 該等晶粒。因為該等線具有約2密耳之直徑所以互連 之橫截面積為約25平方密耳。但將預先模鑄成形之封裝

用於相同互連（但具有長度為約4〇密耳且寬度為約5密 耳的折疊間隙部）提供約200平方密耳之橫截面積，進 而產生約700%之增加。 除任何先前指示之修改外，可由熟悉此項技術者設計 許多其他變化及替代配置而不背離本說明書之精神與範 疇且隨附申清專利範圍欲涵蓋此等修改及配置。因此， 雖然已在上文結合當前被視為最實用且較佳之態樣之内 容以：定性及細節描述資訊’但對於一般熟悉此項技術 者而吕將顯而易見可進行包括但不限於形式功能、操 作方式及用途的許多修改，而不f離本文中所闡述之原 理及概念。且’如本文中所使用’實例意欲僅為說明性 的且不應視為以任何方式加以限制。 【圖式簡單說明】 可根據諸圓較佳理解上文描述，其中 第1圖展示用於製造-半導體封裝之—面板化預先模 13 201029076 鱗成形之封夾件的一些實施例； 第2圖展示用於製造一半導體封裝之—面板化模鑄成 形之封夾件的一些實施例； 第3圖及第4圖分別展示用於一半導體封裝中之一預 先模鑄成形之封夾件m施㈣俯視圖及仰視圖； 及

第5圖描繪用於一半導體封裝，之引線框架之一些實 施例以及一間隙部特徵結構之特寫； 第6A圓及第仙圓展示一些實施例中之間隙部特徵結 構與習知頂層特徵結構之間的比較； 第7圖描緣—具有用於一半導體封裝中之多個晶粒之 引線框架的一些實施例； 第8圓描繪塗覆至晶粒及間隙部之焊膏之一些實施 例； ~ 第9圖描繪可用於一半導體封裝中之預先模鎮成形之 封夾件的一些實施例； 第圖描緣可用於一半導體封裝中之導線接合件的 一些實施例； 第11圖及第12圖展示一經囊封之半導體封裝的一些 實施例。 諸圖圖不含有多個晶粒之半導體封裝及用於製造此等 封裝之方法之特定態樣。諸圖與上文描述一起說明並解 釋該等方法之原理及經由此等方法產生之結構。在諸囷 式t，為了清楚起見，誇示層及區域之厚度。亦應理解， 14 201029076 j 當-層、組件或基板被稱為在另—層、組件或基板「上 時’其可直接在該另-層、組件或基板上，或亦可存在 介入層。不同圖式中之相同參考數字表示相同元件且 因此將不重複其描述。 【主要元件符號說明】

10 第一引線框架 12 框架 14 面板 15 暴露表面 16 連桿 18 模鑄成形材料 20模鑄成形之引線框架 25模鎮成形之封裝引線框架/預先模铸成形之封爽 30 引線框架 31 間隙部 32間隙部/折疊間隙部

34 DAP 35 短區段

36 DAP 37 長區段

38 DAP 15 201029076 39 階梯特徵 42 晶粒 44 晶粒 46 晶粒 50 焊膏 100完成之半導體封裝/半導體封裝 105端子 130模鑄成形材料

Claims (1)

1. 201029076 七、申請專利範圍： 1. 一種半導體封裝，其包含： 一第一晶粒之一底表面，其連接至一引線框架之一上表 面； 一第二晶粒之一底表面，其連接至該引線框架之一上表 面；及 一預先模鑄成形之封夾件（clip)，其連接至該第—晶粒之

   -上表面、該第二晶粒之一上表面、且連接至形成於該 引線框架之一上表面上的一間隙部（stand〇ff)。 2.如申請專利範圍第丨項之半導體封裝，其中該引線框 架之該上表面含有複數個間隙部，該預先模鑄成形之封 夾件之底表面連接至該複數個間隙部。 3.如申請專利範圍第2項之半導體封裝，其中該等間隙 部形成於該引線框架之閘極及源極引線柱上。 4·如申請專利範圍第丨項之半導體封裝，其進一步包含 一第三晶粒，其中該第三晶粒之底表面連接至一引線框 架之一上表面。 5-如申請專利範圍第1項之半導體封裝，其中該第三晶 粒藉由導線接合件（wirebonding)連接至該第一晶粒及該 够一曰 jkv 弟·一晶粗。 17 201029076 6.如申請專利範 輪、# Λ* 唄之牛導體封裝，其中該第一晶 、第二晶粒、該第三晶粒或曰 等明粒之—組合藉由 導線接合件連接至㈣線框架。 一步包含 晶粒及該

   如申睛專利範圍第i項之半導體封裝其進 模鎢成形材料，其囊封該第一晶粒該第二 預先模鑄成形之封裝。 心如申請專利範圍第7項之半導體封裝’其中該模铸成 形材料亦囊封該引線框架，但除該引線框架之一側面之 一部分之外。 9. 如申請專利範圍第μ之半導體封裝，其中該間隙部 參可具有一折疊组態、一偏置組態或一階梯組態。 10. —種半導體封裝’其包含： 一第一晶粒之一底表面，其連接至一引線框架之一上表 面； 一第二晶粒之一底表面，其連接至該引線框架之—上表 面；及 —預先模鑄成形之封夾件’其連接至該第一晶粒之一上 表面、該第二晶粒之一上表面、且連接至形成於該引線 框架之一上表面上的複數個間隙部。 201029076 11.如申請專利範圍第10項之半導體封裝，其中該等間 隙部形成於該引線框架之閘極及源極引線柱上。 12·如申請專利範圍第1〇項之半導體封裝其進一步包 含一第三晶粒，其中該第三晶粒之底表面連接至一引線 框架之一上表面D 13. 如申請專利範圍第12項之半導體封裝其中該第三 晶粒藉由導線接合件連接至該第一晶粒及該第二晶粒。 14. 如申請專利範圍第13項之半導體封裝其中該第一 晶粒、該第二晶粒、該第三晶粒或此等晶粒之_組合藉 由導線接合件連接至該引線框架。 參 15. 如申請專利範圍第1〇項之半導體封裝其進一步包 含-模鑄成形材料’其囊封該第一晶粒、該第二晶粒及 該預先模鑄成形之封夾件。 16. 如申請專利範圍第15項之半導體封裝，其中該模鋒 成形材料亦囊封該引線框架，但除該引線框架之一側面 之-部分之外，丨作為該半導體封裝之一端子操作。 17. 如申請專利範圍第15項之半導體封裝，其中該間隙 19 201029076 部可具有一折疊组態、一偏置組態或一階梯組態。 18. —種用於製造半導體封裝之方法，其包含以下步驟： 提供一引線框架，其具有含有一間隙部的一上表面； 將一第一晶粒之一底表面連接至該引線框架之一上表 面； 將一第二晶粒之一底表面連接至該引線框架之一上表 ❹ 面；及 將一預先模鑄成形之封夾件連接至該第一晶粒之一上表 面、該第二晶粒之一上表面、且連接至該間隙部。 19. 如申請專利範圍第18項之方法，其中該引線框架之 該上表面含有複數個間隙部，該預先模鑄成形之封夾件 之底表面連接至該複數個間隙部。 & 20.如申請專利範圍帛18項之方法，丨進一纟包含以下 步驟：將-第三晶粒之一底表面連接至—引線框架之一 上表面0 ’其進一步包含以下 粒連接至該第一晶粒 21_如申請專利範圍第20項之方法 步驟：藉由導線接合件將該第三晶 及該第一晶粒。 22.如申請專利範圍第 18項之方法，其進一步包含以下 20 201029076 :::提供-模鎮成形材料以囊封該第一晶 晶粒、及該預先模鑄成形之封裝。 X第一 23. 如申請專利範圍第a項 Α 項之方法，其中該模鑄成形材 料亦囊封該引線框架，伸降 除該引線框架之一側面 分之外，其作為該半導艚 ° 守镀封裝之一端子操作。 24. 如申請專利範圍第1 8 項之方法，其中該間隙部可具 有一折疊組態、一偏晋細能 、 彿置組態或一階梯組態。

   25. -種用於製造半導體封裝之方法，其包含以下 提供一引線框架，其具有-含有-間隙部的上表面； 將-第-晶粒之-底表面連接至該引線框架之—上表面 以使得該第-晶粒之上表面大體上與該間隙部齊平； 將-第二晶粒之一底表面連接至該引線框架之一上表面 以使得該第二晶粒之上表面大體上與該間隙部齊平； 自一獨立引線框架形成一預先模鑄成形之封失件； 將一預先模鑄成形之封夾件連接至該第—晶粒之一上表 面、該第二晶粒之一上表面、且連接至該間隙部丨及 提供一模鑄成形材料以囊封該第一晶粒、該第二晶粒、 該預先模鑄成形之封夾件及該引線框架，但除該引線框 架之一側面之一部分之外，其作為該半導體封裝之一端 子操作。 21