TW201011904A - Globally reset image sensor pixels - Google Patents

Description

201011904 六、發明說明： 【發明所屬之技術領域】 本發明大致上係關於積體電路，且特別有關於（但非僅 有關於）用於成像之積體電路。 【先前技術】 積體電路已被研發以減少用於實施電路系統之組件的尺 寸。舉例來說，積體電路使用越來越小的設計特徵，其將 減小用於實施該電路系統之面積，使得現在設計特徵遠小 於可見光之波長。隨著影像感應器及為_感應陣列之部分 的個別像素之尺寸日益縮減，4要的係更有效地捕捉照射 該感應陣列之人射光。因此，更有效地捕捉人射光㈣於 維持或改善被尺寸越來料之感料_捕捉之電子影像 之品質。例如，一電子影像品質可藉由減少影像延遲及減 少影像感應器之反應時間而改良。影像延遲係作為一先前 影像曝光後之殘餘物的—像素之―光電二極體區域之電 荷。影像感應器之反應時間可為—影像感應器初始化自身 並捕捉一影像所需的時間量。 【發明内容】 本文所揭^之-成像電路包括—像素陣列，該像素陣列 ^配置以回應於-全域性重設信號而同時重設一像素陣 “ 、成a配置’使得料列可個別被- 歹J選擇線選擇。—重設雷a 又電日日體係藉由將一重設電壓耦接至 二=之一浮動擴散而同時重設該等像素。-傳遞閘電晶 '擇性將该浮動擴散轉接一 砵存區域。一儲存閘電晶 140401.doc 201011904 體選擇性將該儲存區域耦接至一感光區域，使得每一像素 的重設電晶體、傳遞閘電晶體及儲存閘電晶體可回應於該 全域性重設信號而啟動。一相關雙重取樣器可用以使用當 曝光該光電二極體區域於入射光時產生的一重設電壓之一 第一取樣電壓及一像素電壓之一第二取樣電壓而提供一相 關雙重取樣。 【實施方式】 本發明之非限定及非詳盡之實施例參考附圖而描述，除 非特疋指出，其中相似參考數字代表遍及各圖之相似部 分0 本文將描述一種全域性重設影像感測器像素之實施例。 在如下之描述中將提到一些具體細節以徹底理解該等實施 例。然而，相關技術熟練者將瞭解描述於此之該等技術可 在不具有一個或更多個該等具體細節的情況下實施，或使 用其他方法、組件、材料等而實施。在其他情況中，熟知 • 之結構、材料或操作未被詳細顯示或描述以避免混淆某此 態樣。 二 頁穿此說明，對 耳狍例」或「一頁他例」之敘述 4相關於該實施例而描述的一特定特徵、結構或特性被 =:於本發明之至少一個實施例中。因此，在貫穿此說明 的夕個地方出現的語句「在— 隹個實施例中」或「在—實施 」' —定全都涉及同—個實施例。此外’該等待定 ，徵、結構或特性可以任何適去 、田方式組合於一個或更多個 實施例中。使用於此之用語「或 尺J通爷意為涵蓋一包含性 140401.doc 201011904 功能的一種意思，諸如「及/或」。 大致上’積體電路包括多種應用所使用之電路系統。該 等應用使用諸如邏輯裝置、成像器（包括CM〇s及CCD成像 器）及s己憶體（諸如DRAM及基於NOR及基於NAND快閃記憶 體裝置）之廣泛的多種裝置。此等裝置通常使用具有多種 功能（包括切換及放大信號）之電晶體。 電aa體通常係藉由在一矽基板上執行微影製程而形成於 積體電路中。該等製程包括諸如以下之步驟：施加一光阻 層於該基板，利用光（包括深紫外光波長）將該光阻層曝光 ❿ 成圖案，藉由钱刻而消除光阻劑之被曝光部分（或未被 曝光部分），並藉由（例如）沈積或植入額外材料來調整被曝 光結構，以形成電子組件（包括電晶體）之多種結構。 術語「基板」包括使用基於矽、矽—鍺、鍺、砷化鎵及 其類似物而形成之基板。術語基板亦可指稱先前之已於該 基板上執行以形成基板中之區域及/或接面的製程步驟。 術》吾基板亦可包括多種技術，諸如摻雜及未摻雜半導體， 石夕蟲aa層及其他形成於該基板上之半導體結構。 ❹ 化學機械平坦化（CMp)可經執行以呈現適於形成額外之 結構之經調整基板的表面。該等額外結構可藉由執行額外 處理步驟（諸如以上介紹之製程）而增添於該基板。 圖1繪示-取樣影像感應器⑽之一方塊圖。影像感應旨 · 100包括像素陣列110、時序及控制組塊120、列解碼器 及行解碼器及讀出組塊14〇。在該實例中，像素陣列11〇包 括複數個配置於許多預設行及列中的像素。像素之每一列 140401.doc 201011904 可被列解碼器13 〇選擇。每一行可被行解碼器及讀出組塊 140選擇或讀取。據此，可使用列解碼器130及行解碼器及 讀出組塊140二者來選擇個別像素，以處理一所需像素。 時序及控制組塊120經典型地配置以控制列解碼器13〇及行 解碼器及讀出組塊14〇二者。 圖2繪示具有被實施於一像素陣列中之一障壁植入的一 取樣「一個共用」之像素結構。結構2〇〇包括一基板 φ 2〇2(其中形成Ρ井結構204及2〇6)。光電二極體區域210被 植入及/或擴散於基板202中。光電二極體區域21〇可為形 成於s亥基板202上之氫化非晶矽。ν型區域212、214及216 形成於Ρ井204中。一針紮層222可被形成於區域210之上， 有助於在讀出時間内限制區域21〇中之光電子，區域212可 為一掺雜Ρ型或一輕摻雜Ν型。 絕緣結構220係被形成於ρ井結構2〇6之上。絕緣結構22〇 可使用諸如淺溝渠隔離（STI)或矽局部氧化（L〇c〇s)之製程 φ 而形成。使用一 STI製程的一絕緣結構220可藉由蝕刻ρ井 結構206内一空間並沈積一介電材料（諸如二氧化矽）於該空 間内而形成。該沈積介電材料可使用CMp而平坦化。 儲存閘電晶體具有在區域21〇與212之間（及之上）一區 域中的一閘224。儲存閘（SG)電晶體係由信號SG控制（參考 圖6更全面淪述）。當被捕捉電荷傳遞至儲存閘時，該锗存 閘電晶體控制自光電二極體區域21〇至儲存閘224之電子 Μ。§傳遞閘被導通時，該儲存閘電晶體亦控制自浮勤擴 散214至儲存間224之電子流。主要電荷儲存區域係儲存閘 140401.doc 201011904 224 « 障壁植入208係被形成於基板202中之儲存閘224之 下。該障壁植入可使用一Ρ型植入而形成。障壁植入208有 助於藉由助益於避免流經儲存閘224(當閘224啟動時）下方 形成之通道之電荷回流至區域2〗〇内而減少影像延遲。 例如’光電二極體230係提供於儲存閘224之上，以助益 於界定一孔徑之一邊緣（光子232穿過其而被捕捉光電二 極體23 0亦助益於避免光子232於整合之後不利地影響儲存 之像素電子電荷（像素之操作經參考圖6更全面地加以論 述）。光電二極體23 0結構可藉由沈積一金屬層或矽化物於 儲存閘224之間而形成。 一傳遞閘電晶體係藉由形成閘226於區域212與214之間 及之上之一區域中而使用區域212及區域214形成。傳遞閘 (TG)電晶體係由信號TG控制（參考圖6更全面論述）。當被 捕捉之電荷正被傳遞用於讀出時，該傳遞閘電晶體控制自 儲存閘224至浮動擴散區域214之電子流。若儲存閘及傳遞 閘同時被導通時’則該傳遞閘電晶體亦控制自浮動擴散區 域214至光電二極體210之電子流。 一全域性重設電晶體係藉由形成全域性重設閘228於區 域216與214之間及之上之一區域中而使用區域216及區域 214加以形成。全域性重設（GR)電晶體被信號GR控制（參考 圖6更全面地加以論述）。當像素正被（全域性）重設時，該 全域性重設電晶體控制自重設電壓（VRST)區域2 16至浮動 擴散（FD)區域214之電子流。若儲存閘224及傳遞閘亦導通 140401.doc 201011904 時，該全域性重設電晶體亦可用以實施FD之一列重設作為 列内像素讀出之部分。 圖3繪示具有被實施於一像素陣列中之一障壁閘電晶體 的一取樣「一個共用」之像素結構◎結構3〇〇包括一基板 3 02 ’其中形成p井結構3〇4及3〇6。光電二極體區域31〇被 植入及/或擴散於基板302中。N型區域312、314及316係被 形成於P井304中。一針紮層322可被形成於區域310之上， 此有助於在讀出時間内限制區域3 1 0中之光電子。 譬 絕緣結構320係被形成於P井結構306之上。絕緣結構320 可使用諸如淺溝渠隔離（STI)或矽局部氧化（LOCOS)之製程 而形成。使用一 STI製程的一絕緣結構320可藉由蝕刻P井 結構306内一空間並沈積一介電材料（諸如二氧化矽）於該空 間内而形成。該沈積介電材料可使用CMP而平坦化。 一障壁閘電晶體係藉由形成電晶體閘334於區域31〇與 318之間及之上之一區域中而使用區域31〇及318形成。該 ❹ 障壁閘（BG)電晶體係由信號BG控制（參考圖6而更全面地論 述）°該障壁閘電晶體控制自光電二極體區域31〇至區域 3 1 8之電子流。該障壁電晶體係藉由連同儲存閘電晶體（隨 後加以論述）操作俾益於避免流經儲存閘324(當閘324啟動 時）下方形成之通道之電荷回流至區域31〇内而減少影像延 遲。 一儲存間電晶體係藉由形成電晶體閘324於區域318及 312之間及之上之一區域中而使用區域318及312形成。儲 存問（SG)電晶體被信號sg控制（參考圖6更全面論述)。該 140401.doc 201011904 儲存閘電晶體控制自光電二極體區域318至區域312之電子 流。 例如，光電二極體330係提供於儲存閘324及障壁閘334 之上，以助益於界定一孔徑之一邊緣（光子332穿過其而捕 捉）。光電二極體330亦助益於避免光子332於整合之後不 利地影響儲存之像素電子電荷（像素之操作經參考圖6更全 面地加以論述）。

一傳遞閘電晶體係藉由形成閘3 2 6於區域3 12與314之間 及之上之一區域中而使用區域3 12及區域3 14形成。傳遞開 (TG)電晶體係由信號TG控制（參考圖6更全面論述）。當被 捕捉之電荷正被傳遞用於稍後的測量時，該傳遞閘電晶體 控制自（儲存）區域3 12至（浮動擴散）區域3丨4之電子流。當 像素正被（全域性）重設時，該傳遞閘電晶體控制自浮動擴 散區域314至區域312之電子流。

一全域性重設電晶體係藉由形成全域性重設閘328於區 域316與3 14之間及之上之一區域中而使用區域316及區域 314形成。全域性重設（GR)電晶體被信號GR控制（參考圖6 更全面地加以論述）。當像素正被（全域性）重設時，該全域 性重設電晶體控制自重設電壓（VRST)區域316至浮動擴散 (FD)區域314之電子流。 圖4繪示一取樣像素陣列4〇〇之一方塊圖。為簡化之故， 像素陣列400係繪示成具有四像素配置於二行及列中。名 實踐中’像素陣列通常具有數百萬個像素。像素陣列4〇 包括像素X00、X〇1、X1〇及X11，其等之每一者可相㈣ 140401.doc -10· 201011904 參考圖3所描述之一像素。 在刼作中，每-像素(像素值)之電荷係藉由量測存在於 每像素之浮動擴散（FD)節點上的信號而讀出。（以下參 考圖&述每—像素之包括-全域性重設的設定）。為了個 _ Μ地讀取每—像素’確立用於該等像素每—列之—列選擇 線（諸如RS0或RS1),該列選擇線啟動在被選擇列中的像 素（在該實例中，每一列選擇線係在不同於其他列 鲁 選擇線時確立）。 、田傳遞閘（TG)電晶體被確立時，來自儲存閘的電荷被傳 遞至浮動擴散節點。如圖4所示，用於每一像素之傳遞閉 未被啟動，除非包含像素之列的列選擇線亦被確立。因此 僅一被選擇列内之像素被讀出。 子動擴散節點係純至經配置作為—源極隨麵器（例如 $曰曰體SF〇〇、SF〇1、SF1〇ASF⑴之一電晶體$。如所緣 不之實例所不，每一源極隨耗器電晶體係麵接至一各自浮 籲 擴散以放大浮動擴散之電壓。該源極隨麵H電晶體之源 極係輕接至Vdd。（例如，耦接至源極隨叙器之VDD僅當讀 像素值時可被轉換）。該源極隨耦器之汲極係耦接至一 線選擇電晶體（例如，電晶體LS〇〇、ls〇i、l⑽及LS⑴， 其藉由列選擇線而啟動，使得以一所選列進行像素讀 乂下參考圖5之論述，每一行之像素值可使用相關 雙重取樣（例如，信號FD0及FD1)而量測。 圖5係繪示一取樣相關雙重取樣器之一結構圖。取樣器 500係適於一像素陣列之像素值的相關雙重取樣。在一實 140401.doc 201011904 施例中’提供-個取樣器用於像素陣列之每—行。原則 上’取樣器500藉由量測—完全充電像素、量測一曝光像 素值及產生-不同於以上二量測之值而操作。 例如，—像素陣列内之全部像素可處於—跟隨—全域性 重設之完全充電狀態。可藉由選擇包含像素（以上參考圖4 之描述）之歹j及破立SHR(取樣保持重設）線以啟動電晶體 520’使得電荷可储存於電容器522中，而取樣一完全經充 電⑼如重設)之像素。可藉由選擇包含像素之一列、傳遞 來自像素之-感光部分以成為浮動擴散節點、確立纖(取 樣保持取樣）線以啟動電晶體51〇，使得電荷可儲存於電容 器512中，而取樣一被曝光像素之值。確立sAMpLE信號 提供二量測至比較器之輸入端以產生一信號，用於儲存於 電容1§512與522之間之電荷的差異（信號1)(：8)。信號]〇以 因此而係取樣之像素值之一相關雙重取樣。 圖6係繪示一取樣全域性重設像素陣列之操作的一時脈 圖。時脈圖600繪示（例如）諸如圖3及圖4繪示之像素之操作 及諸如圖5繪示之一相關雙重取樣器之操作。時間丁〇時 刻’ k號GR(全域性重設）、TG(傳遞閘）、SG(源閘）、 B G(障壁閘）係被域立。在某些實施例中，全部列選擇線於 一全域性重設時間被同時確立，以同時重設全部像素。在 某些實施例中’ SG電晶體及TG電晶體係回應於GR信號而 啟動。 參考圖3，電晶體閘334、324、32ό及328同時被全部啟 動。與之對應地，信號VRST(重設電壓）自節點316跨越形成 140401.doc •12· 201011904 於閘328以下之N通道傳播，以使得將區域314(浮動擴散） 充電而具有vRST電壓（小於閘328之臨限電壓”抑或當光電 二極體完全空乏時將區域314充電而具有'in。因閘32卜 324及334正被啟動’將區域31〇(像素光電二極體之一感光 . 區域）預充電而具有Vrst電磨（小於中間閘之臨限電壓）。一 旦光電二極體係一完全空乏之針紮光電二極體，只要v… < vRST - vthresh。丨d，則該光電二極體被重設為相應 地’像素陣列内之像素可根據本發明之全域性重設而同時 — 加以重設。 再-人參考圖6 ’吾人描述一例示性時脈圖。應瞭解，存 在其他可能之時脈圖。在圖6中，該像素陣列中之每一像 素於時間凡時經歷一整合週期。在該整合週期中像素光 電-極體之感光部（區域31〇)被曝光於入射光322,此導致 電子電洞對（電荷）將被創造並累積。該整合週期結束於時 間丁2，其中障壁閘及储存閑係被啟動。障壁間及取樣間之 籲啟動容許累積之電荷自光電二極體被傳遞至储存閘。知圖 所示’該障壁閘於儲存閘停用之前被停用以助益於避免累 積電荷自儲存閘至該光電二極體之回流（該傳遞閑未在此 時被停用’此避免電荷流至浮動擴散區域且大體上保持其 預充電電位）。當错存閉導通時傳遞至健存閉之電荷彼儲 存於其中。 在I時刻，一列選擇線被確立以準備將被量測之一像素 陣列之列内的全部像素。經由使用作為一實例之“，確 立列選擇線RS0準備將被量測之像素χ〇〇及χ〇ι。此時像素 140401.doc -13- 201011904 X00及X01之浮動擴勒 £域係各自被呈現至源極隨耦器電 曰曰體SF00及SF01。因線選擇電晶體副〇及^〇1被列選擇 線RS0啟動故源極隨搞器電晶體8刪及㈣ι(分別）驅動 線 FD0及 FD1 〇 在丁4時刻，里測浮動擴散電壓（被源極隨耦器緩衝）。使 用作為實例之圖5 ’信號FDX傳送緩衝浮動擴散電壓（諸 如圖4中一源極隨耦器產生之信號fd〇及pm)。當信號 用脈衝輸送時，信—Dx(傳送預充電值）取樣並保持於電 容器522中。 在丁5時刻’傳遞閘導通，容許電荷自儲存閘至浮動擴散 之傳遞。儲存閘主動斷開以助益於迫使電荷離開該儲存 閘因BG斷開，儲存閘中之電荷被強迫傳遞至浮動擴 散。使用作為實例之圖3及圖4，圖3之信號TG因列選擇線 RS〇啟動（例如，如圖4中像素X00之AND閘繪示）而得以啟 動。因此來自整合（曝光值）之經累積之電荷被傳遞至該浮 動擴散。 在Te時刻，量測浮動擴散電壓（被源極隨耦器緩衝）。使 用作為一實例之圖5，信號FDX傳送圖4中一源極隨耦器之 緩衝電壓。當信號SHS用脈衝輸送時，信號FdX(傳送曝光 值）係被取樣並保持於電容器5丨2中。相關雙重取樣可藉由 啟動信號SAMPLE(諸如圖5中）而實現，以使得以決定取樣 值（一被選擇列内之像素）之間之差異。相關雙重取樣縮減 相關於像素陣列中每一像素間之製程變動的固定圖案雜 訊。在T6時間末，列選擇線RS0被停用。因此，以此方 140401.doc 201011904 式，電荷可以一列接著一列之方式讀出。 圖7係-像素陣列之-取樣「二者共用」像素的一結構 圖為了最大化感光性，二鄰近像素可共用用於讀出一像 素之電β曰體（因此縮減全部像素之無感光組件的電晶體數 里）例如，共用像素電路700包括共用共同讀出電路之二 光電二極體（PD0及PD1)。像素PD0藉由具有耦接至信號 SG0(儲存閘0)、BG〇及TG〇(傳遞閘〇)之閘而個別控制。像 素 藉由具有麵接至#號BG1、SG1(儲存閘1)及TG1 (傳 遞閘1)之閘而個別控制。作為參考前述解釋之瞭解，像素 PD0及像素PD1二者（雖在不同時間）均可藉由於不同時間確 立傳遞閘信號而經由源極隨耦器χ71〇讀取。然而，施加一 全域性重設（GR)信號至電晶體Χ7〇〇，並同時啟動儲存資料 及傳遞閘信號使得全部共用像素（及全部陣列像素）同時全 域性重設。 圖8係一像素陣列之一取樣「四者共用」像素的一结構 圖。仍為了進一步最大化感光性，四鄰近像素可共用用於 讀出一像素之電晶體（因此進一步縮減全部像素之無感光 組件的電晶體數值）。例如，共用像素電路800包括共用共 同讀出電路之四光電二極體（PD〇〇、PD〇l、叩1〇及 PD11)。每一像素可被各自儲存閘信號（SG00、SG01、 SG10及SG11)控制。信號SG〇〇&SG〇1於讀出期間之分離時 間啟動以將電荷傳遞至由TG0X控制之電晶體源極。信號 SG10及SG11於讀出期間之分離時間啟動以將電荷傳遞至 由TG1X控制之電晶體源極。信號TG0X及TG1X於讀出期 140401.doc 15 201011904 間之分離時間啟動以將電荷傳遞至源極隨耦器Χ81〇，使得 共用像素之每一像素可個別讀出。四者共用像素可藉由施 加一全域性重設（GR)信號至電晶體χ8〇〇，並同時啟動儲存 資料及傳遞閘信號而同時重設。 圖9繪示一取樣系統，其包括具有一全域性重設之一影 像感應器。系統900大致上包括諸如邏輯裝置、cmos成像 器及記憶體（包括DRAM及NOR及/或NAND快閃記憶體）之 數位及/或類比電路。 系統900之組件典型地包括使用一匯流排92〇而與多種裝 置通信的一處理器91 0。因該減少之閘電容容許電晶體更 快地切換，處理器91 0之電晶體（具有一減少之閘接觸區域） 可更快地操作。在邏輯電路中，更小電晶體之更大密度可 用以提供額外之邏輯功能於用於增加處理能力之_給定基 板區域。 多種裝置可包括成像器930、長期記憶體940、快速記憶 體950及I/O裝置960。成像器93 0可包括基於CCD或基於 CMOS之光電電晶體。該等光電電晶體可典型地按照以上 之描述而高密度封裝’以容許更高解析度成像。 長期記憶體940典型地包括諸如磁性媒體、pR〇M、快閃 記憶體裝置、光碟及其類似物的非揮發性記憶體。長期記 憶體裝置典型地係非揮發性的（例如，當正常斷開時不丟 失負§fl ) ’但具有較於以上描述之快速記憶體95 〇記憶體存 取器更慢之記憶體。 快速記憶體950典型地係基於SRAM或DRAM技術。 14040I.doc 201011904 SRAM或DRAM技術之記憶單元之電晶體典型地係揮發性 記憶體裝置（例如，當一揮發性記憶體裝置之電力移除 時’其等丟失儲存記憶體資訊）’但較於以上描述之長期 記憶體記憶體裝置更小、更快。 I/O裝置960係典型地被用以容許系統900與其他系統及/ 或感應器之間之通信。I/O裝置96〇可為回應於多種網路之

一高速串列介面。I/O裝置960典型地發送並接收處於網路 上之至及來自網路及系統之資訊。 本發明之上述實施例，包含發明摘要所描述之内容不具 有排他性或將本發明限制為被揭示之精確形式。雖然本發 明之具體實施例及實例為說明性之目的而被描述於此但 相關技術熟練者將理解本發明範圍中的多種修改係可行 的。 、鑑於如上之詳細描述，可對本發明做出這些修改。使用 於如下請求項中的術語不應被解釋為將本發明限制為揭示 :此說：書中的具體實施例。相反，本發明之範圍完全由 ，下之凊求項界定’其根據請求項解釋之既定原則而被理 【圖式簡單說明】 圖1綠示一取樣影像感應器之—方塊圖。 圖場示具有實施於—像素陣列中之—障壁植入的一取 樣—個共用」像素結構。 纷示具有實施於一像素陣列中之-障壁閘電晶體的 樣一個共用」像素結構。 1404〇1.如。 •17· 201011904 圖4緣示一取樣像素陣列之—方塊圖。 圖5係繪示一取樣相關雙重取樣器之—結構圖。 圖6係繪示一取樣全域性重設像素陣列之操作的一時脈 圖。 圖7係-像素陣列之_取樣「二者共用」像素的一結構 圖。 圖8係一像素陣列之一取樣「四者共用」像素的一結構 圖。 圖9繪示一取樣系統’其包括具有一全域性重設之一影 210 、 310 212、214、216、312、314、316 214 220 ' 320 像感應器。 【主要元件符號說明】 100 110 ' 400 120 130 140 200、300、700、800 202 ' 302 204 ' 206 ' 304 ' 306 208 取樣影像感應器 像素陣列 時序及控制組塊 列解碼器 行解碼器及讀出組塊 像素結構 基板 p井結構 障壁植入 光電二極體區域 N型區域 浮動擴散 絕緣結構 140401.doc -18· 201011904 222 、 322 針紮層 224 、 324 儲存閘 230 、 330 光電二極體 232 、 332 光子 328 全域性重設閘 334 障壁閘 512 ' 522 電容器 520 電晶體 • 600 時脈圖 900 系統 910 處理器 920 匯流排 930 成像器 940 長期記憶體 950 快速記憶體 φ 960 I/O裝置 140401.doc •19-

Claims (1)

1. 201011904 七、申請專利範圍： 1· 一種影像感應器，其包括： 一像素陣列，其係使用一基板而形成，其中該陣列中 之該等像素之每一像素包括·· 一感光區域，其形成於該基板上； . —儲存閘電晶體，其耦接至該感光區域； 一傳遞閘電晶體，其耦接至該儲存閘； • "'浮動擴散區域，其耦接至該傳遞閘電晶體； —放大器’其耦接至該浮動擴散區域，以放大該浮 動擴散區域之一電麼；及 —全域性重設電晶體，其係耦接至該浮動擴散區 域’其中該全域性重設電晶體包括經耦接以接收一全 域性重設信號而重設該像素之一閘。 2.如凊求項1之影像感應器，其中該感光區域包括一二極 體，其藉由一 N型基板中之一 p井而形成。 • 3.如明求項1之影像感應器，其中該儲存閘電晶體、该傳 遞閘電晶體經耦接以回應於該全域性信號而啟動。 月求項1之影像感應器，進一步包括一障壁閘電晶 體，其耦接於該儲存電晶體與該感光區域之間。 月求項1之影像感應器，進一步包括該儲存電晶體之 一閘之下之一 P+障壁植入。 6·如凊求項1之影像感應器，其中該等像素中一列之一像 素之該傳遞閘電晶體經耦接以回應於該列像 42. V 夕1| 選 擇線之〜確立而啟動。 140401.doc 201011904 7·如請求項1之影像感應器，其中該像素陣列中之鄰近像 素對係二者共用。 8·如請求項1之影像感應器，其中該像素陣列中之鄰近像 素對係四者共用。 9·如請求項〗之影像感應器，進一步包括一光電遮蔽結 構其置於該儲存閘電晶體之一閘之上，以遮蔽該儲存 問電晶體之閘極使其免受於入射光。 10.如明求項9之影像感應器，其中該光電遮蔽結構包括— 導電材料。 11_ -種方法，其包括： · 回應於一全域性重設信號而同時重設一像素陣列中之 像素其中该等像素係藉由以下步驟而同時重設： 啟動一重設電晶體，以將一重設電壓耦接至該像素 之一浮動擴散區域； 啟動一傳遞閘電晶體，以將該浮動擴散區域耦接至 一儲存區域；及 '啟動一儲存閘電晶體，以將該儲存區域耦接至一感 _ 光區域其中β亥等像素之每一像素之該重設電晶體、 该傳遞閘電晶體及該儲存問電晶體係同時啟動； 產生相關雙重取樣以將該光電二極體區域曝光於入 射光，以產生一整合電壓； 取樣該浮動擴散區域之一第一電壓； 啟動。亥儲存閘電晶體，以將該感光區域柄接至該儲存 區域； 140401.doc 2- 201011904 啟動該傳遞閘電晶體’以將該儲存區域耦接至該浮動 擴散區域； 取樣該浮動擴散區域之一第二電壓；及 使用該第一及第二取樣電壓而提供該相關雙重取樣。 12. 如請求項丨丨之方法，其中該等像素係成列配置，其中該 等列係個別由一列選擇線選擇。 13. 如請求項丨丨之方法，其中將該第一及第二取樣電壓提供 至一比較器，以產生該相關雙重取樣。 14. 一種電子裝置，其包括： 像素陣列，其回應於一全域性重設信號而同時配置 以重設該像素陣列内不同列之像素，其中該等像素列係 個別由一列選擇線選擇用於讀出；丨中每一像素包括： 一重設電晶體，用於回應於該全域性重設信號，藉 由將-重設電壓輕接至該像素之一浮動擴散而重設該 像素； 一傳遞閘電晶體，用於將該浮動擴散純至一儲存 區域；及 -儲存閘電晶體，用於將該儲存區域耦接至一感光 區域，其中該等像素之每-像素之該重設電晶體、該 傳遞閘電晶體及該儲存閘電晶體回應於該全域性重設 信號而同時啟動。 15·如請求項14之電子裝置，進-步包括-相關雙重取樣 器’用以使用在將該光電二極體區域曝光於人射光時產 生之-重設㈣之-第—取樣電壓及_像素電壓之一第 140401.doc 201011904 二取樣電壓來提供一相關雙重取樣。 16.如請求項14之電子裝置， 性重設信號而經進一步配 不同行中之像素。 其中該像素陣列回應於一全域 置’以同時重設該像素陣列内 17. 如請求項14之電子裝置，逸一牛6 屯丁衣1進步包括該儲存閘電晶體之 一閘之下之一 P+障壁植入。 18. 如請求項Μ之電子裝置，進—步包括—障壁閘電晶體， 其耦接於該儲存閘電晶體與該感光區域之間。 19. 如請求項18之電子裝置，其中該障壁電晶體、該傳遞閘 電晶鱧及該儲存閘電晶體回應於該全域性重設信號而同 時啟動。 20. 如請求項19之電子裝置，進一步包括一光電遮蔽結構， 其形成於該儲存閘之上。 21. 如請求項14之電子裝置，其中該重設電晶體經進一步配 置以回應於包括該像素之該列之一列選擇線之確立，而 重設該像素之浮動擴散。 140401.doc