TW201011818A - Method of fabricating a semiconductor device - Google Patents

Description

201011818 六1、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體元件的製造方法。 【先前技術】 . 於先進的積體電路製造的技術節點（technology node) ' 中’係使用高介電係數(high k)介電材料及金屬形成金屬 氧化半導體場效應電晶體（metal-oxide-semiconductor Φ field-effect transistor; MOSFET)的金屬閘極堆疊（metal gate stack)。於一形成金屬閘極堆疊的方法中，係利用微 影製程圖案化金屬閘極。於閘極金屬層上形成圖案化光 阻層後，對閘極金屬層進行蝕刻步驟，接著以氧氣灰化 法（氧氣電漿）移除圖案畫光阻層。然而，氧氣電漿的移除 會造成金屬層的氧化及起始氧化層（initial oxide)的再成 長（re-growth)。再者，於閘極蝕刻步驟後的移除高分子及 處理多晶矽/金屬/high k層侧壁的步驟也會造成金屬 ® 閘極的氧化、氧滲透至high k介電材料層及起始氧化層 再成長的問題。 【發明内容】 本發明提供一種形成半導體元件的方法，包括：於 一基底上形成一第一材料層；於該第一材料層上形成一 圖案化光阻層，利用該圖案化光阻層作為一罩幕，對該 第一材料層施行一蝕刻步驟；以及提供一含氮電漿至該 基底以移除該圖案化光阻層。 〇503-々34丨4 广WP!ihc丨liang 201011818 的方提體元件的金屬開極堆疊 -圖案化光阻層，該導電材料層上形成 曰的開，對该導電層及金屬層施行一姓刻步驟 除位於該圖案化弁阳思&„ ^ 移 蘭極開口内的金屬層’形成-金屬 J層。^ 含氮電漿至該基絲移除該圖案化光 發^還提供冑形成半導體元件的金屬間極堆疊〇 、、、括：於-基底上形成一高介電係數(highk)介 電材料層；於該基底上形成—金屬層；於該金屬層上形 成一多晶㈣；於該多晶㈣上形成—圖案化光阻層广 利用該圖案化光阻層作為—罩幕，對該基底施行一钱刻 步驟以移除該多晶矽層及金屬閘極層；以及提供一含氮 電漿至該基底以移除該圖案化光阻層。

【實施方式】 有關各實施例之製造和使用方式係如以下所詳述。 然而，值得注意的是，本發明所提供之各種可應用的發 明概念係依具體内文的各種變化據以實施，且在此所討 論的具體實施例僅是用來顯示具體使用和製造本發明的 方法，而不用以限制本發明的範圍。以下係透過各種圖 不及例式說明本發明較佳實施例的製造過程。在本發明 各種不同之各種實施例和圖示中，相同的符號代表相同 或類似的元件。此外，當一層材料層是位於另一材料層 乂 / u…X:…，， 201011818 或基板之上時，其可以是直接位於其表面上或另外插入 有其他中介層。 第1圖為根據本發明概念之實施例的方法1〇〇流程 圖’形成具有金屬閘極堆疊的半導體結構。第2圖至第5 圖為一實施例之具有金屬閘極堆疊的半導體結構15〇的 '製程剖面圖。形成半導體元件的方法100係參照第J圖 至第5圖作說明。 方法100起始於步驟102，提供半導體基底16〇。半 籲導體基底16〇包括石夕。基底16〇也可包括鍺（germanium)、 矽鍺（silicon germanium)，或其他合適的半導體材料，例 如鑽石（diamond)、碳化石夕（siiiC0I1 carbide; SiC)或；ε申化鎵 (gallium arsenic; GaAs)。基底160可更包括額外的元件及 /或材料層，例如形成於基底内的各種隔離結構。 方法100進行至步驟104,於基底160上形成第一材 料層162’且於第一材料層上形成第二材料層164。於一 I 實施例中，第一材料層162包括第一金屬層。於一實施 例中’第一金屬層的厚度約為50埃（angstrom)。第二材 料層包括第二金屬層。第二金屬層的厚度可約為10〇埃 (angstrom)。 方法100進行至步驟106,於基底上形成圖案化光阻 層166。舉例而言，圖案化光阻層係設置於第二材料層 上。圖案化光阻層係利用微影技術（photolithography process)予以形成。微影步驟可包括光阻層塗佈、軟烤（s〇ft baking)、遮罩對準、曝光、曝光後供烤（p〇st-exposure baking)、顯影（developing photoresist)及硬烤（hard baking) 〇5rn-A?-n4iTwp/hhchiang , 201011818 步驟。也可以例如無光罩微影（maskless photolithography)、電子束刻寫（electron_beam writing)、 離子束刻寫（ion-beam writing)及分子轉印（molecular imprint)的其他適合的方法進行或取代微影曝光步驟。 方法100進行至步驟108,利用圖案化光阻層作為蝕 刻罩幕，對第二材料層進行第一蝕刻步驟。蝕刻步驟可 為被設計成能夠有效移除位於圖案化光阻層之開口内所 露出的第二材料層的乾蝕刻或濕蝕刻。 方法100進行至步驟110，提供含氮電漿 (nitrogen-containing plasma)至基底以移除圖案化光阻 層。不使用氧氣灰化（oxygen ashing)的方法，而是使用含 氮電漿移除圖案化光阻層能避免第一及第二材料層的氧 化作用。含氮電漿包括氮，且更可包括氫或氬。於一實 施例中，係將氮氣（nitrogen gas; N2)通入反應腔室内以產 生氮電漿而移除圖案化光阻層。氮氣的氣體流率高至約 1000 seem。可供給氮氣至溫度介於〇°c至約300°C的反應 腔室内。於一實施例中，在利用含氮電漿移除光阻的過 程中，基底的溫度維持在0°C至約300°C。於其他實施例 中，係額外通入氫氣（hydrogen gas; H2)至反應腔室内以產 生氮電漿而移除圖案化光阻層。氫氣的氣體流率介於〇 seem至約1000 seem。可供給氫氣至溫度介於〇°C至約 300°C的反應腔室内。氮氣及氫氣的氣體比例係適當的調 整以有效的移除圖案化光阻層。於其他實施例中，係額 外通入氬氣（argon gas; Ar))至反應腔室内以產生氮電漿 而移除圖案化光阻層。氬氣的氣體流率介於〇至約1 〇〇〇 201011818 seem。可供給氬氣至溫度介於〇°c至約300°C的反應腔室 内。氮氣及氬氣的氣體比例係適當的調整以有效的移除 圖案化光阻層。於其他實施例中，係通入氮、氫、及氬 至反應腔室内以移除圖案化光阻層。於一例子中，氮氣/ 氩氣/氬（N2/H2/Ar)的氣流率（gas flow ratio)約為 100:50:0。於其他例子中，氮氣/氫氣/氬(N2/H2/Ar)的氣流 率約為100:0:50。於其他例子中，氮氣/氫氣/氬(N2/H2/Ar) 的氣流率約為100:20:30。於其他例子中，氮氣/氫氣/氬 • (N2/H2/Ar)的氣流率約為20:30:50。各種氣體及基底的溫 度可維持在介於0°C至約300°C。 方法100進行至步驟112，以第二材料作為蝕刻罩 幕，對第一材料層進行第二蝕刻步驟。第二蝕刻步驟可 為被設計成能有效移除位於第二材料層之開口内所露出 的第一材料層的乾蝕刻或濕蝕刻。 於一實施例中，第一及第二材料層各自包括一擇自 於 TiN、MoN、TaC、TiAIN、TaN、A1 及 W 的金屬材料。 * 上述方法可用以圖案化場效應電晶體（field-effect transistor; FET)的金屬閘極，例如金屬氧化半導體電晶 體 metal-oxide-semiconductor FET; MOSFET)的金屬閘 極。於其他實施例中，當分開調變η型MOSFET的第一 金屬閘極元件（η金屬（n metal))及ρ型MOSFET的第二金 屬閘極元件（P金屬（P metal))，以得到適合的功函數且因 此最佳化元件效能時，係利用上述方法圖案化NMOS的 η金屬以及PMOS的ρ金屬。於一實施例中’第一材料層 係ρ金屬。於另一實施例中，第一材料層係金屬材料且 050?-A?J 14 ： ^U^^iiciiiant; 201011818 第二材料層係多晶碎。又於另一實施例中，第一材料層 係金屬材料且第二材料層係例如氮化矽的硬罩幕材料 層。 第6圖為根據本發明概念之另一實施例的方法180 的流程圖，形成具有金屬閘極堆疊的半導體結構。第7 圖至第9圖為另一實施例之具有金屬閘極堆疊的半導體 結構200的製程剖面圖。形成半導體元件的方法180係 參照第6圖至第9圖作說明。 方法180起始於步驟182,提供半導體基底210。半 # 導體基底210包括矽。基底210也可包括鍺（germanium)、 石夕錯（silicon germanium)，或其他合適的半導體材料。於 其他實施例中，基底210可利用其他半導體材料，例如 鑽石（diamond)、碳化石夕（silicon carbide; SiC)、珅化鎵 (gallium arsenic; GaAs)、鱗石申化鎵（gallium arsenic phosphorous; GaAsP、神化銘銦(aluminum indium arsenic; AlInAs)、石申化銘鎵（aluminum gallium arsenic; AlGaAs)、 構化鎵銦（gallium indium phosphorus; GalnP)或其他上述 ® 材料合適的組合。 方法180進行至步驟184,於半導體基底210上形成 多個金屬閘極堆疊材料層（metal-gate-stack material layers)。於一實施例中’於半導體基底210上形成high k 介電材料層214。於high k介電材料層214上形成蓋層 (capping layer)216。於蓋層216上形成金屬閘極層（金屬 層）218。於金屬層218上額外的形成多晶矽層22〇。可 於半導體基底210及high k介電材料層214之間插入界 201011818 面層（interfacial layer; IL) 212。 high k 電材料層214係利用合適的方法形成，例如 原子層沉積法（atomic layer deposition; ALD)。其他用以 形成high k介電材料層的方法包括金屬有機化學氣相沉 積法（metal organic chemical vapor deposition; MOCVD)、物理氣相沉積法(phySicai vapor deposition; PVD)、紫外線-臭氧氧化法(uv_Ozone Oxidation)及分子 束蠢晶法（molecular beam epitaxy; MBE)。於其他實施例 中，highk介電材料層包括二氧化铪(Hf〇2)。highk介電 材料層也可包括金屬氮化物（metal nitride)、金屬夺酸鹽 (metal silicates)或其他金屬氧化物。 金屬閘極層218係利用PVD或其他合適的方法形 成。金屬閘極層包括氮化鈦(titanium nitride)。於其他實 施例中’金屬閘極層可包括氮化隹（tantalum nitride)、氮 化鉬（molybdenum nitride)、氮化鎢（tungsten nitride)、鎢、 礙化组（tantalum carbide)、碳氣化组（tantalum carbide nitride)或氮化鈦銘（Titanium aluminum nitride)。 蓋層216係插在high k介電材料層及金屬閘極層之 間。蓋層216包括氧化鑭（lanthanum oxide; LaO)。蓋層也 可包括其他適合的材料。 界面層212,例如薄氧化矽層，係於形成highk介電 材料層之前形成於矽基底210上。可利用ALD或熱氧化 法形成薄氧化石夕層。 方法180進行至步驟186，於多層金屬閘極堆疊層 (multiple metal-gate-stack layers)上形成圖案化光阻層 〇srn-A^ MlTW^hhchiani： 201011818 222。圖案化光阻層222係用作罩幕以形成金屬閘極。於 此特定的例子中，圖案化罩幕222形成於多晶矽層220 上，如第7圖所示。圖案化光阻層係利用微影步驟形成。 微影步驟可包括光阻層塗佈、軟烤（soft baking)、遮罩對 準、曝光、曝光後烘烤（post-exposure baking)、顯影 (developing photoresist)及硬烤（hard baking)步驟。也可以 例如無光罩微影（maskless photolithography)、電子束刻寫 (electron-beam writing)、離子束刻寫（i〇n_beam writing) 及分子轉印（molecular imprint)的其他適合的方法進行或 取代微影曝光步驟。 方法180進行至步驟188,利用圖案化光阻層222定 義各個閘極區及各個露出要被移除的閘極堆疊材料層的 開口，進行蝕刻步驟以圖案化一或更多個閘極材料層。 蝕刻步驟將位於圖案化罩幕之開口内的多晶矽層移除。 於一實施例中，第一蝕刻步驟利用乾蝕刻法。於一實施 例中，乾蝕刻步驟利用含氟電漿移除多晶矽。舉例而言， 蚀刻氣體包括CF4。蝕刻氣體也可包括ci2、HBr或其組 合0 於其他實施例中，蝕刻步驟亦圖案化金屬閘極層 218。於第8圖所示的實施例中，所述的蝕刻步驟圖案化 金屬閘極層218、蓋層216及high k介電材料層214。用 以移除金屬閘極層的蝕刻步驟可能需要多個步驟，包括 以專屬的蝕刻步驟以個別移除每個材料層的各種蝕刻步 於一實施例中，係利用第二蝕刻步驟移除金屬閘極 201011818 層。舉例而言’第二蝕 例中，乾钱刻步驟利用含氟刻步驟。於一實施 而言，钱刻氣體包括CF4。第^除金屬開極層。舉例 碳伽―⑽。用氟 於其他實施例中，係 #•體包括阳。 介電材料層214。第三糾二n驟移除略k 料層。Ur二Τί境以有效移…介電材 内的high让介電材料:移除位於圖案化罩幕之開口 包括乾蝕刻。第一㈣。於一實施例中，第三蝕刻步驟 wu. X第一蝕刻步驟的乾蝕刻可利用含氟電漿移 除high k介電材料層。第二 ^ & ^ 乐一蝕刻步驟可利用至少包括氟、 、氣體的蝕刻化學移除介電材料層。 雷將：^考第9圖’方法18G進行至步驟19G，提供含氮 基底以移除圖案化光阻層。含氮電漿包括氮，且 f外的氫或氬，或氫/氬兩者。於—實施例中， 廢、。氮乳至反應腔室以產生氮電漿以移除圖案化光阻 ::氮氣的氣流率（gasflowrate)高至約1〇〇〇sccm。可供 ，鼠氣至溫度介於約〇°C至約30(TC的反應腔室内。或者 2，在利用含氮電漿移除光阻的過程中，基底的溫度係 外持，』丨於0 C至約3〇〇。(3。於其他實施例中，係通入額 的氫氣至反應腔室内以產生含氮電漿以移除圖案化光 玲氫氧的氣流率介於〇 seem至約1〇〇〇 sccm。可提 供虱氣至溫度介於〇°C至約30(TC的反應腔室内。適當的 調敕氣$ 斤 I鼠氧及氫氣的氣體比例以有效移除圖案化光阻層。 於其他實施例中，係通入額外的氬氣至反應腔室内以產 〇5(!3-A54,41TWnihchiang „ 201011818 生含氮電漿以移除圖案化光阻層。氬氣的氣流率介於〇 seem至約1000 seem。可提供氬氣至溫度介於約〇°〇至約 300°C的反應腔室内。適當的調整氮氣、氬氣的氣體比例 以有效移除圖案化光阻層。於其他實施例中，係通入氮、 鼠及氮至反應腔室内以移除圖案化光阻層。於一例子 中，N2/H2/Ar氣流比率約為100:50:0。於一例子中， N2/H2/Ar氣流比率約為100:0:50。於其他例子中， N2/H2/Ar氣流比率約為1〇〇:20:30。於其他實施例中， N2/H2/Ar氣流比率約為20:30:50。各種氣體及基底的溫度 可維持在介於0°C至約3〇〇°C。利用含氮電漿取代氧氣灰 化法（oxygen ashing)以移除圖案化光阻可避免對第一及 第二材料層的氧化作用。 雖然未顯示出，本發明實施例亦可包含其他步驟以 形成多個摻雜區域’例如源極及汲極區，或形成例如多 重内連線（multilayer interconnection; MLI)的元件。於一 實施例中’係利用清潔步驟移除位於基底上及/或金屬 閘極堆疊的侧壁上的咼分子殘餘物（polymeric residue)或 其他殘餘物。清潔#刻步驟係設計以有效移除高分子殘 餘物或其他污染物。 於一貫施例中’輕摻雜〉及極（Hghtly doped drain; LDD) &係於閘極堆疊形成之後形成。閘極間隙壁（gate Spacer) 可形成於金屬閘極堆疊的側壁上。接著，源極及汲極區 實質上對準於間隙壁的外側邊緣形成。閘極間隙壁可具 有多層結構，且可包含氧化矽、氮化矽、氮氧化矽或其 他介電材料。具有η型摻雜質或p型摻雜質的摻雜源極 201011818 及汲極區域及LDD區係利用例如離子植入的一般摻雜方 式形成。用以形成相關的摻雜區域的N型摻雜質可包括 磷、砷及/或其他材料。P型摻雜質可包括硼、銦及/或 其他材料。 接著形成多重内連線。多重内連線包括垂直的内連 線，例如一般的介層窗（via)或接觸窗（contact)，並包括水 平的内連線’例如金屬線(metal lines)。可使用包括銅、 鎢及金屬矽化物（silicide)的各種導電材料形成各個内連 線元件。於一實施例中，係利用鑲喪法（damascene)形成 銅相關的多重内連線結構。於其他實施例中，係利用鎢 於接觸洞内形成鎢插塞（plug)。 半導體結構可更包含額外的隔離元件以將每個元件 互相隔離。隔離元件可包括不同的結構，並可利用不同 的製造技術予以形成。舉例而言，隔離元件可包括淺溝 槽隔離（shallow trench isolation; STI)元件。STI 的形成步 驟可包括於基底内蝕刻出溝槽，以及以例如氧化矽、氮 化矽或氮氧化矽的絕緣材料填充溝槽。所填充的溝槽可 具有多層結構，例如具有熱氧化襯層並以氮化矽填充溝 槽。於一實施例中，STI結構可利用一連續的步驟形成， 例如：成長墊氧化物（pad oxide)、以低壓化學氣相沉積法 (LPCVD)形成氮化層、利用光阻及罩幕圖案化STI開口、 於基底内蝕刻出溝槽、選擇性的成長熱氧化溝槽襯墊層 (thermal oxide trench liner)以增進溝槽界面（trench interface)特性、以CVD氧化物填充溝槽、利用化學機械 研磨法（chemical mechanical planarization; CMP)回蚀 (!Mb-A，4 Μ 1 了\\下/丨·!丨!.- 201011818 刻、及利用氮化物剝離法（nitride stripping)法留下STI結 構。 半導體結構150或200僅為可利用方法100或180 中的各種概念的元件中的其中一個例子。所述半導體結 構及其製造方法可應用於其他具有high k及金屬閘極元 件的半導體元件，例如應變半導體基底（strained semiconductor substrate)、異半導體元件 (hetero-semiconductor device)、或無應力絕緣結構 (stress-free isolation structure) ° 本發明並非限於包括MOS電晶體的半導體結構的應 用，而更可延伸至其他具有金屬閘極堆疊的積體電路。 舉例而言，半導體結構150可包括動態隨機存取記憶體 (dynamic random access memory; DRAM)單元、單電子 電晶體（single electron transistor; SET)、及 / 或其他微電 子元件（microelectronic device)(於此統稱 為微電子元 件）。於其他實施例中，半導體結構150包括鰭式場效 電晶體（FinFET transistor)。當然，本發明的概念亦可應 用於可取得的其他類型的電晶體，包括單閘極電晶體 (single-gate transistor)、雙閘極電晶體（double-gate transistor)及其他多閘極電晶體（multiple-gate transistor)，且可使用於不同的應用中，包括感測單元 (sensor cell)、記憶體單元（memory cell)、邏輯單元（logic cell)及其他的應用。 雖然本發明的實施例揭露如上，然其並非用以限定 本發明，任何熟悉此項技藝者，在不脫離本發明之精神 201011818 和範圍内，當可做些許更動與潤飾。於一實施例中，蓋 層可為氧化鑭或氧化鋁。於其他實施例中，半導體結構 150的第二材料層可包括鋁或鎢。於一實施例中，係利用 本發明的方法形成η型金屬氧化半導體場效電晶體 (n-type metal-oxide-semiconductor field-effect-transistor; NMOSFET) 〇於其他實施例中，係於先形成閘極的步驟 (gate-first process)中利用本發明的方法形成金屬閘極堆 疊，其中係以上述方法形成金屬閘極堆疊，且其保留於 • 最終的結構中。於其他實施例中，係於混成步驟（hybrid process)中利用本發明的方法形成金屬閘極堆疊，其中係 以上述方法形成第一型金屬閘極堆疊（例如NOMOS金 屬閘極堆疊），且其保留於最終的結構中。所形成的第 二型金屬閘極堆疊（例如POMOS金屬閘極堆疊）係視為 虛置閘極結構（dummy gate structure)，因此能進行源/没 極離子摻雜步驟及退火步驟。接著，移除部份的虛置閘 極結構，並以適合的材料再填充（refill)虛置閘極溝槽 (dummy gate trench)。舉例而言，將PMOS區域内的多晶 矽層及金屬層移除後，以p金屬再填充並更以例如銅的 另一金屬填充以形成PMOS金屬閘極堆疊。於其他實施 例中，係於後形成閘極的步驟（gate-last process)中利用本 發明的方法形成金屬閘極堆疊，其中係於形成源極及汲 極元件之前或之後，以本發明的方法形成虛置金屬閘極 堆疊，而NMOS及PMOS全體或個別的虛置金屬閘極堆 疊會被最終的金屬層材料所取代。 於其他實施例中，半導體基底可包括磊晶層。舉例 0503-A34 :4 WF/hhchiang ! 5 201011818 而吕’基底可具有覆蓋塊半導體（bulk semiconductor)的遙 晶層。再者，可對基底施予應力以增強性能。舉例而言， 蠢晶層可包括相異於塊半導體的半導體材料，例如，以 鍺化硬（silicon germanium)覆蓋塊碎（bulk silicon)，或者 是’矽層覆蓋以包含選擇性磊晶成長（SEG)的步驟所形成 的塊鍺化石夕（bulk silicon germanium)。再者，基底可包括 例如埋藏介電層的絕緣層上覆半導體 (semiconductor-on-insulator; SOI)結構。或者是，基底可 包括例如埋藏氧化層（buried oxide; BOX)的埋藏介電 ❹ 層’其可藉由被稱為埋藏氧化層氧植入隔離（separation by implantation of oxygen; SIMOX)的方法、晶圓接合法 (wafer bonding)、選擇性遙晶成長法（selective epitaxial growth; SEG)或其他合適的方法所形成。 因此，本發明提供一種形成半導體元件的方法。方 法包括於一基底上形成一第一材料層；於該第一材料層 上形成一圖案化光阻層；利用該圖案化光阻層作為一 罩幕，對該第一材料層施行一蝕刻步驟；以及提供一含 ❹ 氮電漿至該基底以移除該圖案化光阻層。 於此方法中，該提供含氮電漿包括通入氮氣。該提 供含氮電漿可更包括通入氫氣。該提供含氮電漿可更包 括通入氬氣。於一實施例中，該第一材料層包括金屬。 方法可更包括形成一第二材料層於該第一材料層及基底 之間。該第二材料層可包括不同的金屬材料。於其他實 施例中，該第一材料層及第二材料層包括一擇自由 MoN、TaC、TiN、TiAIN、TaN、A1及多晶矽所構成之 ί(: 201011818 =装，材料。該提供含氮電漿至基底的步驟可包括提供 於約〇°C及3〇〇°C之間的溫度。該施行姓刻 金屬閘：。圖案化該第一材料層以形成一場效電晶體的 本發明也提供一種形成半導體元件的金屬閘極堆 一：：法的另一實施例。方法包括於一基底上形成一第 2 於該第—金屬層上形成—導電材料層；於該

材料層上形成一圖案化光阻I’該圖案化光阻層定 一^出該導電材料層的，，·對該導電層及金屬層施行 :蝕刻步驟’以移除位於該圖案化光阻層的開口内的金 屬層，形成-金屬祕；以及提供—含 以移除該圖案化光阻層。 騷 於此方法中，該提供含氮電漿包括通人氮氣。該通 =氮氣的步驟可包括供給流率高至約1〇〇〇 _的氮 =該提供含氮電漿的步驟可更包括通人氫氣。該通入 Μ的步驟可包括供給流率高至約麵咖 提供含氮電㈣步射更包括通Μ氣。朗;^氣; ^可包括供給流率高至約觸⑽的氬氣。該提供該 各氮電㈣步驟可包括提供該含氮電漿至該金屬間極， 以於該金屬閘極的側壁上形成—保護層。上述方法可更 包括當提供該含氮電料’使該基底維持在介於約㈣ 至約30〇。〇的溫度。該導電層可包括一第二金屬層或多 本發明還提供-種形成半導體元件的金屬間極堆叠 的方法的另一實施例。方法包括於一基底上形成一高介 050^-A.w! 4! TW-^hhchiaiu* ,— - ； 201011818 電係數(high k)介電材料層；於該基底上形成一金屬層； 於該金屬層上形成一多晶矽層；於該多晶矽層上形成一 圖案化光阻層；利用該圖案化光阻層作為一罩幕，對該 基底施行一蝕刻步驟以移除該多晶矽層及金屬閘極層； 以及提供一含氮電漿至該基底以移除該圖案化光阻層。 所述方法可更包括於該high k介電材料層及基底之 間形成一蓋層。該蓋層可包括氧化鑭。該金屬層包括氮 化鈦。於其他實施例中，該金屬層可包括一擇自由氮化 组（tantalum nitride; TaN)、碳化钽（tantalum carbide; TaC)、氮化钥（molybdenum nitride; MoN)及氮化鶴 (tungsten nitride; WN)所構成之群組的導電材料。該金屬 閘極堆疊可為一場效電晶體的金屬閘極結構。該提供含 氮電漿的步驟可包括通入氮氣。該提供含氮電漿的步驟 可包括通入一擇自包含氫氣、氬氣及其組合之群組的額 外氣體。該提供含氮電漿的步驟可包括於約〇。〇至約 3〇0°C的溫度通入一含氮氣體。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟悉此項技藝者，在不脫離本發明 之精神和範圍内，當可做些許更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 0503-^ ~V'r niiciiiam: 201011818 【圖式簡單說明】 以^上古圖二艮據本發明概念之實施例的方法流程圖， 以形成具有金相極堆疊的半導體結構。 半導㈣狀具有金相極堆疊的 程圖第：：本= 另鱼屬閘極堆疊的半導體結構。 圖至第9圖為另—實施例之具有金屬閘極推暴 的半導體結構的製程剖面圖。 隹疊

【主要元件符號說明】 150〜半導體結構； 162〜第一材料層； 166〜圖案化光阻層； 210〜半導體基底； 214〜high k介電材料層 216〜蓋層； 220〜多晶矽層； 160〜半導體基底； 164〜第二材料層； 200〜半導體結構； 212〜界面層； 218〜金屬閘極層； 222〜圖案化光阻層。 (?5〇；>-A>4 M ITWF/hhchiani:

Claims (1)

1. 201011818 七、申請專利範圍·· 1. 一種形成半導體元件的方法，包括·· 於一基底上形成一第一材料層； 於該第-材料層上形成—圖案化光阻層丨 利用該圖案化光阻層作為—罩幕，對該 施行一蝕刻步驟；以及 材科層 提供如:含氮電漿至該基底以移除該圖案 。 方法里中二專利範圍第1項所述之形成半導體元件的 其中該如供含氮電漿包括通入氮氣。 方法，範圍第2項所述之形成半導體元件的 其中一個中奸供含氮電漿更包括通人氫氣及氬氣中的 方法4 · 第H圍第1項所述之形成半導體元件的 甲該第一材料層包括金屬。 方二1項所述之形成半導體元件的 之間。 化成―第二材料層於該第-材料層及基底 方法第專，圍第5項所述之形成半導體元件的 “中該第二材料層包括金屬。 卞叼 7·如申請專利範 方法’其中該第-材料層包括一7自之由:成半導雜元件的 TiA取、了aN、_ ,曰 擇自由 MoN、加、TiN、 麵構叙群_材料。 方法，龙中申圍第1項所述之形成半導體元件的 /、τ该提供含氮電漿5其庇 丨卞曰Ί 底於介於約代及鳩。=步驟包括提供該基 201011818 方法利範圍第1項所述之形成半導體元件的 :二::：Γ 刻步驟包括圖案化該第-材料層以 形成一％效電晶體的金屬閘極。 括· 10· -種形成半導體元件的金屬閘極堆疊的方法，包 於一基底上形成—第一金屬層； 於該第-金屬層上形成一導電材料層； 光阻材料層上形成—圖案化光阻層，該圖案化 先阻層疋義露出該導電材料層的開口； 該圖===:施行，步驟，以移除位於 以及 W層的開π内的金屬層，形成—金屬閘極； =供一含氮電漿至該基底以移除該圖案化光阻層。 氮氣。 方去，其中該提供含氮電漿包括通入 的金朗帛11項料之形料導體元件 法，其中該提供含氮電*的步驟更 b括通11氣及氬氣中的其中一個。 的二如極申堆請/的=圍第：:述，半導趙元件 中-個包括心其中該通入氮氣及氬氣中的其 氣。 口机率-至約1000 scem的一個氫氣及氬 的二如極圍Λ導體元件 去其中該如供該含氮電漿的步驟 〇5〇?-A34M!TWPhhehianL 201011818 包括提供該含氮電漿至該金屬閘極，以於該金屬閘極的 侧壁上形成一保護層。 15. 如申請專利範圍第1〇項所述之形成半導體元件 的金屬閘極堆疊的方法，更包括當提供該含氮電襞時， 使該基底維持在介於約〇〇C至約300°C的溫度。 16. —種形成半導體元件的金屬閘極堆疊的方法，包 括： 於一基底上形成一高介電係數(highk)介電材料層； 於該基底上形成一金屬層； 於該金屬層上形成一多晶矽層； 於該多晶矽層上形成一圖案化光阻層； 利用該圖案化光阻層作為一罩幕’對該基底施行一 蝕刻步驟以移除該多晶矽層及金屬閘極層；以及 提供一含氮電漿至該基底以移除該圖案化光阻層。 17. 如申請專利範圍第16項所述之形成半導體元件 的金屬閘極堆疊的方法，更包括於該high k介電材料層 及基底之間形成一蓋層。 18. 如申請專利範圍第16項所述之形成半導體元件 的金屬閘極堆疊的方法，其中該蓋層包括氧化鑭。 19. 如申請專利範圍第16項所述之形成半導體元件 的金屬閘極堆疊的方法，其中該金屬層包括一擇自由氮 化鈦（titanium nitride; TiN)、氮化组（tantalum nitride; TaN)、碳化钽（tantalum carbide; TaC)、氮化猶 (molybdenum nitride; MoN)及氮化鑛（tungsten nitride; WN)所構成之群組的材料。 201011818 20.如申請專利範圍第16項所述之形成半導體元件 的金屬閘極堆疊的方法，其中該金屬閘極堆疊係一場效 電晶體的金屬閘極結構。 ❹

   0503-A34 141TWF/hhchiani: