TW201001036A - Thin film transistor array substrate and liquid crystal display - Google Patents

Description

201001036 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種液晶顯示裝置及其畫素陣列基 板，且特別是有關於一種可防止閃爍的液晶顯示裝置與晝 素陣列基板。 【先前技術】 第1圖繪示依照一般薄膜電晶體液晶顯示裝置的電 路示意圖。請參照第1圖，一般液晶顯示裝置位於同一列 上的次畫素8卩1〇/\、3卩1〇日、8卩1〇〇..之薄膜電晶體丁卩丁1〇八、 TFT10B、TFT10C...皆由同一條掃瞒線（scan line)S10 進行 驅動，通常一個主晝素係由三個次晝素所組成，例如一可 顯示任意所需顏色的主畫素通常由紅、綠及藍色三個次晝 素組成。當掃瞄線S10提供足夠的開啟電壓時，連接至掃 猫線S10的薄膜電晶體TFTi〇a、TFTi〇b、TFTi〇c…就會 被打開，以使各條資料線D10所搭載的資料（電壓位準）能 〆 - I 夠寫入次晝素S P 10A " SP 10B N SP 10C...。當上述寫入動作 完成後’薄膜電晶體TFTi〇a、TFTi〇b、TFTi〇c…就會被關 閉，並藉由液晶電容Clc與畫素儲存電容CST等保持各次 晝素 SP10A、SP10B、SP10C···内畫素電極（pixel electrode) 的電壓位準。 然而，當薄膜電晶體TFT10A、TFT_、TFT10C…被 關閉時，各次畫素SPlOA、SPlOB、SPioc…内之晝素電極 的電壓位準（level)很容易受到其他周圍電壓改變的影響而 6 201001036 變動，此電壓變動量稱為饋通電壓（Feed-through voltage)，以下以VFD表示之。饋通電壓可表示為： Vfd=[Cgd/(Clc+Cst+Cgd)]xAVg (1) 其中，方程式（1)内的CLC為液晶電容，CST為晝素儲 存電容，cGD為薄膜電晶體之閘極與汲極間之電容，avg 則為掃瞄線在開啟與關閉薄膜電晶體時的電壓差。在液晶 顯示裝置之作動原理中，主要就是藉由施加於液晶分子的 電場大小來改變液晶分子的旋轉角度，進而表現出各種灰 階變化。由於施加於液晶分子的電場大小是由各次晝素的 畫素電極與共同電極（common electrode)的電壓差所決 定，因此當次晝素之畫素電極的電壓位準受饋通電壓VFD 影響而改變時，就會使此次晝素顯示灰階時與其預定顯示 值產生一偏離，因此產生閃爍（flicker)並且影響液晶顯示 裝置的顯示效果。所幸，由於各次晝素之VFD彼此間相差 極微，故此一缺點通常可經由輸入顯示信號時對各次晝素 的驅動電壓位準進行一整體性的補償來得到解決。 、 一般來說，組成一液晶顯示面板的一對晝素陣列基板 及對向基板之間會設置多數個間隔物（spacer)以維持間 距，而間隔物通常僅設置在每個晝素區其中一個次晝素區 的畫素儲存電容上方、並且通常以感光性樹脂 (photosensitive resin)經微景多製程（photo lithography)开多 成於對向基板的表面，故其又稱為感光間隔物（photo spacer, PS) ° 請參照第2圖，其繪示為傳統薄膜電晶體液晶顯示裝 7 201001036 置之畫素陣列的俯視圖。由次晝素SP2〇A、SP2〇B、SP2〇c 等構成的晝素陣列中，设計有穿過各次晝素的共同配線 (common line)C20 ’其作用係經寫人—共通電壓（c〇_〇n voltage)或一所需位準電壓且與各次畫素之畫素電極電性 連接之電容電極耦合為晝素儲存電容Cst。近年來，由於 打動通訊迅速發展，使得小尺寸（sma丨丨_sjze)LCD產品的需 求文到重視，使用者的需求並使小尺寸[CD產品逐漸朝 向尚階析度發展。因而各次晝素需配合此一趨勢縮小其晝 1 素尺寸，然而感光間隔物仍須保持一定寬度或直徑以上的 尺寸以確保其支撐及維持基板間距的功能。然而，此將造 成用以支撐感光間隔物以及遮蓋感光間隔物周邊液晶紊 亂排列所造成的暗紋(diSC|jnation)的電容電極e2〇c亦需保 持一定尺寸’此一定尺寸通常將大於此種高解析度小尺寸 LCD產品中共同配線C2〇的寬度，因此次晝素的sp20C 的共同配線C20與電容電極的寬度必須適當地擴大以供 ， 間隔物配置其上。然而，為了統一各次晝素儲存電容值 "’ Cst大小以保持饋通電壓Vfd_a；sVfd_b*vfd_c之關係，可進 一步藉由驅動電壓的補償來避免發生閃爍（flicker) ’即使 在沒有間隔物設置的其餘兩次晝素中日2从與E20B的面積 也品要被對應地擴大。如此一來，在次晝素SP20A、SP2〇b 與SP2〇c中雖可獲得CsT a=Cst B=CsT c之結果以保持饋通 電壓Vfd^Vfd-b^A/fd-c之關係，卻會犧牲掉其餘次晝素的 開口率（aperture ratio)，降低整體顯示亮度，影響顯示品 質以及產品性能甚鉅。 8 201001036 ' 【發明内容】 本發明係有關於一種防止液晶顯示裝置閃爍的晝素 陣列基板、液晶顯示裝置以及方法，在最大化開口率的前 提下，將各個次化晝素區的饋通電壓調整為一致，避免閃 爍的問題。 根據本發明之發明目的提出一種晝素陣列基板包括 基板、複數條掃瞄線、複數條資料線、圖案化導電層、複 數個電容電極以及複數個電晶體。複數條掃瞄線以及複數 ， 條資料線係相互垂直交錯地形成於基板上，以定義出複數 個次畫素區，複數個次晝素區包括第一次晝素區、第二次 晝素區與第三次晝素區。圖案化導電層形成於基板上，圖 案化導電層包括第一導電部、第二導電部以及第三導電部 係分別位於第一次晝素區、第二次畫素區以及第三次畫素 區。複數個電容電極包括第一電容電極、第二電容電極以 及第三電容電極係分別設置於第一導電部、第二導電部及 第三導電部之上，電容電極與導電部耦合為複數個畫素儲 存電容，第三電容電極上方並設置有間隔物，其中第三電 v 容電極的形狀係不同於第一電容電極與第二電容電極的 形狀，且第三電容電極在圖案化導電層延伸方向上之最大 寬度係大於第一電容電極與第二電容電極在圖案化導電 層延伸方向上之最大寬度。 根據本發明之發明目的再提出一種液晶顯示裝置包 括晝素陣列基板、間隔物、對向基板以及液晶層。晝素陣 列基板包括基板、複數條掃瞄線、複數條資料線、複數個 導電層、複數個電容電極以及複數個電晶體。複數條掃瞄 9 201001036 線以及複數條資料線係相互垂直交錯地形成於基板上，以 定義出複數個次晝素區，複數個次晝素區包括第一次晝素 區、第二次晝素區與第三次畫素區。圖案化導電層形成於 基板上，圖案化導電層包括第一導電部、第二導電部以及 第三導電部係分別位於第一次晝素區、第二次畫素區以及 第三次畫素區。複數個電容電極包括第一電容電極、第二 電容電極以及第三電容電極係分別設置於第一導電部、第 二導電部及第三導電部之上，電容電極與導電部耦合為複 數個晝素儲存電容，其中第三電容電極的形狀係不同於第 一電容電極與第二電容電極的形狀，且第三電容電極在圖 案化導電層延伸方向上之最大寬度係大於第一電容電極 與第二電容電極在圖案化導電層延伸方向上之最大寬 度。間隔物係設置於第三次畫素區之電容電極上，對向基 板係設置於複數個間隔物上，液晶層係填充於對向基板與 晝素陣列基板之間。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 本發明係有關於一種晝素陣列基板以及液晶顯示裝 置，在最大化開口率的前提下，將各個次畫素區的饋通電 壓調整為一致，避免閃爍的問題。在下文中將配合圖示舉 出幾組較佳實施例作為說明，然熟悉此技藝者當可明瞭， 此些實施例僅為本發明之發明精神下的幾種實施方式，並 201001036 不會對本發明之欲保護範圍進行限縮。 第一實施例 請參照第3圖，其繪示依照本發明之第一實施例之一 種液晶顯示裝置的側視圖。本實施例之液晶顯示裝置 100，包括畫素陣列基板40、對向基板20、間隔物10及 液晶層30。間隔物10設置於對向基板20之面對畫素陣 列基板40之一表面，並且接觸畫素陣列基板40，使得畫 f 素陣列基板40與對向基板20之間相隔一固定間距，液晶 層30得以填充而分佈於對向基板20與晝素陣列基板40 之間，間隔物10較佳地可為一感光性樹脂並經微影製程 所形成。 第4圖繪示依照本發明之第一實施例之晝素陣列基 板40的俯視圖。請參照第4圖，複數條掃瞄線（scan lines)D40以及複數條資料線（data lines)S40係相互垂直 交錯地形成於玻璃基板41上，以定義出數個次晝素區 SP40A、SP40B、SP40C、…，複數個次晝素區至少包括第 I 一次畫素區SP40A、第二次晝素區SP40B與第三次晝素區 SP4〇c。一般來說，三個次晝素組成一個主晝素。液晶顯 示裝置100的彩色畫面係以三原色：紅、藍及綠來組成， 故每一個次晝素配合對向基板上的紅、藍或綠色的彩色濾 光層用以表現其中一種原色，加上各次畫素的灰階皆可獨 立地改變，使得一個主晝素可以表現多種色彩，在本實施 例中SP40A、SP40B、SP40C係分別地表現紅、綠或藍等原 色。 複數個電晶體（Thin film Transistor，TFT)T4〇a、 11 201001036 T40B、T40C、...係對應地形成於複數個次晝素區SP40A、 SP40B、SP40C、…中。數個電晶體包括第一電晶體丁4〇八、 第二電晶體Τ40Β以及第三電晶體T40C，係對應地形成於第 一次畫素區SP40A、第二次晝素區SP40B以及第三次畫素 區SP40C。請參照第3圖，每個電晶體都具有類似的結構： 以第一電晶體T40A為例，通道層54a與閘極絕緣層52覆 蓋於閘極50a上，汲極60a係相互絕緣地形成於通道層 54a上，並位於閘極50a之上。 請同時參照第3圖及第4圖，圖案化導電層42係形 成於玻璃基板41上，作為一共同配線用，圖案化導電層 42至少包括第一導電部42a、第二導電部42b以及第三導 電部42c係分別位於第一次晝素區SP40A、第二次畫素區 SP40B以及第三次晝素區SP40C，較佳的是如第4圖所示， 第三導電部42c的形狀不同於第一導電部42a以及第二導 電部42b的形狀，且第三導電部42c在圖案化導電層42 的延伸方向上之最大寬度丫3係大於位於第一導電部42a 與第二導電部42b在圖案化導電層42延伸方向上之最大 1, 寬度Y1。 請同時參照第3圖及第4圖，複數個電容電極至少包 括第一電容電極44a、第二電容電極44b以及第三電容電 極44c係分別位於第一導電部42a、第二導電部42b以及 第三導電部42c之上方，電容電極44a、44b、44c與導 電部42a、42b、42c係間隔著閘極絕緣層52而耦合為複 數個晝素儲存電容CsT-A、CsT-B、CsT-C。較佳的是，如第 4圖所示，第三電容電極44c在共同配線42延伸方向上 之最大寬度丫4係大於第一電容電極44a與第二電容電極 12 201001036 44b在圖案化導電層42延伸方向上之最大寬度丫2。就電 容電極的外型看來，各電容電極在垂直於共同配線42的 延伸方向上的最大長度則都相同，但是第三電容電極44c 寬度與長度的比例比較大，如此一來，在第三電容電極44c 的一部份上方提供了一個足夠空間的平坦表面，可以支撐 間隔物10。 值得注意的是，圖案化導電層42與間隔物1 0皆為 不透光的金屬材質，為了提高晝素陣列基板40的開口率， P 因此在設計上只有用以置放間隔物之第三次畫素區（藍 ' 色）SP40C内之電容電極與導電部的對應於間隔物10之部 分面積增大至足以適當地支撐間隔物10並且遮蔽暗紋即 可，其餘各次晝素區内的電容電極與導電部的面積則維持 不變並且彼此相同，由於人眼對藍色較不敏感，因此藍色 次晝素開口率較其他色為低對顯示效果的影響可減至最 低。請參照第5圖，其繪示依照本發明之一較佳實施例之 晝素陣列基板40的側視圖。第三電容電極44c與第三導 電部42c之耦合面積AST_C係大於第二電容電極44b與第 (J 二導電部42b之耦合面積AST_B，且第三電容電極44c與 第三導電部42c之耦合面積AST_C亦大於第一電容電極 44a與第一導電部42a之耦合面積Ast_a。由於電容值與 耦合面積成正比，在其他條件不變的情況下第三次晝素區 之儲存電容CST_c大於第一次晝素區之儲存電CST_A，且第 三次畫素區之儲存電容大於第二次晝素區之儲存電容 CsT-B。也就是說，在次晝素區SP40A、SP40B、SP40C内的 各個晝素儲存電容Cst具有Cst-a<Cst-c以及Cst-b<Cst-c 的關係。 13 201001036 .. 稱合』=是„電極44b與第二導電部42b之 、AsT_B4於第一電容電極44a與第一導雷 ，合面積W如此一來，第一次畫素區之導上= 等於第二-会春± 伟電容 區之錯C區之儲存電容’且二者皆小於第三次畫素 個蚩夸：各，在次晝素區SP40A、SP4〇b、SP4〇c内的各 、啫存龟谷CsT具有CsT-A = CsT-B<Cst-C的關係。 绩通電壓（Feed-through voltage, VFD)可表示為： vfd~[Cgd/(clc+cst+cgd)]xAVg (1) 存雷ί中，方程式（1)内的CL C為液晶電容，C訂為晝素儲 Μ岌:，CGD為薄膜電晶體之閘極與汲極間之電容，AVg 、二掃皓線在開啟與關閉薄膜電晶體時的電壓差。 就一般液晶顯示裝置而言，Cgd<<Clc+Cst，故在 二^均保持-定的條件下且通常，從方程式⑴看來，當 旦素區SP樣及SP4QG内的晝素儲存電容CsT已經具有 A TA CST_G的關柄’若藉由調整汲極與閘極的輕合面積 =及ag= ’可調整電晶體之汲極與閉極之電容Cgd使 墨的關係’可以讓二個次晝素區的饋通電 及sp二F:A:VFD'C的關係。同理，當次晝素區sp-SP40C内的晝素儲存電容c已 關係時，可藉由調整AGD B及A二、有CST-B<CST-c的 與間極之電容CGD使產生r〇G c來調整電晶體之汲極 二個4金ΛΛΜ 馮Cgd-b<Cgd七的關係，可以讓 係。如人:來太眚通電壓相同而具有的關 方式來二匕t 乃是利用調整沒極之電容C-的 為，整的饋通電壓—致的目的，相較於傳統上 整各二人直素CST為—致而須使另兩個未設置間隔物的 201001036 次畫素也要增加電容電極與共用配線之耦合面積直到與 設置間隔物10的次晝素cST —致而會犧牲掉整體開口率 的方式，本實施例之液晶顯示裝置不僅可以維持低閃爍的 功能，還同時具有較大的開口率，可以提升顯示畫面的亮 度與品質。 進一步地說’要讓電晶體T40A與T40C之没極與閘極 之電容Cgd具有Cgd-a<Cgd-c的關係可以有兩種作法，其 中一種作法是在第三次晝素區SP40C之儲存電容CST_c需 較CST-A大為Μ倍時，將第三次晝素區之汲極與閘極之電 容Cgd-c等比例地調整使其增大為Cgd-a的Μ倍、Cgd-a 則保持不調整，使得第三次畫素區之饋通電壓VFD-C維持 不變，此時第一次晝素區之汲極與閘極之間的電容CGd-a 係小於第三次畫素區之汲極與閘極之間的電容CGD_c。另 外一種作法是在第三次晝素區SP4〇c之儲存電容CST_c需 較CST_A大為Μ倍時，將第一次晝素區之汲極與閘極之電 容Cgd-a等比例地調整使其減少為Cgd-c的1 /Μ倍、Cgd-c 1 則保持不調整，藉此降低第一次畫素區之饋通電壓VFD_A 使其與第三次晝素區之饋通電壓VFD_C相同。不論如何， 二種作法最終都可以讓第一次畫素區之汲極與閘極之間 的電容CGD_A小於第三次晝素區之汲極與閘極之間的電容 Cgd-c容，並使Vfd-asVfd-c。同樣地，也可以藉由相同的 方式讓電晶體之沒極與閘極之電容Cgd具有Cgd-b<Cgd-c 的關係，並使Vfd-b^Vfd-c。 詳細地說，調整次畫素區之電晶體中汲極與閘極之電 15 201001036 ' 容cGD的方式與調整畫素儲存電容Cst的方式及趨勢是相 同的。電晶體 T40A、T40B、T40C、...中閘極 5〇a、5〇b、5〇c、… 與汲極60a、60b、60c、…重疊所產生之電容Cgd，其大 小與没極與閘極之麵合面積Agd a、Agd B、A·、.成正 比。為了讓次晝素區SP4〇A、SF>4〇B、SP40C汲極與閘極之 電容CGD具有Cgd b<Cgd c或者是Cgd a<Cgd c的關係， 第二電晶體之汲極與閘極之耦合面積AGDC係調整為大於 , 第二電晶體之汲極與閘極之耦合面積AGD_B，如第3圖及 第5圖所示，且第三電晶體之沒極與閘極之輕合面積Agd c 係大於第一電晶體之汲極與閘極之耦合面積Agd_a。 較佳的是’當在次晝素區SP40A、SP40B、SP40C内的 各個晝素儲存電容CST具有Cst_a=Cst-b<Cst_c的關係時， 本實施例次晝素區SP4〇A、SP4〇B、SP4〇cr的各個汲極與 閘極之電谷CGD也對應地具有Cgd-a=Cgd_b<cGD-C的關 係’此時，第二電晶體之汲極與閘極之耦合面積八郎^係 大約等於第一電晶體之汲極與閘極之耦合面積agd_a，且 kj '一者白小於弟二電晶體之汲·極與閘極之麵合面積A(5D-C， 如弟5圖所示。 更進一步地說，本實施例之對向基板2〇更包括紅色 濾光層（R)22a、綠色濾光層（G)22b以及藍色濾光層 (B)22c ’當對向基板2〇與晝素陣列基板40對組時，紅色 慮光層2 2 a、綠色滤光層2 2 b以及藍色濾'光層2 2 c係分別 對應於第一次畫素區SP4〇a、第二次晝素區SP40B以及第 三次晝素區SP4〇c ’如第3圖及第5圖所示。間隔物】〇 較佳的是設置於對應於藍色層22c之第三次畫素區内 16 201001036 sp40C，由於人眼對於藍色較不敏感，儘管第三次畫素區 之開口率小於其他次晝素區之開口率，但對於整體顯示品 質的影響是最小的。 第二實施例 本實施例與上述實施例不同之處在於一致化饋通電 壓所採用的技術手段，特別是在不改變儲存電容辆合面積 的情況下，僅僅藉由改變電容電極的形狀來達到一致化饋 ，:' 通電壓並且同時提供間隔物設置空間的目的。第6圖繪示 依照本發明之第二實施例之畫素陣列基板的俯視圖。 請參照第6圖，數個電容電極至少包括第一電容電極 44a、第二電容電極44b以及第三電容電極144c係分別 位於第一導電部42a、第二導電部42b以及第三導電部42c 之上，電容電極44a、44b、44c與導電部42a、42b、42c 柄合為複數個畫素儲存電容CsT-A、CsT-B、Cst-c。較佳的 是，第三電容電極144c在圖案化導電層42延伸方向上之 ， 最大寬度係大於第一電容電極44a與第二電容電極44b在 \ ' 圖案化導電層42延伸方向上之最大寬度。更佳的是，第 三電容電極114C形狀雖然不同，但是面積卻與第一電容 電極44a及第二電容電極44b相同。如此一來，第三電容 電極144c上方不僅可以提供了一個適當的空間，讓間隔 物在晝素陣列基板上有空間可以設置，且其與第三導電部 42c的耦合面積仍保持不變，使得三個次畫素區内的餽通 電壓無須透過汲極與閘極的耦合面積與電容調整即可一 致化，達到防止閃爍的目的。另外，第二實施例之晝素陣 列基板亦可以如同第一實施例般地被組裝成為液晶顯示 201001036 裝置，即根據第一實施例之液晶顯示裝置100之構造，本 發明同樣可提供一包含此實施例的畫素陣列基板之液晶 顯示裝置。 本發明上述實施例所揭露之畫素陣列基板、液晶顯示 裝置中，圖案化導電層42雖為共同配線，但這些實施例 中圖案化導電層42本身亦可以是一掃瞄線S40，以應用” 儲存電容在掃瞄線”的方式（Cs on gate)的晝素陣列設計於 上述實施例，即以每一正在掃瞄中（即提供開啟電壓）的 f 掃瞄線S40的的鄰近一條掃瞄線S40擔任原本共同配線的 f ' 功能（即被寫入共通電壓），來與上層的電容電極耦合為 晝素儲存電容CST，更進一步省去共同配線的空間而提供 更大的晝素開口率。由於此種設計應用於前述各實施例中 之晝素陣列基板及液晶顯示裝置，除了電容電極的位置以 及對應電容電極設置之間隔物位置隨著圖案化導電層42 的位置而改變外，其餘構造均可保持不變。故在此不再以 圖文贅述此種晝素陣列基板及液晶顯示裝置的詳細構造。 另外，本發明上述實施例所揭露之畫素陣列基板、液 I 晶顯示裝置以及防止液晶顯示裝置閃爍的方法，其只有增 加用以設置間隔物的第二次晝素區内之電容電極與導電 部的耦合面積，以達到最大化開口率的效果。再者，當第 三次晝素區之畫素儲存電容對應地增加之後，利用調整閘 極與汲極的電容的方式，使得所有次晝素區的饋通電壓都 相同，藉此避免液晶顯示裝置發生閃爍的問題。進一步地 說，間隔物較佳的是設置於藍色次晝素區内，降低對整體 顯示品質的負面影響。 18 201001036 綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域十具有通常 知識者，在不脫離本發明之精神和範圍内，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。 19 201001036 【圖式簡單說明】 第1圖繪示依照一般薄膣 路示意圖。 、、電曰曰體液曰曰顯示裝置的電 第2圖繪不為傳統薄膜電晶體 陣列的俯視圖。 衣里常 第3圖繪示依照本發明 _ ^ 4知a之第一實施例之液晶顯示 置的剖面圖。 第4圖^^依照本發明之第—實施例之晝素陣列基 板的俯視圖。 — 第5圖繪不依照本發明之第一實施例之晝素陣列基 板的剖面圖。 第6圖繪示依照本發明之第二實施例之畫素陣列基 板的俯視圖。 【主要元件符號說明】 1 〇 :間隔物 2〇 :對向基板 22a :紅色濾光層 22b :綠色濾光層 22c :藍色濾光層 3〇 :液晶層 4〇 :晝素陣列基板 41 :玻璃基板 42 :圖案化導電層 20 201001036 42a、42b、42c :第一導電部、第二導電部、第三導 電部 44a、44b、44c :第一電容電極、第二電容電極、第 三電容電極 144c :第三電容電極 50a、50b、50c :閘極 52 :閘極絕緣層 54a :通道層 60a、60b、60c :汲極 100 :液晶顯示裝置 C20 :共同配線 D10、D40 :資料線 S10、S40 :掃瞄線 SP 10A " SP 10B ' SP 10C ： 次晝素 SP40A :第一次晝素區 SP40B .弟二次晝素區 U SP40C:第三次晝素區 E20A、E20B、E20C :第一電容電極、第二電容電極、 第三電容電極 TFTi〇a' TFT10B' TFT 10c、T20A、T20B、T20C、T40A、 T40B、T40C :薄膜電晶體 21

Claims (1)

1. 201001036 十、申請專利範圍： 1. 一種畫素陣列基板，包括： 一基板； 複數條掃瞄線（scan lines)以及複數條資料線（data lines)係相互交錯地形成於該基板上，以定義出複數個次 晝素區，該些次畫素區包括一第一次晝素區、一第二次畫 素區與一第三次畫素區； 一圖案化導電層，係形成於該基板上，該圖案化導電 , 層包括一第一導電部、一第二導電部以及一第三導電部係 分別位於該第一次畫素區、該第二次畫素區以及該第三次 畫素區， 複數個電容電極包括一第一電容電極、一第二電容電 極以及一弟二電容電極，係分別設置於該第·~~導電部、該 第二導電部及該第三導電部之上，該些電容電極與該圖案 化導電層耦合為複數個晝素儲存電容，該第三電容電極上 方並設置有一間隔物，其中該第三電容電極在該圖案化導 電層延伸方向上之最大寬度係大於該第一電容電極或該 v .第二電容電極在該圖案化導電層延伸方向上之最大寬度。 2. 如申請專利範圍第1項所述之畫素陣列基板，其 中該第三導電部的形狀係不同於該第一導電部或該第二 導電部的形狀，且該第三導電部在該圖案化導電層延伸方 向上之最大寬度係大於位於該第一導電部或該第二導電 部在該圖案化導電層延伸方向上之最大寬度。 3. 如申請專利範圍第1項所述之畫素陣列基板，其 中該第三電容電極之形狀與該第三導電部之形狀不同。 4. 如申請專利範圍第3項所述之晝素陣列基板，其 22 201001036 中該些電容電極與該第一導電部、該第二導電部以及該第 三導電部之耦合面積係相同。 5. 如申請專利範圍第1項所述之畫素陣列基板，其 中該第一次畫素區為一紅色次晝素區，該第二次晝素區為 一綠色次晝素區，該第三次畫素區為一藍色次晝素區。 6. 如申請專利範圍第1項所述之晝素陣列基板，其 中該些電容電極與該第一導電部或該第二導電部之耦合 面積係不同於與該第三導電部之耦合面積。 / 7 .如申請專利範圍第6項所述之畫素陣列基板，其 中，其中該第三電容電極之形狀與該第三導電部之形狀相 同。 8. 如申請專利範圍第1項所述之晝素陣列基板，其 中該第三電容電極與該第三導電部之耦合面積係大於該 第二電容電極與該第二導電部之耦合面積，且該第三電容 電極與該第三導電部之耦合面積亦大於該第一電容電極 與該第一導電部之耦合面積。 9. 如申請專利範圍第8項所述之該晝素陣列基板， 又 更包括： 複數個電晶體，係對應地形成於該些次晝素區中，各 該些電晶體至少包括一閘極以及形成於其上之一汲極，該 些電晶體包括一第一電晶體、一第二電晶體以及一第三電 晶體係對應地形成於該第一次晝素區、該第二次晝素區以 及該第三次畫素區，其中該第三電晶體之該汲極與該閘極 之耦合面積係大於該第二電晶體之該汲極與該閘極之耦 合面積，且該第三電晶體之該汲極與該閘極之耦合面積係 大於該第一電晶體之該没極與該閘極之耦合面積。 23 201001036 ' 10. —種液晶顯示裝置，包括： 一畫素陣列基板，包括： 一基板； 複數條掃瞄線（sca η I i nes)以及複數條資料線（data lines)係相互交錯地形成於該基板上，以定義出複數個次 畫素區，該些次畫素區包括一第一次晝素區、一第二次畫 素區與一第三次晝素區； 一圖案化導電層，係形成於該基板上，該圖案化導 , 電層包括一第一導電部、一第二導電部以及一第三導電部 係分別位於該第一次畫素區、該第二次晝素區以及該第三 次畫素區， 複數個電容電極包括一第一電容電極、一第二電容 電極以及該第三電容電極，係分別設置於第一導電部、該 第二導電部及該第三導電部之上，該些電容電極與該圖案 化導電層耦合為複數個晝素儲存電容，其中該第三電容電 極在該圖案化導電層延伸方向上之最大寬度係大於該第 一電容電極或該第二電容電極在該圖案化導電層延伸方 、 向上之最大寬度； 一間隔物，係設置於該第三電容電極上； 一對向基板，係設置於該些間隔物上；以及 一液晶層，填充於該對向基板與該晝素陣列基板之 間。 11.如申請專利範圍第10項所述之液晶顯示裝置， ，其中該第三導電部的形狀係不同於該第一導電部或該第 二導電部的形狀，且該第三導電部在該圖案化導電層延伸 方向上之最大寬度係大於位於該第一導電部或該第二導 24 201001036 電部在該圖案化導電層延伸方向上之最大寬度。 12. 如申請專利範圍第10項所述之晝素陣列基板， 其中該第三電容電極之形狀與該第三導電部之形狀不同。 13. 如申請專利範圍第彳2項所述之液晶顯示裝置， 其中該些電容電極與該第一導電部、該第二導電部以及該 第三導電部之耦合面積係相同。 14·如申請專利範圍第10項所述之液晶顯示裝置， 其中該第一次畫素區為一紅色次畫素區，該第二次畫素區 # 為一綠色次畫素區，該第三次晝素區為一藍色次畫素區。 15. 如申請專利範圍第10項所述之液晶顯示裝置， 其中該些電容電極與該第一導電部或該第二導電部之耦 合面積係不同於與該第三導電部之耦合面積。 16. 如申請專利範圍第15項所述之晝素陣列基板， 其中，其中該第三電容電極之形狀與該第三導電部之形狀 相同。 1 7.如申請專利範圍第10項所述之液晶顯示裝置， 其中該第三電容電極與該第三導電部之耦合面積係大於 i 該第二電容電極與該第二導電部之耦合面積，且該第三電 容電極與該第三導電部之耦合面積亦大於該第一電容電 極與該第一導電部之耦合面積。 18.如申請專利範圍第17項所述之液晶顯示裝置， 更包括： 複數個電晶體，係對應地形成於該些次晝素區中，各 該些電晶體至少包括一閘極以及形成於其上之一汲極，該 些電晶體包括一第一電晶體、一第二電晶體以及一第三電 晶體係對應地形成於該第一次晝素區、該第二次晝素區以 25 201001036 及該第三次晝素區，其中該第三電晶體之該汲極與該閘極 之耦合面積係大於該第二電晶體之該汲極與該閘極之耦 合面積，且該第三電晶體之該汲極與該閘極之耦合面積係 大於該第一電晶體之該汲極與該閘極之柄合面積。 19. 如申請專利範圍第10項所述之液晶顯示裝置， 其中該對向基板更包括一紅色濾光層、一綠色濾光層以及 一藍色濾光層，當該對向基板與該晝素陣列基板對組時， 該紅色滤光層、該綠色濾、光層以及該藍色濾光層係分別對 , 應於該第一次畫素區、該第二次晝素區以及該第三次畫素 區。 20. 如申請專利範圍第10項所述之液晶顯示裝置， 其中該間隔物係完全地設置於該第三電容電極上。 21. —種晝素陣列基板，包括： 一基板； 複數條掃瞄線（scan lines)以及複數條資料線（data lines)係相互交錯地形成於該基板上，以定義出複數個次 晝素區，該些次晝素區包括一第一次晝素區、一第二次晝 ( 素區與一第三次晝素區； 一圖案化導電層，係形成於該基板上，該圖案化導電 層包括一第一導電部、一第二導電部以及一第三導電部係 分別位於該第一次晝素區、該第二次晝素區以及該第三次 畫素區， 複數個電容電極包括一第一電容電極、一第二電容電 極以及一第三電容電極，係分別設置於該第一導電部、該 第二導電部及該第三導電部之上，該些電容電極與該圖案 化導電層耦合為複數個畫素儲存電容，其中該第三電容電 26 201001036 極的形狀係不同於該第一電容電極或該第二電容電極的 形狀。 22. 如申請專利範圍第21項所述之晝素陣列基板， 其中該第三電容電極上方並設置有一間隔物。 23. 如申請專利範圍第22項所述之晝素陣列基板， 其中該第三導電部的形狀係不同於該第一導電部或該第 二導電部的形狀，且該第三導電部在該圖案化導電層延伸 方向上之最大寬度係大於位於該第一導電部或該第二導 電部在該圖案化導電層延伸方向上之最大寬度。 24. 如申請專利範圍第21項所述之畫素陣列基板， 其中該第三電容電極之形狀與該第三導電部之形狀不同。 25. 如申請專利範圍第24項所述之畫素陣列基板， 其中該些電容電極與該第一導電部、該第二導電部以及該 第三導電部之耦合面積係相同。 26. 如申請專利範圍第21項所述之畫素陣列基板， 其中該第一次畫素區為一紅色次晝素區，該第二次晝素區 為一綠色次畫素區，該第三次畫素區為一藍色次晝素區。 27. 如申請專利範圍第21項所述之晝素陣列基板， 其中該些電容電極與該第一導電部或該第二導電部之耦 合面積係不同於與該第三導電部之耦合面積。 28_如申請專利範圍第27項所述之畫素陣列基板， 其中，其中該第三電容電極之形狀與該第三導電部之形狀 相同。 29.如申請專利範圍第21項所述之畫素陣列基板， 其中該第三電容電極與該第三導電部之耦合面積係大於 該第二電容電極與該第二導電部之耦合面積，且該第三電 27 201001036 容電極與該第三導電部之耦合面積亦大於該第一電容電 極與該第一導電部之耦合面積。 30. 如申請專利範圍第29項所述之該畫素陣列基 板，更包括： 複數個電晶體，係對應地形成於該些次畫素區中，各 該些電晶體至少包括一閘極以及形成於其上之一汲極，該 些電晶體包括一第一電晶體、一第二電晶體以及一第三電 晶體係對應地形成於該第一次畫素區、該第二次晝素區以 , 及該第三次畫素區，其中該第三電晶體之該汲極與該閘極 之柄合面積係大於該第二電晶體之該沒極與該閘極之耦 合面積，且該第三電晶體之該汲極與該閘極之耦合面積係 大於該第一電晶體之該汲極與該閘極之耦合面積。 31. —種液晶顯示裝置，包括： 一晝素陣列基板，包括： 一基板； 複數條掃瞄線(scan lines)以及複數條資料線（data lines)係相互交錯地形成於該基板上，以定義出複數個次 I 畫素區，該些次畫素區包括一第一次晝素區、一第二次畫 素區與一第三次畫素區； 一圖案化導電層，係形成於該基板上，該圖案化導 電層包括一第一導電部、一第二導電部以及一第三導電部 係分別位於該第一次晝素區、該第二次晝素區以及該第三 次晝素區； 複數個電容電極包括一第一電容電極、一第二電容 電極以及該第三電容電極，係分別設置於第一導電部、該 第二導電部及該第三導電部之上，該些電容電極與該圖案 28 201001036 化導電層耦合為複數個畫素儲存電容，其中該第三電容電 極的形狀係不同於該第一電容電極或該第二電容電極的 形狀； 一間隔物，係設置於該第三電容電極上； 一對向基板，係設置於該些間隔物上；以及 一液晶層，填充於該對向基板與該晝素陣列基板之 間。 32. 如申請專利範圍第31項所述之液晶顯示裝置， ，其中該第三導電部的形狀係不同於該第一導電部或該第 二導電部的形狀，且該第三導電部在該圖案化導電層延伸 方向上之最大寬度係大於位於該第一導電部或該第二導 電部在該圖案化導電層延伸方向上之最大寬度。 33. 如申請專利範圍第31項所述之畫素陣列基板， 其中該第三電容電極之形狀與該第三導電部之形狀不同。 34. 如申請專利範圍第33項所述之液晶顯示裝置， 其中該些電容電極與該第一導電部、該第二導電部以及該 第三導電部之耦合面積係相同。 35. 如申請專利範圍第31項所述之液晶顯示裝置， 其中該第一次晝素區為一紅色次晝素區，該第二次晝素區 為一綠色次畫素區，該第三次晝素區為一藍色次晝素區。 36·如申請專利範圍第31項所述之液晶顯示裝置， 其中該些電容電極與該第一導電部或該第二導電部之耦 合面積係不同於與該第三導電部之耦合面積。 37_如申請專利範圍第36項所述之晝素陣列基板， 其中，其中該第三電容電極之形狀與該第三導電部之形狀 相同。 29 201001036 38. 如申請專利範圍第31項所述之液晶顯示裝置， 其中該第三電容電極與該第三導電部之耦合面積係大於 該第二電容電極與該第二導電部之耦合面積，且該第三電 容電極與該第三導電部之耦合面積亦大於該第一電容電 極與該第一導電部之耦合面積。 39. 如申請專利範圍第38項所述之液晶顯示裝置， 更包括： 複數個電晶體，係對應地形成於該些次畫素區中，各 該些電晶體至少包括一閘極以及形成於其上之一汲極，該 為, 些電晶體包括一第一電晶體、一第二電晶體以及一第三電 晶體係對應地形成於該第一次畫素區、該第二次畫素區以 及s亥弟二次晝素區，其中該弟二電晶體之該〉及極與該閘極 之耦合面積係大於該第二電晶體之該汲極與該閘極之耦 合面積，且該第三電晶體之該汲極與該閘極之耦合面積係 大於該第一電晶體之該汲極與該閘極之耦合面積。 40. 如申請專利範圍第31項所述之液晶顯示裝置， 其中該對向基板更包括一紅色濾光層、一綠色濾光層以及 L 一藍色濾光層，當該對向基板與該畫素陣列基板對組時， 該紅色濾光層、該綠色濾光層以及該藍色濾光層係分別對 應於該第一次畫素區、該第二次畫素區以及該第三次畫素 區。 41·如申請專利範圍第31項所述之液晶顯示裝置， 其中該間隔物係完全地設置於該第三電容電極上。 30