TW201009936A - Semiconductor device gate structure including a gettering layer - Google Patents
Semiconductor device gate structure including a gettering layer Download PDFInfo
- Publication number
- TW201009936A TW201009936A TW098115788A TW98115788A TW201009936A TW 201009936 A TW201009936 A TW 201009936A TW 098115788 A TW098115788 A TW 098115788A TW 98115788 A TW98115788 A TW 98115788A TW 201009936 A TW201009936 A TW 201009936A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- semiconductor device
- gate
- forming
- Prior art date
Links
Classifications
-
- H10D64/0112—
-
- H10D64/0134—
-
- H10P36/03—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
201009936 六、發明說明: 【發明所屬之技術領域】 本發明係有關於-種積體電路元件,且特別是 於在1C 70件中形成一閘極結構的方法。 【先前技術】 隨著半導體_尺寸的減小,半導體餘導入了古 = 電常數之閘極介電材料。此高介電常數介電質的介; 使用的二氧化石夕高,使介電層在相似的等效 氧化層厚度(equivalent oxide thickness. EOTdnrm :構此:程也利於導入電阻低於傳統多晶矽的金屬目閘: ;=勢含高介電常數介電f加上金屬㈣ 然而,製造高介電常數介電質加上金屬閘極 製程面臨了挑戰。例如,需要在 ° 、 如氧化一)和基材(例如心形1二數::層: 面層的厚度也會影響此閘極結構的等效氧化曰: (EOT)。因此’當閘極長度減少時,想 = 厚度變得越來越為嚴苛。 界面層的 因此,業界需要的是一種形成閑極結構的改良方法。 【發明内容】 方法在:Γ::,ίΓ提供一種半導體元件的製造 方法ο括.棱供一半導體基材;在該半 一界面層;在該界面層上形成-_介電層;^該=
〇503-A33931TWF/jefF 3 201009936 電曰上开^成吸氣層(gettering layer),其中該吸氣層包 含一可吸收氧氣之介電成分。 ▲ 、 Λ施例中,本發明提供一種半導體元件的製 ,' 提供一基材;在該基材上形成一界面層,其 層ί含—二氧切其具有第—厚度;在該界面層 ’吸氣層;及從該界面層吸收氧氣至該吸氣層以減 少該界面層的厚度至一第二厚度。 層乂減 參 在另一實施例中,本發明更提供一種半導體的製造 界面層^含該提界供面一/導體基材;在該半導體基材上形成一 声上带赤1届曰上形成一閘極介電層;在該閘極介電 ^上,成-金屬吸氣層(geUeHng 丨嘴其中該金 屬吸氣層包含—可明此备β 士 J、\ 入發S 了及收氧軋之成分;及在該基材上方的該 間極"電層上形成一金屬閘極電極。 明顯=本Γ之上述和其他目的、特徵、和優點能更 作詳細說明如ΐ特舉出較佳實施例’並配合所附圖式, 【實施方式】 且特別3 明在—基材上形成半導體元件的製程, 種閘極結構的說明。在本說明書的各 亡不抑矣户rθ出現重稷的兀件符號以便簡化描述,作 間有何特定的關連: 呆層在另一層之上”或“卜古” 代表接㈣或μ更插有其他元件或膜層可 圖顯示本發明一實施例形成閉極電極的方法 〇503-A33931TWF/jeff 4 201009936 -100。第2圖至第9圖為依照第1圖之製造步驟相對應的 製程剖面示意圖。方法100可包含部分或完整之積體電 路的製程,包含靜態隨機存取記憶體(Static Random Access Memory; SRAM)及/或其他邏輯電路、主動元件例 如 P 通道場效電晶體(P-channel field effect transistor; PFET)、N 通道場效電晶體(N-channel field effect transistor; NFET),金氧半場效電晶體(MOSFET)、互補型 . 金氧半場效(CMOS)電晶體、雙極電晶體(bipolar transistors)、高功率電晶體(high voltage transistor )、 高頻電晶體(high frequency transistors)、記憶胞(memory cells)或前述之組合。 本方法100之起始步驟102為提供一基材例如晶 圓。在第2圖的例子中為提供一基材202。在一實施例中, 此基材202為包含一晶體結構的秒基材例如晶圓。此基 材202可包含各種已習知且依照需求設計配置的摻質 (dopant),例如p型基材或η型基材。其他例子中的基材 • 202也包含其他元素半導體例如鍺及鑽石。或者,此基材 202可包含一化合物半導體例如碳化石夕(SiC)、神化鎵 (GaAs)、砷化銦(InAs)或磷化銦(InP)。更進一步的,此基 材202可選擇性的包含一磊晶層(epitaxial layer; epi layer) 係可扭曲以增進效能,及/或包含一絕緣層上覆石夕(Silicon on Insulator ; SOI)結構。更佳的實施例中,此基材202 可包含形成上述之多種元件,包含主動區、隔離區例如 淺溝槽隔離(Shallow Trench Isolatio.n;STI),及/或其他已 習知的元件。 0503-A3393}TWF/jeff 5 201009936 步驟104(方法100)為在此基材上形成一界面層。在 第3圖的例子中,一界面層302a形成於此基材2〇2上。 此界面層可包含秒、氧及/或氮。在一實施例中,此界面 層302a包含二氧化矽。在一實施例中,此界面層3〇2& 的厚度tl約為6到8埃(A)。在另一實施例中,可用 原子層沈積(ALD)或其他合適的製程形成此界面層 3〇2a(此閘極結構的界面層在第3圖至第9圖的實施例中 註解為302x ’ X可為“a”、“b”或‘v,用以代表此界面 厚度)。. 步驟1〇6(方法_為在此基材上形成—閘極介電 層。此閘極介電層可形成在此界面層上。在一實施例中, 閘極介電層包含-高介電常數材料。在第4圖的例子中, 閘極介電層402包含一高介電常數材料。在一實施例中, 此高介電常數包含氧化銓(Hf〇2)。在其他例子 電常數包含、腿⑽、職〇、咖〇、 前述之組合及/或其他合適的材料。在一實施例中,額 的膜層例如蓋層(capping layers)及/或緩衝層,可形成在 此界面層上方,在閘極介電層之上及/或之下。例如,一 蓋層可形成在此閘極介電層與一隨後沉積的金屬閘 極之間。此蓋層可包含-介電質或可為包含金屬氧 成分(例如鈦及二氧化鈦)的金屬。可用原子層沈 (ALD)、化學氣相沉積(cVD)、物理氣相沉雜叫 化或其他合適的製程形成此閘極介電層。 搬…圖所示,此界面層可增加厚度成 30%。厚度增加是由於製造此閘極介電層的製程(例如^ 〇503-A33931TWF/jeff = 6 201009936 的影響,例如製造閘極介電層402及/或其他 疋s或緩衝層的失層。在一實施例中,原子層沈積 (ALD)製程(例如形成—閘極介電層)可增加此界面層的 厚度。在-實施例中,此界面層細的厚度 到 12 埃(A)。 ^ 、,此界面層厚度的增加可能會造成閘極介電質的厚度 增加,對等效氧化層厚度(E0T)帶來負面效果,特別會ς ❹ 閘極長度的減小受限。因此,最好能減少或防止界面層 的厚度有所增長。 步驟⑽(方法100)為形成一吸氣層(gette一 l^yer)此吸氣層提供氧氣由界面層被吸收(或遷移)至吸 氣層可用原子層沈積(ALD)、化學氣相沉積(c仰)、物 理氣相沉積(PVD)、氧化或其他合適的製程形成此吸氣 層。第5圖顯示為此吸氣層5〇2的形成。 在只施例中,此吸氣層502為一可吸收氧氣之介 電層。此介電層可包含—富切的介電材料。 例中,此介電層包含含氮的介電質用以吸收氧氣。在一 些實施例中,可吸收氧氣之介電層材料包含氮化矽 (SiN)、氮氧化矽(Si0N)、碳化矽(Sic)、鍺化矽^沿幻及/ 或其他合適之成分。在一實施例中,此吸氣層5〇2為一 可吸收氧氣之金屬層。此可吸收氧氣之金屬層包含金屬 化合物及/或金屬合金,包含鈦、鈕、鍅、鈐、鎢、鉬或 前述之組合。 此吸氣層502可包含複數個吸氣層。在一實施例中, 此吸氣層502包含一介電層及一金屬層。例如,包含一 0503-A3393]TWF(jeff 7 201009936 可收集氧氣之金屬層及一富含碎的介電層及/或含氣的介 電質。 步驟110(方法100)為進行氧氣吸收。由吸氣層向界 面層吸收(或遷移)氧氣。步驟110於在沉積吸氣層時同時 及/或隨後進行,可參考步驟108。如第6圖所示,氧氣 由界面層302b被吸收至吸氣層502。此吸氣作用包含從 界面層302b釋放氧氣、擴散(或遷移)氧氣、在吸氣位置(吸 氣層502)抓住氧氣。進行氧氣的吸收,特別是從界面層 302b釋放氧氣,包含一熱製程(例如暴露在一高溫下)。 吸收氧氣可使界面層厚度減小,也會使吸氣層的厚度增 加。如第7圖所示,一界面層302c係為由一界面層302 b 的氧氣被吸收所形成。在一實施例中,此界面層302c的 厚度t3約為0-5埃(A)。 在一實施例中,方法100接著進行額外的高溫製程。 例如,進行一退火製程可穩定此高介電常數介電質及/或 其他包含在閘極結構中的夾層。因為吸氣層的存在,此 製程可在完成時使界面層僅有極小的或沒有再成長產 生。此高温製程可包含一高溫爐(furnace)、快速熱退火 (rapid thermal anneal)、雷射尖峰退火(laser spike anneal)、閃光退火(flash anneal)及/或其他合適製程。 步驟112(方法100)為進行吸氣層的移除。可用乾蝕 刻、電漿、濕餘刻、剝離(stripping)、化學機械研磨(CMP) 及/或其他合適製程來移除此吸氣層。以第8圖所示為 例,一閘極堆疊包含基材202、界面層302c及閘極介電 質402。在一實施例中,可省略步驟112使一或多個吸氣 0503-A33931TWF/jeff 8 201009936 *層仍保留在基材上。在另一實施例中,一或多個吸氣層 仍保留在基材上並影響一金屬閘極結構的功函數。 步驟114(方法100)為在此閘極介電質上方形成一金 屬閘極。以第9圖所示為例,此金屬閘極9〇2形成在閘 極介電層402上。此金屬閘極902可包含一或多層,包 含鈦、氮化鈦(TiN)、氮化鈕(TaN)、鈕、碳化钽(TaC)、 氮化钽矽化物(TaSiN)、鎢、氮化鎢(WN)、氮化鉬(M〇N)、 氮氧化鉬(MoON)、氧化釕(Ru〇2)和/或其他合適材料。此 ❿ 閘極可包含一或多層並由物理氣相沈積(pvD )、化學 氣相沈積(CVD)、原子層沈積(ALD)、電鍍(plating)及/ 或其他合適製程形成。在一些實施例中,金屬可沈積包 含P型金屬材料及N型金屬材料。p型金屬材料包含之 成分為例如釕、鈀、鉑、鈷、鎳及導電金屬氧化物,及/ 或其他合適材料。N型金屬材料包含之成分為例如給、 結、鈦、链、銘、金屬碳化物(例如碳化鈴、碳化酷、 碳化铪、礙化鈦、碳化铭)、銘化物(aluminides)及/或其 鲁 他合適材料。除了功函數金屬(例如填充金屬)之外,亦可 沈積其他材料,包含氮化鈦(titanium nitride )、鶴、欽、 銘、组、|L化组、钻、銅、鎳及/或其他合適材料。此金 屬閘極可包含蓋層。 在一些實施例中,方法100可進行包括更進一步的 步驟,例如形成内連線、接觸點(contacts)、蓋層及/或其 他合適之元件。方法100可包含一“後閘極’’(gate last)製 程,其中金屬閘極為形成在一溝槽中。此溝槽是由移除 一虛置閘極結構(例如犧牲多晶矽閘極)形成。或者’ 0503-A3393] 丁 WF/jeff 201009936 方法100可包含一“前閘極,,(gatefim)製程。 本㈣提供—動彡成—閘極結構的 程圖如第Π)圖所示。本方法麵可用於 Γ旱在隨後限制界面層厚度增加的金屬閘 極步驟1002 (方法1000 )為提供一萁从 第_的基材202相類似為Μ基材。此基材可與 步驟酬方法咖)為在此基材均成—界面層。 與!3圖中的界面層302相類似。例如在-實施例中,此界面層包含二氧化矽。
步驟腦(方法则)為在此基材上形成—閑極介 電曰。此閘極介電層可與第4圖中的閘極介電層術相 Ϊ似。例如在一實施例中,此閘極介電層包含一高介電 常數介電質。在一些實施例中,除了此閑極介電層:J :形成-或多個額外的膜層,包含蓋層、緩衝層及類似 物形成在此閘極介電層之上或是 、 步驟^008 (方法1000)為在此基材上方的閘極介電 層上形成-閘極電極。在—實施例中,形成—金屬層。 此閘極可與第9圖中的閘極電極9()2相類似。此問^可 直接形成在高介電常數介電層上方或在蓋層或緩衝層 上’並可包含複數個層。此閘極至少包含—個功函數金 屬層。以第11圖所示為例,此金屬閘極9〇2形成在基材 202上方’且特別是在此金屬閘極4〇2(及/或包含罢 層、緩衝層)上。 八 步驟1010(方法1000)為在此金屬問極上形成一吸氣 層。此吸氣層包含-可吸收氧氣的材料。在—實施例中、, 0503-A33931TWF/jaif 10 201009936 ‘ 此吸氣層包含一可吸收氧氣的金属成分。在一些實施例 中,此金屬成分包含元素金屬、化合物或合金,包含欽、 组、錯、給、鎢、钥其中的組合及/或其他合適材料。以 第12圖所示為例,此吸氣層1202形成在金屬閘極902 上。此吸氣層1202可包含多個層。此吸氣層1202可與 第5圖中的吸氣層502相類似。 步驟1012(方法1000)為自界面層吸收氧氣,使用吸 氣層向界面層作吸收。以第13圖所示為例,氧氣是由界 φ 面層302b被吸收至吸氣層1202。此吸收動作包含從界面 層302b釋放氧氣、擴散(或遷移)氧氣、在吸氣位置(吸氣 層1202)抓住氧氣。進行氧氣的吸收,特別是從界面層 302b釋放氧氣包含一熱製程(例如暴露在高溫下來開始 釋放)。吸收氧氣可使界面層厚度減小。如第14圖所示, 一界面層302c係為由縮減第13圖的界面層302b所形 成。在一實施例中,此界面層302c的厚度t4約為0-5埃 (A)。如此,此閘極結構1300的形成包含此厚度縮小的 Φ 界面層302c。 在一實施例中,本方法1000接著進行一額外的高溫 製程。例如,進行一退火製程可穩定此高介電常數介電 質及/或其他包含在閘極結構中的夾層。因為收氣層的存 在,此製程可在完成時使界面層僅有極小的或沒有再成 長產生。此高溫製程可包含一高溫爐(furnace)、快速熱退 火(rapid thermal anneal)、雷射尖峰退火(laser spike anneal)、閃光退.火(flash anneal)及/或其他合適製程。 在一實施例中,方法1000為進行吸氣層的移除。可 0503-A33931TWF/jeff 11 201009936 、電漿、編,】、剝離⑽ipping)、化學機械研 磨(―P)及/或其他合適製程來移除此吸氣層。在一其他 的實施例中,此吸氣層仍保留在此閘極結構上。在1實 施例中’此吸氣層可用以調整或提供此金屬閘極的功函 數。 在一些實施例中,方法1000可進行包括更進一步的 步驟例如形成内連線、接觸點(contacts)、蓋層及/或其 他合適之元件。方法1000可包含“後閘極,,製程,其中金 屬閘極是形成在—溝槽中。此溝槽是由移除—虛置閉極 結構(例如犧牲多晶砍閘極)形成。或者,方法1〇〇〇可Q 包含一“前閘極,,製程。 第15圖顯示本發明一裝置15〇〇,其包含閘極結構 此裝置15⑼包含基材15〇4、淺溝槽隔離1506、 源/汲極區1508、接觸點(c〇ntacts)151〇、接觸蝕刻終止層 (contact etch stop layer; CESL)1512、間隔物 1514、介電 層(例如層間介電層;ILD)1516。此閘極結構15〇2包含界 面層1518、閘極介電層152〇、蓋層1522及金屬閘極層❹ 1524。此裝置15〇〇可使用方法1〇〇、方法1〇〇〇及/或僅 用它們的部分步驟來完成。此裝置15〇〇可用一後閘極或 前閘極的製程來製造。 基材1504可與第2圖中的基材2〇2相類似。此淺溝 槽隔離1506形成在基材15〇4上並可用於隔離一或多個 疋件(例如電晶體)。此淺溝槽隔離1506可包含氧化矽、 氮化矽、氮氧化矽、氟摻雜矽玻璃(FSG)及/或一低介電常 數材料。其他的隔離方法及/或元件也可適用。此淺溝槽 〇503-A33931TWF/jeff 12 201009936 -隔離1506可使用像是反應式離子蝕刻(reactive ion etch; RIE)的製程形成溝槽’接著將此溝槽填滿介電材料然後 進行化學機械研磨(CMP)製程。 間隔物1514可在閘極結構15〇2之兩侧形成。此間 隔物1514的形成可擇自氮化石夕、氧化石夕、氮氧化石夕、石夕 化碳、氟摻雜矽玻璃、一低介電常數介電材料及前述之 組合’及/或其他合適材料。此間隔物1514可擁有一多層 結構’例如包含一或多個襯層(liner layers)。此襯層可包 鲁含一介電材料例如氧化矽、氮化矽及/或其他合適材料。 此間隔物1514的形成方法包含沉積適當的介電材料及非 等向性的蝕刻此材料以形成間隔物1514的輪廓。 源/汲極區1508包含輕摻雜源/汲極區及重摻雜源/汲 極區,配置在鄰近於此閘極結構15〇2的基材15〇4上。 此源/汲極區1508可依據所想要的電晶體結構佈植p型或 η型摻質或雜質進入此基材1504。此源/汲極區1508的形 成方法可包含微影技術(photolithography)、離子佈植、擴 • 散及/或其他合適製程。此接觸點1510與源/汲極區1508 相連接,可包含梦化物(silicide)。 接觸點1510可藉由自對準;ε夕化(salicide)製程形成在 源/汲極區1508上。此接觸點可包含矽化鎳(nickel silicide)、石夕化銘(cobalt silicide)、石夕化鶴(tungsten silicide)、石夕化组(tantalum silicide)、石夕化鈦(titanium silicide)、碎化始(platinum silicide)、石夕化餌(erbium silicide)、石夕化叙(palladium silicide)或前述之組合。此接 觸蝕刻終止層(CESL)1512可由氮化矽、氮氧化矽及/或其 0503-A33931TWF/jeff 13 201009936 他。適材料形成。此接觸蝕刻終止層(cesl)1512可選擇 使用基本上能對此半導體基材15〇〇的一或多個元件有蝕 刻選擇性的成分。 介電層1516(例如一層間介電層)可配置在此基材上 方的接觸敍刻終止層(0咖)1512上,並可由化學氣相沉 積(CVD)、高密度電漿CVD、旋塗(spin 〇n)、濺鍍 (sputtering)或其他合適方法形成。此介電層1516可包含 氮化矽、氮氧化矽或一低介電常數材料。在一實施例中, 此介電層1516為一高密度電漿(high density plasma; HD 介電質。 界面層1518可包含矽、氧及/或氮。在一實施例中, 此界面層1518包含二氧化矽。此界面層1518的厚度約 小於5埃(A)。此界面層1518可用原子層沈積(ALD)或其 他合適的方法形成。此閘極介電層152〇可與第4圖中的 閘極介電層402相類似。在一實施例中,此閘極介電層 1520包含一高介電常數介電質。此蓋層1522可包含金屬 氧化物、金屬合金氧化物、介電質及/或其他合適材料。 在一實施例中,可省略此蓋層1522。此金屬閘極1524形 成此閘極結構1502的閘極電極。此金屬閘極可包含多 層,例如多個金屬層。此金屬閘極1524可包含功函數層、 填充層(fill layer)、蓋層及/或其他可在一金屬電極結構出 現之合適的膜層。此金屬閘極1524可包含一或多層,包 含鈦、氮化鈦(TiN)、氮化鈕(TaN)、鈕、碳化鈕(TaC)、 氮化钽矽化物(TaSiN)、鎢、氮化鎢(WN)、氮化鉬 (MoN)、氮氧化鉬(MoON)、氧化釕(Ru〇2)或前述之組合。 0503-A33931TWF/jeff ]4 201009936 - 此金屬閘極1524可包含一或多層,可由物理氣相沉積 (PVD)、化學氣相沉積(CVD)、原子層沈積(ALD)、電鑛 (plating)及/或其他合適製程形成。在一些實施例中,此 金屬材料可包含P型金屬材料及N型金屬材料。P型金 屬材料包含之成分為例如舒、纪、翻、敍、鎳及導電金 屬氧化物,及/或其他合適材料。N型金屬材料包含之成 分為例如給、錯、欽、组、銘、金屬碳化物(例如碳_化 給、竣化錯、碳化給、碳化鈦、碳化銘)、紹化物(aluminides) φ 及/或其他合適材料。除了 P型及/或N型金屬之外,一填 充金屬可部分沉積或完全填充剩餘的溝槽。此填充金屬 可包含氮化鈦(TiN)、鶴、鈦、铭、钽、氮化組(TaN)、钻、 銅、鎳及/或其他合適材料。此填充金屬可用物理氣相沉 積(PVD)、化學氣相沉積(CVD)、原子層沈積(ALD)、電 鍍(plating)及/或其他合適製程沉積。其他層可存在於此 裝置1500上,包含吸氣層、蓋層、緩衝詹、金屬層、内 連線及/或其他已習知之元件。 • 綜上所述,本發明提供了形成薄的高電常數介電質- 金屬閘極結構的方法。該方法提供一吸氣層自一界面層 移除(吸收)氧氣。進行此吸收之動作可縮減界面層的厚度 及/或在隨後的製程中(包含一高溫的製程)限制此界面層 厚度增加。如此有益於控制此閘極結構的等效氧化層厚 度。本方法提供使用一吸氧層形成在界面層上。此吸氣 層可包含一介電及/或一金屬層。如上述所說,此吸氣層 可從此閘極堆疊移除或保留在此結.構中。 雖然本發明已以數個較佳實施例揭露如上,然其並 0503-A33931TWF/jeff 15 201009936 非用以限定本發明,任何所屬技術領域中具有通常知識 者,在不脫離本發明之精神和範圍内,當可作任意之更 動與潤飾,因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。 0503-A33931TWF/jeff 16 201009936 •【圖式簡單說明】 第1圖為一實施例之流程圖,用以說明形成一閘極 結構的製造方法。 第2〜9圖為一系列與第i圖之流程步驟相對應之半 導體元件剖面圖。 第10圖為另一實施例之流程圖,用以說明形成一閘 極結構的方法。 、第Π-14圖為一系列與第1〇圖之流程步驟相對應之 • 半導體元件剖面圖。 第15圖為另一實施例之半導體元件剖面圖,用以說 明本發明在此半導體元件上的優點。 ” 【主要元件符號說明】 202〜基材; 302a〜最初之界面層; 302b〜經再成長之界面層; • 302c〜移除氧氣之界面層; 402〜閘極介電層; 902〜金屬閘極; 15 02〜閘極結構; 1506〜淺溝槽隔離 1510〜接觸點; 1514〜間隔物; 1518〜界面層; 1522〜蓋層; 502〜吸氣層; 1202〜吸氣層; 1504~基材; 15 08〜源/没極區; 1512〜接觸姓刻終止層; 1516〜介電層; 1520〜閘極介電層; » . 1524〜金屬閘極層。 〇503-A33931TWF/jeff 17
Claims (1)
- 201009936 七、申請專利範圍: - 1.一種半導體元件的製造方法,包括: - 提供一半導體基材; 在該半導體基材上形成一界面層; 在該界面層上形成一閘極介電層;及 在該閘極介電層上形成一吸氣層(gettedn仏,复 中該吸氣層包含一可吸收氧氣之介電成分。 /、 、、2.如申請專利範圍第】項所述之半導體元件的製造 方法,其中該閘極介電層包含一高介電常數介電質。 3.如申請專利範圍第1項所述之半導體元件的製造 ® 方法,其中該界面層包含二氧化矽。 D 、4.如申請專利範圍第丨項所述之半導體元件的製造 方法,其中該吸氣層(gettering layer)係擇自下列組成之族 群:氮化石夕(SiN)、氮氧化石夕(Si0N)、碳化碎(SiQ、鍺化矽 (SiGe)及前述之組合。 、5.如申請專利範圍第1項所述之半導體元件的製造 方法,其中該吸氣層(gettering iayer)包含矽。 _ 6. 如申請專利範圍第1項所述之半導體元件的製造 方法,更包含: 使氧氣自該界面層遷移至該吸氣層以減少該界面層 的厚度。 7. 如申請專利範圍第丨項所述之半導體元件的製造 方法’更包含: 移除該吸氣層,及. 在該高介電常數介電層上形成一閘極電極,其中該 0503-A33931TWF/jeff 18 201009936 閘極電極包含金屬。 8.一種半導體元件的製造方法,包含·· 提供一基材; 氣化ίΐίΓ上形成—界面層,其中該界面層包含-一 虱化矽其具有第一厚度; 一 /在該界面層上形成—吸氣層;及 界面層吸收氧氣至該吸氣層 厚度至一第二厚度。 邊界面層的 nt請專利範圍第8項所述之半導體元件的製造 方法’其中使該厚度減少的步驟包含-高溫製程。 1 0.如申凊專利範圍第8 — 方法,更包含: ㈣狀+¥體讀的製造 移除該吸氣層;及 沉積一金屬層以形成一閘極結構。 造方範圍第ig項所述之半導體元件的製 以法’其中㈣屬層係擇自下列組成之氮化—礙化卿氮化艇:化 物()、鎢、氮化鶴(觀)、氮化鉬(MoN)、氮氧化 钥(Moon)、氧化舒⑽⑹及前述之組合。 I氣化 12. 如申請專利範圍第8項所述之半導體元件的製造 方法,其中該第二厚度約小於5埃(入)。 13. 如申請專利範圍第8項所述之半導體元件的製造 方法,更包含: 在該吸氣層之下形成一金屬電極。 14·如申請專利範圍第8項所述之半導體元件的製造 0503-A33931TWF/jeff 19 201009936 方法其t該吸氣層包含—可吸收氧氣之介電質。 1&如申請專利範圍第8項所述之半導體元件的製造 ’其中該吸氣層包含一可吸收氧氣之金屬。 —種半導體元件的製造方法,包含: 提供一半導體基材; 該半導體基材上形成一界面層; 在該界面層上形成一閘極介電層; 1該閘極介電層上形成一金屬吸氣層(娜μ邱 Γ );其令該金屬錢層包含一可吸收氧氣之成分; 及 極 在該基材上方的該祕介電層上形成—金屬閉極電 、止方S’如:清專利範圍第16項所述之半導體元件的製 =族群該金屬吸氣層包含—金屬係擇自下列組成 、. 鈕、鍅、铪、鎢、鉬及前述之組合。 18.如申叫專利乾圍第16項所述之半導體元件的製 =法,其巾該金相極電㈣形成包含移除該 氣層0 R如申請專利範圍第%項所述之半導體元件的製 二其電極的形成包含在該金“氣 、止方如Γ清專利範圍第16項所述之半導體元件的製 ^ /中該金屬㈣電極係擇自下列組成之族群: ,、鈦(TlN)、氮化鈕(TaN)、麵、碳化麵(TaC) 化叙石夕化物⑽随)、鶬、氮化鎢剛、氮化翻(M〇N)、 0503-A33931TWF/jeff 201009936 . 氮氧化鉬(MoON)、氧化釕(Ru02)及前述之組合。0503-A33931TWF/jeff 21
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9166408P | 2008-08-25 | 2008-08-25 | |
| US12/257,165 US7989321B2 (en) | 2008-08-21 | 2008-10-23 | Semiconductor device gate structure including a gettering layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201009936A true TW201009936A (en) | 2010-03-01 |
| TWI390630B TWI390630B (zh) | 2013-03-21 |
Family
ID=41696773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098115788A TWI390630B (zh) | 2008-08-25 | 2009-05-13 | 半導體元件的製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7989321B2 (zh) |
| CN (1) | CN101661883B (zh) |
| TW (1) | TWI390630B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI553875B (zh) * | 2010-08-06 | 2016-10-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008062040B4 (de) * | 2007-12-13 | 2015-06-03 | Sumco Corporation | Epitaxiewafer und Verfahren zu dessen Herstellung |
| US7964487B2 (en) * | 2008-06-04 | 2011-06-21 | International Business Machines Corporation | Carrier mobility enhanced channel devices and method of manufacture |
| US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
| CN102194692A (zh) * | 2010-03-04 | 2011-09-21 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN102222616B (zh) * | 2010-04-14 | 2013-04-17 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN102237398B (zh) * | 2010-04-20 | 2013-09-04 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN102299061B (zh) * | 2010-06-22 | 2014-05-14 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| FR2965661A1 (fr) * | 2010-10-04 | 2012-04-06 | St Microelectronics Crolles 2 | Procédé de fabrication de transistors mos a différents types d'empilements de grilles |
| US7993987B1 (en) | 2010-10-14 | 2011-08-09 | International Business Machines Corporation | Surface cleaning using sacrificial getter layer |
| JP2012209331A (ja) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| US8532796B2 (en) | 2011-03-31 | 2013-09-10 | Tokyo Electron Limited | Contact processing using multi-input/multi-output (MIMO) models |
| US8860143B2 (en) | 2011-05-16 | 2014-10-14 | Tsinghua University | High-K gate dielectric with work function adjustment metal layer |
| WO2012155392A1 (en) * | 2011-05-16 | 2012-11-22 | Tsinghua University | Semiconductor structure and method for forming the same |
| US20130078780A1 (en) * | 2011-09-22 | 2013-03-28 | Chin-Fu Lin | Semiconductor process |
| US9076889B2 (en) * | 2011-09-26 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacement gate semiconductor device |
| US8633118B2 (en) * | 2012-02-01 | 2014-01-21 | Tokyo Electron Limited | Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging |
| US8865538B2 (en) | 2012-03-30 | 2014-10-21 | Tokyo Electron Limited | Method of integrating buried threshold voltage adjustment layers for CMOS processing |
| CN103545189A (zh) * | 2012-07-16 | 2014-01-29 | 中国科学院微电子研究所 | 栅极结构、半导体器件和两者的形成方法 |
| US8865581B2 (en) | 2012-10-19 | 2014-10-21 | Tokyo Electron Limited | Hybrid gate last integration scheme for multi-layer high-k gate stacks |
| CN103928326B (zh) * | 2013-01-10 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US9647094B2 (en) | 2013-08-02 | 2017-05-09 | University Of Kentucky Research Foundation | Method of manufacturing a semiconductor heteroepitaxy structure |
| KR102099881B1 (ko) | 2013-09-03 | 2020-05-15 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
| US9236453B2 (en) * | 2013-09-27 | 2016-01-12 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
| CN108028214B (zh) * | 2015-12-30 | 2022-04-08 | 玛特森技术公司 | 用于毫秒退火系统的气体流动控制 |
| DE102016101670B4 (de) | 2016-01-29 | 2022-11-03 | Infineon Technologies Ag | Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements |
| DE102016104520B4 (de) | 2016-03-11 | 2022-07-14 | Infineon Technologies Austria Ag | Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements |
| TWI713117B (zh) * | 2017-01-05 | 2020-12-11 | 聯華電子股份有限公司 | 製作金屬閘極結構的方法 |
| WO2020081040A2 (en) * | 2017-12-26 | 2020-04-23 | Intel Corporation | Switching device having gate stack with low oxide growth |
| US20190206691A1 (en) * | 2018-01-04 | 2019-07-04 | Applied Materials, Inc. | High-k gate insulator for a thin-film transistor |
| CN114649219A (zh) * | 2020-12-17 | 2022-06-21 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN113042160A (zh) * | 2021-03-10 | 2021-06-29 | 南京华东电子真空材料有限公司 | 一种应用于极紫外设备的吸气剂及制备装置 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5348894A (en) * | 1993-01-27 | 1994-09-20 | Texas Instruments Incorporated | Method of forming electrical connections to high dielectric constant materials |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US5989984A (en) * | 1997-10-07 | 1999-11-23 | Lucent Technologies, Inc. | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power |
| US6300244B1 (en) * | 1998-05-25 | 2001-10-09 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| US6373111B1 (en) * | 1999-11-30 | 2002-04-16 | Intel Corporation | Work function tuning for MOSFET gate electrodes |
| US20020197935A1 (en) * | 2000-02-14 | 2002-12-26 | Mueller Brian L. | Method of polishing a substrate |
| JP5088993B2 (ja) * | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7052943B2 (en) * | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US20030155655A1 (en) * | 2002-02-20 | 2003-08-21 | International Business Machines Corporation | Integrated, active, moisture and oxygen getter layers |
| US20030183915A1 (en) * | 2002-04-02 | 2003-10-02 | Motorola, Inc. | Encapsulated organic semiconductor device and method |
| US7063893B2 (en) * | 2002-04-29 | 2006-06-20 | Cardinal Cg Company | Low-emissivity coating having low solar reflectance |
| US7091110B2 (en) * | 2002-06-12 | 2006-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer |
| US6645857B1 (en) * | 2002-07-22 | 2003-11-11 | Lsi Logic Corporation | Key hole filling |
| US7374976B2 (en) * | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| US20040152240A1 (en) * | 2003-01-24 | 2004-08-05 | Carlos Dangelo | Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits |
| US6797572B1 (en) * | 2003-07-11 | 2004-09-28 | Advanced Micro Devices, Inc. | Method for forming a field effect transistor having a high-k gate dielectric and related structure |
| KR100538444B1 (ko) * | 2003-12-31 | 2005-12-22 | 동부아남반도체 주식회사 | 비아 홀 및 트렌치 형성 방법 |
| CN1691277B (zh) * | 2004-03-26 | 2010-05-26 | 株式会社半导体能源研究所 | 用于制造半导体器件的方法 |
| US7279413B2 (en) * | 2004-06-16 | 2007-10-09 | International Business Machines Corporation | High-temperature stable gate structure with metallic electrode |
| US20060154093A1 (en) * | 2005-01-13 | 2006-07-13 | General Electric Company | Multilayered environmental barrier coating and related articles and methods |
| US7160779B2 (en) * | 2005-02-23 | 2007-01-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| TWI271778B (en) * | 2005-09-09 | 2007-01-21 | Ind Tech Res Inst | A semiconductor structure and a method thereof |
| CN1949532A (zh) | 2005-10-12 | 2007-04-18 | 财团法人工业技术研究院 | 半导体结构及其制造方法 |
| WO2007096996A1 (ja) * | 2006-02-24 | 2007-08-30 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置及びその製造方法 |
| US7989094B2 (en) * | 2006-04-19 | 2011-08-02 | Cardinal Cg Company | Opposed functional coatings having comparable single surface reflectances |
| JP2008060220A (ja) * | 2006-08-30 | 2008-03-13 | Disco Abrasive Syst Ltd | ゲッタリング層形成装置 |
| US7611972B2 (en) * | 2006-11-29 | 2009-11-03 | Qimonda North America Corp. | Semiconductor devices and methods of manufacture thereof |
| US20080183235A1 (en) * | 2007-01-31 | 2008-07-31 | Stancer Christopher C | Insulative shroud for plate-type electrodes adapted for chronic implantation |
| US20090152651A1 (en) * | 2007-12-18 | 2009-06-18 | International Business Machines Corporation | Gate stack structure with oxygen gettering layer |
| US8679962B2 (en) * | 2008-08-21 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
-
2008
- 2008-10-23 US US12/257,165 patent/US7989321B2/en active Active
-
2009
- 2009-05-13 TW TW098115788A patent/TWI390630B/zh active
- 2009-05-26 CN CN200910141835.8A patent/CN101661883B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI553875B (zh) * | 2010-08-06 | 2016-10-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI595670B (zh) * | 2010-08-06 | 2017-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI390630B (zh) | 2013-03-21 |
| CN101661883B (zh) | 2015-09-02 |
| US7989321B2 (en) | 2011-08-02 |
| US20100048010A1 (en) | 2010-02-25 |
| CN101661883A (zh) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201009936A (en) | Semiconductor device gate structure including a gettering layer | |
| CN103022102B (zh) | 用于超薄界面介电层的多层清除金属栅极堆叠件 | |
| US7229871B2 (en) | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors | |
| CN102969347B (zh) | 提供具有多阻挡层的金属栅极器件的技术 | |
| TW201015668A (en) | Method for N/P patterning in a gate last process | |
| TW201123277A (en) | Methods for fabricating integrated circuit devices | |
| US20100052079A1 (en) | Semiconductor devices and fabrication process thereof | |
| TW201009956A (en) | Integrated circuit metal gate structure and method of fabrication | |
| CN101097953A (zh) | 半导体元件 | |
| TW201123448A (en) | Gate electrode for field effect transistor and field effect transistor | |
| WO2003079444A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication | |
| TW201110324A (en) | Semiconductor device and CMOS device and integrated circuit | |
| KR20140028992A (ko) | 텅스텐 게이트전극을 구비한 반도체장치 및 그 제조 방법 | |
| TW200847331A (en) | Semiconductor device and method of manufacturing the same | |
| TW201015624A (en) | Method for fabricating a semiconductor device and semiconductor device therefrom | |
| TW201729238A (zh) | 半導體元件結構及其形成方法 | |
| TW200845387A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| CN100449784C (zh) | 半导体器件及其制造方法 | |
| CN101317272A (zh) | 半导体器件及其制造方法 | |
| CN100585876C (zh) | 制造半导体器件的方法 | |
| CN105529253B (zh) | 半导体器件的形成方法 | |
| JP2010182822A (ja) | 半導体装置およびその製造方法 | |
| JP4819566B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006313784A (ja) | 半導体装置およびその製造方法 | |
| CN203134802U (zh) | 一种半导体结构 |