TW201009905A - Method for making metal gate stack of semiconductor device - Google Patents

Description

201009905 六、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體元件的製造方法，特別係關 於半導體元件的金屬閘極堆疊的製造方法。 I先前技術】 當例如金屬氧化半導體場效應電晶體 (metal-oxide-semiconductor field-effect transistor; 鲁 MOSFET)的半導體元件隨著各種技術節點（technology node)的改變而微縮化時，高介電常數(highk)介電材料及 金屬被用來形成閘極堆4 (gate stack)。於一形成金屬閑極 堆疊(metal gate stack)的方法中，需進行多個乾姓刻步驟 及渣蝕刻步驟。舉例雨言，當蓋層設置於high k介電材 料層及金屬閘極層之間時，需要在兩個乾蝕刻步驟之間 進行一溼蝕刻步驟以移除蓋層，並減少嚴重影響產品特 性的殘餘物。因此，為形成金屬閘極堆疊，需要進行多 • 重蝕刻步驟且應用多個蝕刻裝置。於此例子中，蝕刻方 法包括一乾姓刻步驟、一渔#刻步雜、以及一第二乾姓 刻步雜。然而，如此金厲閘極钱刻方法具有製程複雜及 製造週期時間長的缺點，且提高了製造成本。 【發明内容】 本發明提供一種形成半導體元件的金屬閘極堆疊的 方法包括下列步驟：於一#刻腔室内’藉由一圖案化 罩幕的定義閘極區的開口對一半導髏基底進行一第一乾 0503-A34092TWF/hhchiang 3 201009905 蝕刻步驟，以移除位於該半導體基底上的一多晶矽層及 一金屬閘極層；於該蝕刻腔室内提供一水蒸氣至該半導 體基底，以移除位於該半導體基底上的一蓋層；以及於 該蝕刻腔室内對該半導體基底進行一第二乾蝕刻步驟， 以移除一高介電常數(highk)介電材料層。 本發明也提供一種形成半導體元件的金屬閘極雄疊 的方法，包括下列步驟：於一蝕刻腔室内，藉由一圖案 化罩幕的定義閘極區的開口對一半導體基底進行一第一 乾蝕刻步驟，以移除位於該半導體基底上的一閘極金屬 層；於該蝕刻腔室内提供一氧電漿及氬電漿中的至少一 個至該半導體基底，以移除一蓋層；於該蝕刻腔室内對 該半導體基底進行一第二乾蝕刻步驟，以移除一 high k 介電材料層；以及對該半導體基底進行一濕蝕刻步驟以 移除一聚合殘餘物。 本發明還提供一種形成半導體元件的方法，包括下 列步驟：於一蝕刻腔室内對一半導體基底進行一第一乾 蝕刻步驟以移除位一金屬閘極層；於該蝕刻腔室内提供 一水蒸氣、氧電漿、及氬電漿中的至少一個至該半導體 基底以移除一蓋層；以及於該蝕刻腔室内對該半導體基 底進行一第二乾蝕刻步驟以移除一 high k介電材料層， 藉此形成一閘極堆疊。 【實施方式】 有關各實施例之製造和使用方式係如以下所詳述。 然而，值得注意的是，本發明所提供之各種可應用的發 0503-A34092TWF/hhchiang 4 201009905 明概念係依具體内文的各種變化據以實施，且在此所討 論的具體實施例僅是用來顯示使神製造本發明的 方法不用丄x限制本發明的範®。以下係透過各種阖 示及例式說明本發明較佳實施例的製造過程。 在本發明 各種不同之各種實施例和圖示中，相同的符號代表相同 或類似的7〇件°此外’當—層材料層是位於另一材料層 或基板之上時’其可以S直接位於其表面上或另外插入 有其他中介層。 第1圖為根據本發明概念所構成的一實施例的方法 100的流程圖，用以形成具有金屬閘極堆叠（metal gate staekW + H件第2圖為—實施賴形成的具有金 屬閘極堆#的半導體結構巧。的剖面圖。半導體元件的 形成方法100係參照第】油及第2圖作說明。 方法100起始於步驟102，提供一半導體基底210。 半導體基底210包括矽。半導體基底21〇也可包括鍺 (gennanium)或石夕鍺（silic〇n germanium)e於其他實施例 中’可使用其他半導體材料用作半導體基底21〇，例如錢 石（diamond)、碳化梦（sjjicon carbide; SiC)、神化嫁 (gallium arsenic; GaAs)、磷砷化鎵（gallium arsenic phosphorous; GaAsP)、砷化鋁銦(alumiimm indium arsenic; AlInAs)、神化紹鎵（aluminum gallium arsenic; AlGaAs)、鱗化鎵姻（gallium indium phosphorus; GalnP)、 或其其他適合的組合。 方法100進行至步驟104,於半導體基底210上形成 多個金屬閘極堆疊材料層Cmetal-gate-stack material 0503-A34092TWF/hhchiang 5 201009905 layers)。於一實施例中，高介電常數(high k)介電材料層 形成於半導體基底上。金屬閘極層形成於high k介電材 料層上。此外，蓋層更插介於high k介電材料層及金屬 閘極層之間。high k介電材料層是以適當的方法形成，例 如原子層沉積法（atomic layer deposition; ALD)。其他形 成high k介電材料層的方法包括金屬有機化學氣相沉積 法（metal organic chemical vapor deposition; MOCVD)、物 理氣相沉積法（physical vapor deposition; PVD)、紫外光臭 氧氧化法（ultraviolet UV-Ozone Oxidation)、及分子束磊 ❹ 晶法(molecular beam epitaxy; MBE)。於一實施例中，high k介電材料包括氧化給(hafnium oxide; Hf〇2)。於其他實 施例中’ high k介電材料-包括氧化銘（aiuminuin oxide; Al2〇3) °或者是’ high k务電材料包括金屬氣化物（metal nitride)、金屬梦化物(metai Snicate)、或其他金屬氧化物 (metal oxide)。 金屬閘極層是以PVD法或其他適合的方法形成。金 屬閘極層包括氮化鈦(titaniUm以廿他）。於其他實施例參 中’金屬閘極層包括氮化组（tantaluin ni廿丨和）、氮化n (molybdenum nitride)、或氮化紹鈦（titanium aluminum mtnde)。蓋層插介於high k介電材料層及金屬閘極層之 間蓋層包括氧化綱(lanthanum 〇xide; LaO)。蓋層也可包 括其他適合的材料。 第2圖顯示一實施例的金屬閘極層，並敘述如下。 •薄熱氧化砍層212形成於矽基底 210上。以ALD法或其 他適σ的方法於熱氧化妙層212上形成high k介電材料 0503-A34092TWF/hhchiane δ 6 - 201009905 層214。high k介電材料包括氧化給(財〇2)或其他適合的 材料。蓋層216形成於higli k介電材料層214 土。蓋層 包括氧化韻或其他適合的材料。以PVX)法或其他適合的 方法於蓋層216上形成金屬閘極層218。金屬閘極層包括 氮化欽或其他前述適合的材料。以CVD法或其他適合的 方法於金屬閘極層218上形成多晶發層220。 方法100進行至步驟106,於一乾蝕刻裝置中，尤其 是於一乾姓刻腔室中，利用具有多個開口的圖案化罩幕 ⑩ 222進行第一乾蝕刻步驟，以圖案化多晶矽層220及金屬 閘極層218。第一乾蝕刻步驟移除位於圖案化罩幕的開口 内的多晶矽層及金屬閘極層。於一實施例中，第一乾蝕 刻步驟利用含氟雩漿（fluorine-containing plasma)移除多 晶矽層及金屬閘極層。尤其是’第一乾蝕刻步驟是使用 氟碳電漿（fluorocarbon plasma)。於一實施例中，蝕刻氣 體包括CF4。於其他實施例中，是分開進行兩個具有不 同蝕刻氣體的蝕刻步驟’以分別蝕刻多晶矽層及金屬閘 鲁極層。舉例而言，蝕刻多晶矽的氣體可包括Cl2、ΗΒτ、 〇2、或其組合。 圖案化罩幕222形成於多層的金屬閘極堆疊層 (multiple metal-gate-stack layers)上。於一實施例中，圖 案化罩幕222形成於多晶矽層220上，如第2圖所示。 於一實施例中，圖案化罩幕層222包括以微影 (photolithography)步驟所形成的圖案化光阻層。微影步驟 可包括光阻層塗佈、軟烤（soft baking)、遮罩對準、曝光、 曝光後烘烤（post-exposuTe baking)、顯影（developing 0503-A34092TWF/hhchiang 7 201009905 photoresist)及硬烤（hard baking)步驟。也可以例如無光罩 微影（maskless photolithography)、電子束刻寫 (electron-beam writing)、離子束刻寫（ion-beam writing) 及分子轉印（molecular imprint)的其他適合的方法進行或 取代微影曝光步驟。 於其他實施例中，圖案化罩幕層222包括圖案化硬 罩幕層。於一實施例中，圖案化罩幕層222包括氮化矽。 於形成圖案化氮化矽硬罩幕的例子中，係以低壓化學氣 相沉積法（low pressirre chemical vapor deposition; LPCVD)❺ 於多晶矽層上形成氮化矽層。在以CVD法形成氮化矽層 的步驟中’所使用的前驅物包括二氯矽烷 (dichlarosilane ; DCS 或，SiH2Cl2)、雙叔丁基氨基矽烷 (bis(TeTtiaryButylAmino)Silaiie ; BTBAS 或 C8H22N2Si)、 及二矽烷disilane(DS或SizH6)。接著利用微影步驟將光 阻層圖案化，並進行蝕刻步驟蝕刻位於圖案化光阻層的 開口内的氮化矽以進一步圖案化氮化矽層。或者，可利 用其他介電材料作為圖案化硬罩幕。舉例雨言，可以氮⑩ 氧化珍（silicon oxynitride)用作硬罩幕。 方法100進行至步驟108,於相同的乾蝕刻裝置中提 供水蒸氣（HA steam)至半導體結構2〇〇以圖案化蓋層 216。於一實施例中，步驟108係於進行第一乾蝕刻步驟 的相同㈣腔室中進行。位於圖案化罩幕層222的開口 内的蓋層216係於此步驟中以水蒸氣移除。優點是於 先前餘刻步驟所形成的聚合殘餘物（p〇lymeric residue)可. 實質上同樣地以水蒸氣移除。網/氧化鑛可與水蒸氣反 〇503-A34092TWF/hhchiang 201009905 . 麵刻腔室將排氣 應且藉此移除。可於低壓環境下自 (exhaustive gas)抽出。 除了水蒸氣，方法1 〇 0亦可於相同的乾餘置内, 特別係於相同的乾融刻腔室内，使用氣電、 案化半導體結構200的蓋層216。位於圖鸯S氨電衆圖 系化罩幕層的聞 口内的蓋層216是藉由氧電漿或氬電衆 丁^从移除。/以 先前所述的’聚合殘餘物實質上也同樣地 氬電漿予以移除。氧電漿或氬電漿係於室^ 電漿或 體結構20(^或者，氧電漿或氬電漿可於介於約 5(TC的溫度下供至半導體結構200。 ^ 方法100進行至步驟110,於相同的乾蝕刻裝置内， 特別係於相同的乾姓刻腔f内，進行第二乾蝕刻步驟以 圖案化high k介電材料層214。第二乾餘刻步辣係調整钱 刻劑及蝕刻環境以有效的移除high k介電材料層。位於 圖案化罩幕的開口内的high k介電材料層實質上係藉由 第二乾钮刻步驟予以移除。於一實施例中，第二乾#刻 步驟是利用含氟電黎移除higli k介電材料層。於其他實 施例中，第二乾蝕刻步驟是利用含有氟、氯及惰性氣體 中的至少一個氣體移除high k介電材料層。 方法100進行至步驟112,進行濕蝕刻步驟以移除位 於基底及/或金屬閘極堆疊的侧壁上的聚合殘餘物威其 他殘餘物。此濕姓刻步驟係設計用以有效的移除聚合殘 餘物或其他污染物。舉例雨言，此濕姓刻步雜孫使用含 有氩氧化錄（ammonium hydroxide; NH4OH)及過氧化* I (peroxide; H202)的SCI溶液。於其他實施例中，此满妙 0503-A34092TWF/hhchiang 9 201009905 刻步驟可使用一含有硫酸（sulfuric acid; H：2SCX〇及過氧化 氫(peroxide; H2〇2)的溶液。濕蝕刻步驟可於一濕蝕刻裝 置内進行。 於此方法中’用以移除金屬閘極層的第一乾蝕刻步 驟、用以移除high k介電材料層的第二乾蝕刻步驟、及 以水蒸氣或氧/氬電漿移除蓋層的蝕刻步驟係整合於相 同蝕刻裝置，特別係相同蝕刻腔室内進行，因此簡化了 製程且縮短週期時間，此外，更降低了製造成本。所述 方法利用水蒸氣或氧/氬電漿施於半導體結構以有效移 ❹ 除例如LaO的蓋層及聚合殘餘物。應了解的是，於此所 討論的實施例包括幾種不同的實施例，而並非所有的實 施例都具有特別的優點。 雖然未顯示出，本發明實施例亦可包含其他步驟以 形成多個摻雜區域，例如源極及没極區，或形成例如多 重内連線（multilayer interconnection; MLI)的元件。於一 實施例中1輕推雜〉及極（lightly doped drain; LDD)區係於 閘極堆4形成之後形成。閘極間隙壁（gate spacer)可形成 Θ 於金屬閘極堆疊的側壁上。接著，源極及汲極區實質上 對準於間隙壁的外側邊緣形成。閘間隙壁可具有多層結 構，且可包含氧化矽、氮化矽、氮氧化矽或其他介電材 料。具有η型摻雜質或p型摻雜質的摻雜源極及汲極區 域及LDD區係利用例如離子植入的一般捧雜方式形成。 用以形成相關的摻雜區域的Ν型摻雜質可包括璘、神及 /或其他材料。Ρ型摻雜質可包括硼、銦及/或其他材料。 接著形成多重内連線。多重内連線包括垂直的内連 0503-A34092TWF/hhchiang 10 201009905 線，例如一般的介層窗（via)或接觸窗（c〇ntact)，並包括水 平的内連線’例如金屬線(metal lines)。可使用包括銅、 鎢及金屬矽化物（silicide)的導電材料形成各種内連線元 件。於一實施例中’係利用鎮嵌法（damascene)形成銅相 關的多重内連線結構。於其他實施例中，係利用鎢於接 觸洞内形成鶴插塞(plug)。 半導體結構可更包含額外的隔離元件以將每個元件 互相隔離。隔離元件可包括不同的結構，並可利用不同 聲的製造技術予以形成。舉例而言，隔離元件可包括淺溝 槽隔離（shallow trench isolation; STI)元件。STI 的形成步 驟可包括於基底内餘刻出溝槽，以及以例如氧化梦、氮 化矽或氮氧化穸的絕緣材科填充溝槽。所填充的溝槽可 ； ' 具有多層結構’例如具有熱氧化襯層並以氮化矽壤充溝 槽。於一實施例中’ STI結構可利用一連績的步驟形成， 例如：成長墊氧化物(pad oxide)、以低壓化學氣相沉積法 (LPCVD)形成氮化層、利用光阻及罩幕圖案化STI開口、 * 於基底内蝕刻出溝槽、選擇性的成長熱氧化溝槽襯墊層 (thermal oxide trench liner)以增進溝槽介面（trencli interface)特性、以CVD法形成氧化物以填充溝槽、利用 化學機械研磨法（chemical mechanical planarization ; CMP) 進行回蚀刻步驟、及利用氮化物剝離法（nitride stripping) 法留下STI結構。 半導體結構200僅為可利用方法1〇〇中的各種概念 的元件中的其中一個例子。半導體結構200及其製造方 法100可應用於其他具有high k及金屬閘極元件的半導 0503-A34092TWF/hhchiang 11 201009905 體元件，例如應變半導體基底（strained semiconductor sulrstrate)、異半導體元件(hetero-semiconductor device)、 或無應力絕緣結構（stress-free isolation structure)。 本發明並非限於包括MOS電晶體的半導體結構的應 用，而更可延伸至其他具有金屬閘極堆疊的積體電路。 舉例而言，半導體結構200可包括動態隨機存取記憶體 (dynamic random access memory; DRAM)單元、單電子 電晶艘（single electron transistor; SET)、及 / 或其他微電 子元件（microelectronic device)(於此統稱為微電子元 _ 件）。於其他實施例中，半導體結構200包括鰭式場效 電晶體（FinFET transistor)。當然，本發明的概念亦可應 用於可取得的其他類型的電晶體，包括單閘極電晶體 (single-gate transistor)、雙閘極電晶體（double-gate transistoT)及其他多閘極電晶體（multiple-gate transistor)，且可使用於不同的應用中，包括感測單元 (sensor cell)、記憶體單元（memory cell)、邏輯單元（logic cell)及其他的應用。 ❹ 雖然本發明的實施例揭露如上，然其並非用以限定 本發明，任何熟悉此項技藝者，在不脫離本發明之精神 和範圍内，當可做些許更動與潤飾。於一實施例中，係 利用本發明的方法形成η型金屬氧化半導體場效電晶體 (metal-oxide-semiconductor field-effect-transistor; NMOSFET)。於其他實施例中，係於先形成閘極的方法 (gate-first process)中利用本發明的方法形成金屬閘極堆 疊，其中係以方法1〇〇形成金屬閘極堆疊，且其保留於 0503-A34092TWF/hhchiang 12 201009905 最終的結構中。於其他實施例中，係於混成方法(hybrid process)中利用本發明的方法形成金屬閘極堆疊，其中係 以方法1〇〇形成第一型金屬閘極堆疊（例如N〇M〇S金 屬閘極堆疊），且其保留於最終的結構中。所形成的第 二型金屬閘極堆疊（例如P0M0S金屬閘極堆疊）係視為 虛置閘極結構（dummy gate structuTe)，因此能進行源/汲 極離子摻雜步驟及退火步驟。接著，移除部份的虛置閘 極結構，並以適合的材料再填充（refiU)虛置閘極溝槽 (dummy gate trench)。舉例而言，將PM0S區域内的多晶 碎層及金屬層移除後’以p金屬再填充並更以例如銅的 另一金屬填充以形成PM0S金屬閘極堆疊。 於其他實施例中，半*導體基底可包括磊晶層。舉例 而吞’基底可具有覆蓋塊单導體(bulk semiconductor)的i 晶層。再者’可對基底施予應力以增強性能。舉例雨言， 磊晶層可包括相異於塊半導體的半導體材料，例如，以 錄化破（silicon germanium)覆蓋塊矽（bulk silicon) ’ 或者 是’矽層覆蓋以包含選擇性磊晶成長（SEG)的步驟所形成 的塊錯化珍（bulk silicon germanium)。再者，基底可包括 例如埋藏介電層的絕緣層上覆半導體 (semiconductor-on-insulator; SOI)結構。或者是，基底可 包括例如埋藏氧化層（buried oxide; BOX)的埋藏介電 層’其可藉由被稱為埋藏氧化層氧植入隔離（separation by implantation of oxygen; SIMOX)的方法、晶圓接合法 (wafer bonding) * 選擇性蟲晶成長法（selective epitaxial growth; SEG)或其他合適的方法所形成。 0503-A34092TWF/hhchiang 13 201009905 因此，本發明提供形成半導體元件的金屬閘極堆疊 的方法。本發明的方法包括在一蝕刻腔室内，藉由一圖 案化罩幕用以定義閘極區的開口對一半導體基底進行一 第一乾蝕刻步驟，以移除位於該半導體基底上的一多晶 矽層及金屬閘極層；於該蝕刻腔室内提供一水蒸氣至該 半導體基底，以移除位於該半導體基底上的一蓋層；以 及於該蝕刻腔室内對該半導體基底進行一第二乾蝕刻步 驟，以移除一 high k介電材料層。 所述方法更包括在進行該第二乾蝕刻步驟後，對該 ⑩ 半導體基底進行一濕蝕刻步驟以移除聚合殘留物。於一 實施例中，該蓋層包括氧化鑛(Lanthanum oxide; LaO)。 該提供水蒸氣的步驟可提供水至該蓋層，且蝕刻速率大 於約30埃/每分鐘(angstrom per minute)。於一實施例中， 該半導體元件係一 N型金屬氧化半導體場效應電晶體 (NM0SFET) 〇該金屬閘極層可包括氮化鈦（titanium nitride)。該金屬閘極層可包括一擇自由說化组（tantalum nitride)、氮化顧（molybdenum nitride)、及鈦紹氮化物 ⑩ (titanium almninum nitride)所構成之群組的導電材料。該 提供水蒸氣的步驟可包括提供該半導體基底於一高於約 100C的溫度。該圖案化硬罩幕可包括氮化梦。 本發明亦提供形成半導體元件的金屬閘極堆疊的另 一實施例。所述方法包括在一蝕刻腔室内，藉由一圖案 化罩幕用以定義閘極區的開口對一半導體基底進行一第 一乾蝕刻步驟，以移除位於該半導體基底上的一閘極金 屬層；於該蝕刻腔室内提供氧電漿或氬電漿中的至少一 0503-A34092T^F/hhchiang 14 201009905 個至該半導體基底，以移除位一蓋層；於該蝕刻腔室内 對該半導體基底進行一第二乾蝕刻步驟，以移除一 high k 介電材料層；以及對該半導體基底進行一濕蝕刻步驟以 移除聚合殘留物。 於上述方法的多個實施例中，該蓋層可包括氧化 鋼。該金屬閘極層可包括可包括一擇自由氮化组、氮化 鉬、及鈦鋁氮化物所構成之群組的導電材料。該第一乾 蝕刻步驟可包括進行該第一乾蝕刻步驟以更移除位於該 Φ 金屬閘極層上的一多晶梦層。 本發明還提供形成半導體元件的另一實施例。上述 方法包括在一蝕刻腔室内，對一半導體基底進行一第一 乾蝕刻步驟，以移除一傘屬閘極層；於該蝕刻腔室内提 供水蒸氣、氧電漿及氬電漿中的至少一個至該半導體基 底，以移除位一蓋層；以及於該蝕刻腔室内對該半導體 基底進行一第二乾蝕刻步驟以移除一 high k介電材料 層，藉此形成一金屬閘極堆疊。 * 上述方法可更包括於進行該第一乾蝕刻步驟前，圖 案化位於該金屬閘極層上的一罩幕層以定義一圖案區 域。上述方法可更包括在進行該第二乾蝕刻步驟後，於 一溼蝕刻裝置内對該半導體基底進行一溼蝕刻步驟以移 除聚合殘餘物。蓋層可包括氧化鑭。該第一乾蝕刻步驟 可包括對位於該金屬閘極層上的一多晶矽層進行該第一 乾蝕刻步驟。於一實施例中，該金屬閘極堆疊係 NMOSFET的金屬閘極結構。該金屬閘極層可包括氮化 欽0 0503-A34092TWF/hhchiang 15 201009905 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟悉此項技藝者，在不脫離本發明 之精神和範圍内，當可做些許更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。

0503-A34092TWF/hhchiang 16 201009905 【圖式簡單說明】 第1圖為根據本發明概念所構成的一實施例的方法 100的流程圖，用以形成具有金屬閘極堆疊的半導體元 件。 第2圖為根據本發明概念的一實施例，其所形成的 具有金屬閘極堆疊的半導體結構的剖面圖。 【主要元件符號說明】 ❿ 210〜基底； 212〜氧化矽層； 214〜高介電常數介電材料層； 216〜蓋層； k 218〜金屬閘極層；' 220〜多晶矽層； 222〜圖案化罩幕。

0503-A34092TWF/hhchiang 17

Claims (1)

1. 201009905 七、申請專利範圍： 1. 一種形成半導體元件的金屬閘極堆疊的方法，包 括下列步驟： 於一蝕刻腔室内，藉由一圖案化罩幕的定義閘極區 的開口對一半導體基底進行一第一乾蝕刻步驟，以移除 位於該半導體基底上的一多晶梦層及一金屬閘極層； 於該蝕刻腔室内提供一水蒸氣至該半導體基底，以 移除位於該半導體基底上的一蓋層；以及 於該蝕刻腔室内對該半導體基底進行一第二乾蝕刻 ⑩ 步驟，以移除一高介電常數(highk)介電材料層。 2. 如申請專利範圍第1項所述之形成半導體元件的 金屬閘極堆疊的方法，更包括於進行該第二乾蝕刻步驟 後，對該半導體基底進行二濕蝕刻步驟以移除一聚合殘 餘物。 3. 如申請專利範圍第1項所述之形成半導體元件的 金屬閘極堆疊的方法，其中該蓋層包括氧化鋼。 1如申請專利範圍第1項所述之形成半導體元件的 ❿ 金屬閘極堆疊的方法，其中該提供水蒸氣的步驟包括提 供水至該蓋層，且具有大於約30埃/每分鐘（angstrom per minute)的#刻速率。 5. 如申請專利範圍第1項所述之形成半導體元件的 金屬閘極堆疊的方法，其中該半導體元件係一 N型金屬 氧化半導體場效應電晶體。 6. 如申請專利範圍第1項所述之形成半導體元件的· 金屬閘極堆疊的方法，其中該金屬閘極層包括氮化鈦。 0503-A34092TWF/hhchiang 18 201009905 7. 如申請專利範圍第1項所述之形成半導體元件的 金屬閘極堆查的方法，其中該金屬閘極層包括一擇自由 氮化组(tantalum nitride).、氮化顧（molybdenum nitride)、 及敛銘氮化物（titanium aluminum nitride)所構成之群組 的導電材料。 8. 如申請專利範圍第1項所述之形成半導體元件的 金屬閘極堆疊的方法，其中該提供水蒸氣的步驟包括使 該半導體基底的溫度高於約1〇〇。(：。 • 9.如申請專利範圍第1項所述之形成半導體元件的 金屬閘極堆疊的方法’其中該圖案化硬罩幕包括氮化梦。 10. —種形成半導體元件的金屬閘極堆疊的方法，包 括下列步驟： 於一蝕刻腔室内’藉由一圖案化罩幕的定義閘極區 的開口對一半導體基底進行一第一乾银刻步驟，以移除 位於該半導體基底上的一閘極金屬層； 於該蝕刻腔室内提供一氧電漿及氬電漿中的至少一 ® 個至該半導體基底，以移除一蓋層； 於該蝕刻腔室内對該半導體基底進行一第二乾姓刻 步驟’以移除一 high k介電材料層；以及 對該半導體基底進行一濕钱刻步驟以移除一聚合殘 餘物。 11·如申請專利範圍第1〇項所述之形成半導體元件 的金屬閘極堆疊的方法，其中該蓋層包括氧化鋼。 • 12·如申請專利範圍第1〇項所述之形成半導體元件 的金屬閘極堆疊的方法，其中該金屬閘極層包括一擇自 0503-A34092TWF/hhchiang 19 201009905 由氣化鈦（titanium nitride)、氮化钽（tantalum nitride)、氮 化鉬（molybdenum nitride)、及鈇銘氮化物（titanium aluminum nitride)所構成之群組的導電材料。 13. 如申請專利範圍第10項所述之形成半導體元件 的金屬閘極堆疊的方法，其中該第一乾蝕刻步驟包括進 行該第一乾蝕刻步驟以更移除位於該金屬閘極層上的一 多晶矽層。 14. 一種形成半導體元件的方法，包括下列步驟： 於一蝕刻腔室内對一半導體基底進行一第一乾蝕刻 _ 步驟以移除位一金屬閘極層； 於該蝕刻腔室内提供一水蒸氣、氧電漿、及氬電漿 中的至少一個至該半導體基底以移除一蓋層；以及 於該蝕刻腔室内對該半導體基底進行一第二乾蝕刻 步驟以移除一 high k介電材料層，藉此形成一閘極堆疊。 15. 如申請專利範圍第14項所述之形成半導體元件 的方法，更包括於進行該第一乾蝕刻步驟前，圖案化位 於該金屬閘極層上的一罩幕層以定義一閘極區。 ❿ 16. 如申請專利範圍第14項所述之形成半導體元件 的方法，更包括於該第二乾蝕刻步驟後，於一濕蝕刻裝 置中對該半導體基底進行一濕蝕刻步驟，以移除一聚合 殘餘物。 17. 如申請專利範圍第14項所述之形成半導體元件 的方法，其中該蓋層包括氧化鑭。 18. 如申請專利範圍第14項所述之形成半導體元件 的方法，其中該第一乾蝕刻步驟包括對位於該金屬閘極 0503-A34092TWF/hhchiang 20 201009905 層上的一多晶梦層進行該第一乾蚀刻步驟。 ' 19.如申請專利範圍第14項所述之形成半導體元件 的方法，其中該閘極堆疊係一 N型金屬氧化半導體場效 應電晶體的一閘極結構。 20.如申請專利範圍第14項所述之形成半導體元件 的方法，其中該金屬閘極層包括氮化鈦。

   0503-A34092TWF/hhchiang 21