TW201008117A - Hot swap controller with zero loaded charge pump - Google Patents

Description

201008117 六、發明說明： 【發明所屬之技術領域】 本發明係關於「熱插拔」控制器，且更明確地係關於 可自一板上（onboard)電荷幫浦抽取大約零電流之熱插拔。 「熱插拔」係指將一電路插入一電腦系統或自該處移除而 無需移除或關閉該系統者。 【先前技術】 " 過去，當將電路接入電腦或其他此類電子系統中及將 ® 其拔除時，需切離電源。由於當將一電路板或模組插入一 連接器或自該處移除而隨機建立與切斷接觸，可能損害電 路及/或系統，因此上述者係屬必要。可能發生的誤接電 源、大地、及信號輸入與輸出，則未獲控制。 然而，需要切離及之後再接上電源者相當麻煩，特別 對需要可能地依先後順序來關閉且之後再可能地依先後順 序來啓動整個系統者尤然，且重新建立狀態將耗費太多時 0 間。此外，關閉或啓動時之任何錯誤皆可能引發會損害電 路之高電流及電源突波。 現今，在不移除電源下，將電路、記憶體、控制器等 接入電子系統與拔除者，已屬常見。然而，這些熱插拔電 路需在此類系統中佔據極具價値的空間，且通常必須置於 其所保護的系統之外。 授予Bezzi等人（Bezzi)、發明名稱爲「熱插拔限流電 路及方法（Hot Swap Current Limit Circuits and Methods)」之 201008117 . · 美國專利案第6,400,203號，係針對可「熱插拔」之限流電 路。Bezzi在其第1圖中，圖示出其使用一感測電阻器Rsense 之發明的一範例。該感測電阻器係與負載電流串聯，且跨 接該感測電阻器之電壓係用於控制其中之負載電流。使用 一串聯感測電阻器限制該電路在正常作動期間之電壓動態 範圍、消耗功率及該電路之阻抗。 ' 授予Inn等（Inn)、發明名稱爲「藉自舉升壓來加速之 ' 金屬氧化物半導體電晶體斷開（Accelerated Turn-off of MOS ® Transistors by Bootstrapping)」之另一美國專利案第 6,275,395號，則描述另一限流電路。此電路亦使用一串聯 ' 負載電流之感測電阻器。其仍有如Bezzi專利者之類似限 制。 先前技藝電路將耗用過多的晶粒面積及功率，且同時 顯現出一高的傳輸型場效電晶體（pass FET)及串聯感測電 阻器「導通」阻抗（RDSon)。 Q 【發明內容】 本發明提供一種限制輸出電流電路，其包含可節省晶 粒面積及設計時間之小電荷幫浦。由於來自該電荷幫浦之 電流較小，因此可使用一較高電荷幫浦電壓，其可在相同 的傳輸型場效電晶體（pass FET)晶粒面積下，轉化成一較低 RDSon(—「導通」FET電阻）。此外，可實現一準確電流感 測方案，其保持負載電流限制之準確性、節省來自該電荷 幫浦之電流；及不使用—串聯感測電阻器一可保持電路動 201008117 « 態範圍且不致增加電路「導通」（RDS on)阻抗。 在一具體實施例中，相較於先前技藝，本發明自 Vcc 汲取較小電流，具有一較低RDS on阻抗，使用較高電壓、 及需耗用較小晶粒面積之較低電流，且屬較簡單設計。 作爲解說用地，形成一輸出電流之電流鏡，且與一參 考電流比較。當行經一傳輸型電晶體之輸出電流增加時， 該鏡像電流將增加。當該鏡像電流變得較該參考電流高 * 時，該電路將斷開該傳輸型電晶體。 ® 在一具體實施例中，使用一電荷幫浦CP，其輸出一電 壓Vcp，由此可抽取一電流Idc。Idc係鏡射成Iddc，該Iddc ' 將驅動該傳輸型電晶體之控制端子。當該傳輸型電晶體爲 一 FET時，Iddc將對與GATE相結合之雜散電容充電達 Vcp，其中Iddc將關斷。此時，Vcp上之僅有負載係電流源 Idc，且將允許可如漏電流及雜訊一般小之電流。 作爲解說用地，該限流電路包含一傳輸型電晶體，其 φ 連接於一輸入端與一輸出端之間。該傳輸型電晶體汲極係 連接至該輸入端，且其源極連接至該輸出端。一感測電晶 體係與該傳輸型電晶體並聯設置，而共用相同之汲極及閘 極接點。一電荷幫浦供應一電壓Vcp，由此抽取一電流idc。 Idc將由Iddc鏡射’該Iddc將驅動該等閘極接點來導通該 等傳輸型與感測電晶體二者。 一運算放大器，以其複數個輸入端連接至該傳輸型電 晶體源極與該感測電晶體源極輸出端，以維持該二點處之 201008117 電壓相等。如此，該感測電晶體中之電流爲該輸出電流之 一鏡像。 可形成一參考電流，且一比較器比較該鏡像電流與該 參考電流，及生成指示出哪一電流較高的一信號。作爲解 說用地，較優地可使用另一鏡像電流。 當該鏡像電流超過該參考電流時，該比較器導通一控 制電晶體，其驅動該等閘極接點，而斷開該傳輸型與該感 測電晶體。 熟知此項技藝之人士將理解到，僅管以下之詳細說明 將參考僅作爲解說用之具體實施例、圖式、及所使用之方 法，然本發明並非以這些具體實施例、及所使用之方法爲 限。更，本發明具廣泛範疇，且意欲僅由附屬申請專利範 圍中所提出者定義。 【實施方式】 第1圖係圖示出本發明之一具體實施例。在此’一傳 輸型場效電晶體（pass FET)2係置於Vin與Vout之間’且控 制可提供下游電子裝置（未顯示）之lout電流。

Vin、而非Vcp，可針對用於間接感測流經傳輸型FET 2 之電流的一準確電流感測電路供應電力’且當達到一設計 限値時，限制該電流。在正常作動期間，幾乎不由VcP取 出任何電流，如下所述者。 在無任何過電流狀態且如上述者之典型作動期間’一 電荷幫浦CP提供一電壓Vcp，且由該電壓抽取一電流1 dc。 201008117 該電流鏡射產生Iddc，由其驅動與GATE相結合之電容（未 顯示）。將該GATE驅達幾近於Vcp，隨後其將停止作爲一 電流源。電流源Idc將持續作動，以自Vcp汲取電流，但 Idc可爲小到與雜訊及漏電流相當者。 又考慮典型之作動，閘極信號係高達可導通傳輸型 FET 2與感測場效電晶體（sense FET)。該二電晶體之汲極皆 連接至Vin。一運算放大器4係由Vin供應電力，且其反相 輸入端於傳輸型FET 2源極處連結至Vout，及非反向輸入 端係連結至該感測FET之源極。運算放大器4將維持其輸 入端處之電壓差幾近於零，使傳輸型FET 2與該感測FET 互爲電流鏡。該感測FET之源極電流爲lout之一鏡像。如 熟知此項技藝之人士已知者，僅管電流鏡可具有相等電 流，惟其仍可設計成互爲比例者。 該運算放大器係一負迴授環境之一部份，其可使輸入 端處之電壓差保持幾近於零。該運算放大器之輸出端可驅 動FET T3之閘極，該FET係自該感測FET之源極汲入電 流。 倘譬如T3斷開，則來自該感測FET之源極電流將驅使 運算放大器4之非反相輸入端升高，直到T3導通爲止。倘 T3導通而將其汲極驅至大地，貝!J Vout將驅使該運算放大 器之反相輸入端高於非反相輸入端者，且造成該運算放大 器之輸出端變成較高而導通T3。如此，跨越該運算放大器 輸入端之電壓差將幾近於零。 201008117 又在典型作動下，運算放大器4之輸出端亦驅動T1之 閘極，其中Τ1與Τ3形成另一電流鏡。在這種情況下，Τ1 之汲極電流爲Klout、或lout之成比例鏡像（Κ係一比例因 數）。一參考電流Iref係自Vin經由R2汲取電流，且Klout 係自Vin經由R1抽取電流。可由第1圖看出，來自R1之 一輸入係饋入至一比較器8之反相輸入端。來自R2之輸入 係饋入至比較器8之非反相輸入端。在典型作動下，比較 器8之反相輸入係高於非反相輸入，且比較器8之輸出端 0C係低電位而使T2保持斷開。 第1圖之電路係設計成可感測到通過傳輸型FET 2之 電流何時過高，且回應以斷開傳輸型FET 2。當lout增高 時，Vout將降低而較難導通T3與Tl。Klout增加（lout之 一鏡像），且比較器8之反相輸入端處之電壓下降。當該下 降超出非反相輸入端上之電壓時，將驅使輸出端0C至高 電位，而導通T2，這接著又將斷開傳輸型FET 2之及感測 請了解到，此中提出之上述具體實施例係作爲範例 用，且其眾多變更及變型皆屬可能。緣是，本發明應以廣 闊角度觀之’而僅以此後隨附申請專利範圍所提出者定義。 【圖式簡單說明】 以上之發明說明係參考附屬圖式，其中： 第1圖係具體實施本發明一範例之槪略方塊圖。 【主要元件符號說明】 201008117

2 傳輸型場效電晶體 4 運算放大器 8 比較器 CP電荷幫浦

Claims (1)

1. 201008117 . · 七、申請專利範圍： 1. 一種限流電路，其包括： 一傳輸型電晶體，定義一第一輸入端、—第一輸出端、 及一第一控制端，其中該第一輸入端係連接至一輸入電 壓，且該第一輸出端輸送一輸出電流至一負載； 一感測電晶體，定義一第二輸入端、一第二輸出端、 " 及一第二控制端，其中該第二輸入端係連接至該第一輸 ' 入端，且該第二控制端係連接至該第一控制端； ® 一電荷幫浦，將該第一及該第二控制端驅至高電位， 其接著又導通該傳輸型及該感測電晶體： 一電流鏡電路，連接至該第一與該第二輸出端，及形 成該輸出電流之一鏡像電流； 一比較器，比較該鏡像電流與一參考電流，且產生指 不出哪一電流較另一者高之信號；及 一控制電晶體，當該鏡像電流超過該參考電流時，該 ^ 比較器使該控制電晶體導通，其中該控制電晶體驅動該 Ό 第一與該第二控制端，以斷開該傳輸型與該感測電晶體。 2. 如申請專利範圍第1項之電路，其中該輸入電壓係該電 路中除該等第一及第二控制端以外之供應電力。 3. 如申請專利範圍第1項之電路，其中該電荷幫浦包括可 產生一電壓且由其抽取一電流之電荷幫浦，該電流可鏡 射且該鏡像電流可將該第一及該第二控制端驅至高電 位，其中該鏡像電流將終止輸送電流。 4. 如申請專利範圍第1項之電路，其中形成該輸出電流之 -10- 201008117 ’ 可 端至 出接 輸連 一 端 第出 該輸 至其 接， 連端 :端出 括入輸 包輸二 路一第 電其該 鏡以至 流，接 電器連 該大端 的放入 流算輸 電運二 像一第 鏡其 自該第二輸出端接收電流之汲入電晶體，其中該運算放 大器係藉由以該運算放大器之輸出端控制該汲入電晶 體，而保持該第一輸出端與該第二輸出端相等，其中自 該第二輸出端至該汲入電晶體之電流係該輸出電流之鏡 像； 一汲入電流之鏡像電流，其亦爲該輸出電流之鏡像； 及 —參考電流； 其中該比較器係比較該參考電流與該鏡像電流。 5. 如申請專利範圍第1項之電路，其中所有該等電晶體皆 爲N型場效電晶體（N-type FETs)。 6. —種限流電路，其包括： 一傳輸型電晶體，定義一第一輸入端、一第一輸出端、 及一第一控制端，其中該第一輸入端係連接至一輸入電 壓，且該第一輸出端輸送一輸出電流至一負載； 一電流鏡電路，形成該輸出電流之一鏡像電流； 一比較器，比較該鏡像電流與一參考電流，且產生指 示出哪一電流較另一個高之信號；及 一控制電晶體，由該信號控制，其連接至該第一控制 端；其中當該鏡像電流超過該參考電流時，該比較器使 -11- 201008117 . » 該傳輸型電晶體斷開。 7 . —種限制一輸出電流之方法，該方法包括下列步驟： 使該輸出電流通過一傳輸型電晶體； 鏡射該輸出電流； 比較該鏡像電流與一參考電流，且產生指示出哪一電 流較另一個高之信號； ' 回應該比較，當該鏡像電流超過該參考電流時，控制 ' 一電晶體；及 ® 由該電晶體輸出一信號，斷開該傳輸型電晶體。 8 .如申請專利範圍第7項之方法，其更包括下列步驟： 由一第二電流鏡導通該傳輸型電晶體，其中該導通包含 無直流（DC)電流； 由一輸入電壓供應該輸出電流鏡及該比較電力；及 由一獨立電源供應該第二電流鏡電力。 ❹ -12-