TW201005832A - Method of fabricating strained silicon transistor - Google Patents

Description

201005832 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種半導體裝置，制是關於製作應變 矽電晶體的方:法。 【先前技術】 隨著半導體朝向微細化尺寸之發展，電晶體的閘極、 源極、汲㈣尺寸也隨著特徵尺寸的減小而跟著不斷地縮 小。但由於材料先天物理性質的限制，閘極、源極、汲極 的尺寸減小會造成電晶體元件中決定電流大小的載子量減 少’進而影響電晶體的效能。因此，提升載子遷移率以增 加MOS電晶體之速度已成為目前半導體技術領域中之— 大課題。 在目河已知的技術中，係有利用在通道中製造機械應 力，以提升載子遷移率的方法。例如，在矽基底上磊晶生 成一鍺化矽（silicon germanium ; SiGe)通道層，以形成一壓 細應變通道（compressive strained channel)，可以明顯地增 加電洞遷移率。或者在鍺化矽層上磊晶生成一矽通道 (silicon channel) ’ 以形成一伸張應變通道（tensUestrained channel)，則可以明顯地增加電子遷移率。 201005832 另外，亦有使用選擇性磊晶成長方法，於閘極形成之 後，在源極/汲極區域中嵌入摻雜鍺，形成受壓擠的應變矽 結構，以增進PMOS的電子遷移率。或在NMOS製程中進 行摻雜碳的矽選擇性磊晶嵌入源極/汲極區域中，形成拉伸 的應變矽結構，以增進電子遷移率。 ' 又或者另有使用在接觸洞餘刻停止層（contact etch stop layer，CESL)施加應力，使半導體基底上各電晶體的 通道產生伸張或壓縮的應變，而改進載子的遷移率。 然而，隨著金氧MOS電晶體之尺寸不斷朝向微型化發 展，對於MOS電晶體之速度需求亦不斷地增加，利用上述 習知技術所形成之壓縮應力或伸張應力，已難以達成所需 的程度。 【發明内容】 有鑑於此，申請人提出一種製作應變矽電晶體之方 法，以改善上述習知技術的缺點，進而提升M0S電晶體之 效能。 本發明提供一種製作應變矽電晶體之方法，首先，提 供一基底包含一第一電晶體區、一第二電晶體區以及一絕 6 201005832 緣物位於該第一電晶體區和該第二電晶體區之間，接著， 於該第一電晶體區之該基底内形成一第一應變矽層，然 後，於該第二電晶體區之該基底内形成一第二應變矽層， 之後，於該第一電晶體區形成一第一導電型態的電晶體， 最後於S亥第二電晶體區形成一第二導電型態的電晶體。 本發明另提供一種製作應變矽電晶體之方法，首先， 0 長1 (、基底包含一電晶體區以及一絕緣物位於該電晶體區 之外圍，然後，於該電晶體區之該基底内形成一應變矽層， 之後於該電晶體區形成一第一導電型態的電晶體。 本發明又提供一種製作應變矽電晶體之方法，首先提 供一基底包含一電晶體區以及一絕緣物位於該電晶體區之 外圍’其次於該電晶體區内進行一非晶矽化製程，接著， 0 於該電晶體區内形成一摻雜井，然後形成一應力層覆蓋該 電晶體區，之後進行一回火製程，以在該電晶體區之該基 底内形成一應變矽層並且活化該摻雜井内之摻質，最後移 除該應力層以及於該電晶體區形成一第一導電型態的電晶 本發明之應變石夕電晶體製程其特徵在於利用應力記憶 技術(SMT)所形成在電晶體區内的應變矽層之形成時點，係 在隔離結構，例如淺溝渠隔離結構，完成之後，而電晶體 7 201005832 還未形成之前。此外，利用本發明之製程，在進行摻雜井 離子佈植製程和非晶矽化製程時，可以使用同一個遮罩。 再者，本發明之應變矽電晶體製程中，可以在一次回火步 驟中同時趨入及活化摻雜井内之摻質並且在基底内形成應 變夺7層。 【實施方式】 請參考第1圖至第5圖，第1圖至第5圖為本發明第 一較佳實施例之製作應變矽電晶體之製程示意圖。 如第1圖所示，首先提供一基底10，例如一矽基底或 一絕緣層上覆石夕（SOI)基底等，而基底10表面定義有一第 一電晶體區12與一第二電晶體區14，接著進行淺溝隔離 結構(STI)等之隔離製程，例如利用蝕刻步驟先在基底10 ❹蝕刻出溝渠，再利用化學沉積製程，沉積一層氧化物填滿 溝渠以及覆蓋基底表面，接著再用化學機械研磨將前述的 氧化物磨平，以於基底10中形成淺溝隔離結構16等之絕 緣物加以隔離電晶體區12、14，其中第一電晶體區12係 為用來形成第一導電型悲之電晶體的主動區域’也就是 說，設置在第一電晶體區12内的電晶體為第一導電型態， 例如N型M0S電晶體；第二電晶體區14係為用來形成第 二導電型態的電晶體的主動區域，也就是說，設置在第二 8 201005832 電晶體區14内的電晶體為第二導電型態，例如P型MOS 電晶體。以下之實施例將以第一電晶體區12上的電晶體為 N型，第二電晶體區14上的電晶體為P型來舉例說明。 接著進行一非晶石夕化製程，例如以一全面性（blanket) 單一離子佈植製程，使用氣(xenon ; Xe)、氬（argon ; Ar)或 鍺(germanium ; Ge)等離子，全面性地同時佈植第一電晶體 Λ 區12與第二電晶體區14。其中，進行此單一離子的佈植 製程時，所使用之氙離子、氬離子或鍺離子之濃度為大於 1Ε14，其能量為大於lOkev。 然後，如第2圖所示，於基底10之第一電晶體區12 與第二電晶體區14上分別形成一第一應力層18和一第二 應力層20。第一應力層18包含一第一石夕氧廣22和一第一 氮化矽層24，其中第一氮化矽層24具有一伸張應力，且 參位於第一矽氧層22上，而第一矽氧層22之功用在於作為 I虫刻停止層或緩衝層，避免第一氮化石夕層24中的應力過 大，造成基底10的結構損壞。根據不同的產品要求，第一 矽氧層22可選擇性的形成。也就是說，第一應力層18亦 可以只包含第一氮化矽層24。同樣的，第二應力層20包 含一第四矽氧層26和一第二氮化矽層28，其中第二氮化 矽層28具有一壓縮應力。第四矽氧層26之功用亦在於避 免第二氮化矽層28中的應力過大，造成基底10的結構損 9 201005832 壞或作為第二氮化矽層28的蝕刻停止層，再者，如同第一 矽氧層22，第四矽氧層26也可以選擇性的形成。此外， 第一氮化矽層24和第二氮化矽層28的形成方式可以為例 如，先在基底10上形成一碎氧層，然後全面形成一具有一 伸張應力的第一氮化矽層24，再經由微影、蝕刻步驟，將 在第二電晶體區14上的第一氮化矽層24加以去除，由於 在去除第一氮化矽層24的過程中會利用前述矽氧層作為 φ 蝕刻停止層而蝕刻了第二電晶體區14上的部分矽氧層，因 此便形成了第一電晶體區12上的未受蝕刻的第一矽氧層 22及第二電晶體區14上受過蝕刻的第二矽氧層。接著， 在第一氮化矽層24和第二矽氧層上全面形成一第三矽氧 層作為另一蝕刻停止層，然後，形成具有壓縮應力的第二 氮化矽層28全面覆蓋在第一氮化矽層24和第二矽氧層上 的第三矽氧層，之後，利用微影、蝕刻步驟將在第一氮化 矽層24上的第二氮化矽層28移除，而餘留在第二電晶體 φ 區14上的第二矽氧層和第三矽氧層，由於皆為相同材料， 因此在第2圖上將第二矽氧層和第三矽氧層視做一第四矽 氧層26。補充說明的是：在第一氮化矽層24上的第二氮 化矽層28也可以不移除，也就是說，不用形成在前述步驟 中所述的第三矽氧層，直接在第一氮化矽層24和第二矽氧 層上形成第二氮化矽層28即可，而第二氮化矽層28會同 時覆蓋第一氮化矽層24和第二矽氧層。再者，第一氮化矽 層24的厚度應加以設計使得第一電晶體區12所受到的總 10 201005832 應力為第一氮化石夕層24所提供的應力。 此外，第一矽氧層22和第一氮化矽層24可以在同一 個腔室中形成；而第四矽氧層26和第二氮化矽層28可以 在同一個腔室中形成，也就是說，可以避免基底由於變換 腔室需要離開真空狀態的情形。此外，應力的調整可藉由 沉積製程參數的匹配或施以離子佈植、回火、紫外光(UV) ^ 等表面處理達成，此皆為熟習該項技藝者與通常知識者所 熟知，故不多加以贅述。 如第3圖所示，進行一回火製程，同時使基底10表層 之矽原子依照第一應力層18和第二應力層20所提供的伸 張/壓縮方向重新排列，以於第一電晶體區12與第二電晶 體區14下方之基底10中，分別形成一第一應變矽層30和 一第二應變石夕層32。至此完成利用應力記憶技術(stress ❿ memorization technique; SMT)在基底10内分別形成一具有 伸張應力第一應變矽層30和一具有壓縮應力的第二應變 矽層32。接著，移除第一應力層18和第二應力層20並形 成圖案化(patterned)之光阻34，曝露出第一電晶體區12和 部分的淺溝渠絶緣結構16，接著進行摻雜井離子佈植製 程，利用P型摻質在第一電晶體區12内的基底10中形成 一 P型掺雜井36。 11 201005832 设有，如弟 移除光阻34後，另形成 化之先阻38以曝露出 战圖案 離結構16，接著進行二-=體區14和部分的漫溝渠隔 第二電晶體區14内的;:離子佈植製程利用換質在 内的基底10中形成一 N型摻雜井4〇。 如5圖所不’進行—高溫熱製程如 以趨入及活化人I程， ❹ 生松雜井36和Ν型摻雜井40内之換哲 妾著，分別在？型_井3〜Ν型摻雜井4Q上形朗極 、44和相對應之N型源極/㈣摻雜區46與P型源二/ 汲極摻雜區48。$ μ· . - ηη '、 至此，本發明之具有應變矽層的CM〇 晶體，如雷日獅电 生電日日體50和p型電晶體52業已完成。 〜請參考第6圖至第9圖，第6圖至第9圖為本發明第 -^佳實施例之製作電晶體之製程示意圖。其中具有相同 ❹力月b的凡件仍沿用與第-較佳實施例相同的符號來表示。 “如第6圖所示，首先提供一基底1〇，其上具有一第一 =曰曰體區12與一第二電晶體區14，接著於基底1〇中形成 戋溝％離結構（STI) 16等之絕緣物加以隔離電晶體區η、 其中淺溝隔離結構16之製程方式在第一實施例中已有 描述，在此不再贅述。此外，第一電晶體區12係為用來形 成第導電型態之電晶體的主動區域，也就是說，設置在 第— "'電晶體區12内的電晶體為第一導電型態，例如 12 201005832 MOS電晶體；第二電晶體區14係為用來形成第二導電型 態的電晶體，例如P型MOS電晶體。 接著形成圖案化之光阻34，曝露出第一電晶體區12 和部分的淺溝渠隔離結構16，接著進行一第一非晶矽化製 程，以離子佈植製程佈植第一電晶體區12，其中離子佈植 所使用的離子包含氙離子、氬離子和鍺離子等，然後，繼 @ 續以光阻34作為遮罩，進行一第一摻雜井離子佈植製程， 例如利用P型摻質以在第一電晶體區12内的基底10中形 成一 P型摻雜井36。根據本發明之另一較佳實施例，前述 之第一非晶矽化製程和第一摻雜井離子佈植製程之製程順 序可以交換，例如，先進行第一摻雜井離子佈植製程以形 成P型摻雜井36，再進行第一非晶矽化製程，但都以圖案 化之光阻34當作遮罩。 ® 如第7圖所示，移除光阻34，另形成一圖案化之光阻 38以曝露出第二電晶體區14和部分的淺溝渠隔離結構 16，然後進行第二非晶矽化製程，以離子佈植製程佈植第 二電晶體區14。同樣的，離子佈植所使用的離子包含氙離 子、氬離子和鍺離子等，而此兩次的非晶矽化製程所使用 之氙離子、氬離子或鍺之濃度分別為大於1E14，其能量為 大於lOKev。然後，繼續以圖案化之光阻38作為遮罩，進 行一第二摻雜井離子佈植製程，例如利用N型摻質在第二 13 201005832 電晶體區…的基底”形成… 發明之另一較接 成Ν聖摻雜井4〇。根據太 車又佳實施例，同樣的 根據本 私和第二接進井離子佈植 之第二非晶石夕化製 皆以圖索化之光阻38當作遮罩。、王順序可以交換，但仍 本电明之第二較佳眚 ^ 稍加改變，即 e 1 1 6 @至第7圖之步驟若 ❹ 形成之前，先^ : 佳實施例··首先在光幻4未 面性進行非曰矽電晶體區12和第二電晶體區14内全 订非日日矽化製程， ^王 34以在第—電晶㈣形成光阻 程，成。型摻雜井36,接;第如第摻7^^ 34，另形成光阻38,在第二移除光阻 井離子佈植势浐m ”日日區14内進行第二摻雜 、私，以形成N型摻雜井4〇。而第三 例的後續步驟則與第二較佳實施例補。—d貫施 φ :第8圖所示，於基底1〇之第一電 電晶體區14上分別彬士、性 2興第一 20。第P應力層18和—第二應力層 μ力層18包含-第-矽氧層22和—第一氮化 m其2中第—氮化石夕層24具有一伸張應力，且位於第 擇性=2上。根據不同的產品要求，第一石夕氧層22選 =的:成：同樣的，第二應力層20包含一第四秒氧層 — 切層28，其巾第4切層28具有一壓 細應力。再者，如同第一石夕氧層22，第四石夕氧層％也可 14 201005832 以選擇性的形成。此外，第一矽氧層22、第四矽氧層26、 第一氮化矽層24和第二氮化矽層28之形成方式如同第一 較佳實施例中所描述，在此不再贅述。 如9圖所示，進行一高溫熱製程，例如一回火製程， 以趨入及活化P型摻雜井36和N型摻雜井40内之摻質， 並且同時在弟一電晶體區12與弟二電晶體區14下方之基 @ 底10中，分別形成一第一應變矽層30和一第二應變矽層 32。然後，移除第一應力層18與第二應力層20之後，再 分別於P型摻雜井36和N型摻雜井40上形成閘極42、44 和N型源極/汲極摻雜區46、P型源極/汲極摻雜區48。至 此，本發明之具有應變矽層的CMOS電晶體，如N型電晶 體50和P型電晶體52已經完成。 第10a圖繪示的是本發明第一較佳實施例之步驟的流 ® 程圖，第10b圖繪示的是本發明第二較佳實施例之步驟流 程圖。第10c圖繪示的是本發明第三較佳實施例之步驟流 程圖。 綜合上述說明，以及第l〇a、10b和10c圖中顯示，本 發明之第一實施例、第二實施例和第三實施例的特徵在於 非晶矽製程係實施於淺溝渠隔離結構完成之後，及開始製 作電晶體之前進行，如此一來，可以在電晶體區的基底上 15 201005832 全面形成應變矽層。 晶:二r 明之第二實施例的優點在於在進行第-非 案化光「高濃度離子佈植製程時係使用同-個圖 植製程時得使用：第製程和第二高濃度離子佈 化_丼==圖;化光阻。再者，趨入及活 係使用π = 應變㈣和—第二應變梦層 個回火製程’並且可在同— 空狀態。再者，如第I0b圖所示，若將於第 換：:進行非晶妙製程和接雜井佈植製程之順序交 井佈植h *—電晶雜β㈣行非晶㈣程和騎的摻雜 之順序交換’即可變化成本發明之另 电日日體之製程步驟。 "第 區ut，第^圖所示，f先提供一基底110包含有一電晶體 ^ έ接著於基底η〇中形成如淺溝隔離結構(STI) 116 邑緣物環繞電晶體區112，淺溝隔離結構(STI) 116之 式如第一較佳實施例中所描述，在此不再贅述。其 主勒Γ體區112可以用來形成—特定導電型態之電晶體的 區域，也就是說，設置在電晶體區η]内的電晶體可 ' 導電型態，例如：ρ型或Ν型。 16 201005832 接著，進行一非晶矽化製程，例如以一全面性單一離 子佈植製程，使用氙、氬或鍺離子等，全面性地佈植電晶 體區112。其中，進行此單一離子的佈植製程時，所使用 之氙離子、氬離子或鍺離子之濃度分別為大於1E14，其能 量為大於lOKev。 如第12圖所示，於基底110之電晶體區112上形成一 應力層118,應力層118可包含一矽氧層122和一氮化矽層 124。若第一導電型態為N型，則將氮化矽層124調整為具 有伸張應力，若第二導電型態為P型，則將氮化矽層124 調整為具有壓縮應力，其中應力的調整可藉由沉積製程參 數的匹配或施以離子佈植、回火、紫外光(UV)等表面處理 達成，此皆為熟習該項技藝者與通常知識者所熟知，故不 多加以贅述。根據本發明之另一較佳實施例，應力層118 ® 亦可以只包含氮化矽層124，而矽氧層122可以選擇性的 形成。再者，石夕氧層122和說化石夕層124可以利用同一個 腔室中依續沉積形成。 如第13圖所示，進行一回火製程，同時使石夕原子依照 應力層118所提供的伸張/壓縮方向重新排列，以於電晶體 區112下方之基底110中，形成一應變矽層130。至此完成 利用應力記憶技術（SMT)在基底110内形成一應變矽層 17 201005832 130 需 要說明的是：若第—導電型態為則應變石夕層 A㉟應變；若第二導電型‘態為P型則應變㈣13〇 為壓縮應變。 制二’於電晶體區112 β ’接著進行摻進井離子佈植 ,、】用Ν型或ρ型摻質在電晶體區112内的基底 广1 —摻雜井136。隨後，進行一高溫熱製程，例如一 〇回火製程，以趨入及活化摻雜井136中之摻質。 1 ^ ^ 上形成一閘極142和一源極/汲極摻雜區146。 ^本發明之具有應變矽層的MOS電晶體15Θ業已完成。 曰★請參考第14圖至第16圖，第14圖至第16圖為本發 明^五較佳實施例之製作電晶體之製程示意圖。其中具有 一同力此的元件仍沿用與第四較佳實施例相同的符號來表 示。 ❿ ^ 第14圖所示，首先提供一基底110包含有一電晶體 區U2，接著於基底110中形成如淺溝隔離結構(STI) 116 等之、、邑緣物環繞電晶體區112，其中電晶體區112可以用來 形成-特定導電型態之電晶體的主動區域，也就是說，設 置在電晶體區m内的電晶體為第一導電型態電晶體，例 如：PM〇S 或 NMOS。 201005832 然後，形成圖案化之光阻134，於電晶體區112内，接 著進行一非晶矽化製程，以離子佈植製程佈植電晶體區 112，其中離子佈植所使用的離子包含氙離子、氬離子和鍺 離子等，所使用之氙離子、氬離子或鍺離子之濃度分別為 大於1E14，其能量為大於lOKev。隨後，繼續以光阻134 作為遮罩，進行一摻雜井離子佈植製程，利用摻質在電晶 體區112内的基底110中形成一摻雜井136，值得注意的 φ 是：若第一導電型態電晶體為NMOS，則高濃度離子佈植 所植入的離子為P型；若第二導電型態電晶體為PMOS， 則高濃度離子佈植所植入的離子為N型。根據本發明之另 一較佳實施例，前述之非晶矽化製程和高濃度離子佈植製 程之製程順序可以交換，例如，先進行摻雜井離子佈植製 程以形成摻雜井136，再進行非晶矽化製程，但都以圖案 化之光阻134當作遮罩。 本發明之第五較佳實施例的第14圖之步驟若稍加改 變，即可變為一第六較佳實施例：首先，在光阻134未形 成之前，先於電晶體區112内全面性進行非晶矽化製程， 之後’再形成光阻134，以在電晶體區112内進行推雜井 離子佈植製程，以形成摻雜井136。而第六較佳實施例的 後續步驟則與第五較佳實施例相同。 如第15圖所示，於基底110之電晶體區112上形成一 19 201005832 f24力層二Τ、應力層118包含-矽氧層122和-氮化矽層 ㈣It 1電型態為N3^j將氮化石夕層124調整為具有 為具型態為p型則將氣化㈣124調整 m亦可以只包人/據本發明之另-較佳實施例，應力層 的形成。再者=夕124 ’而石夕氧詹122可以選擇性 個腔室連續沉糾成θ 22和氣切層124可以利用同一 ❹

帛6圖所不，進行—回火製程，㈣原子依照應力 ^所提ί、的伸張’壓縮方向重新排列，以於電晶體區⑴ 、 τ 元成—應變矽層130，並同時趨入及

〉舌化摻雜井136内之换@ E , ^ L 1之掺質。至此完成利用應力記憶技術在 土 f U〇内形成—應變石夕層130,然後移除應力層118。需 兒明的疋若第—導電型態為\型則應變石夕層13〇為伸 ^應變，若第二導電型態為P型則應變矽層130為壓縮應 I接著，在摻雜井130上形成一閘極142和一源極/汲極 接雜區146。至此’本發明之具有應變石夕層的MOS電晶體 150已經完成。 第17a圖繪不的是本發明第四較佳實施例之步驟的流 圖’第17b圖綠示的是本發明第五較佳實施例之步驟流 &圖’第17e ®♦示的是本發明第六較佳實施例之步驟流 程圖。 201005832 由第17a圖、第17b、第17c圖以及上述說明可知，本 發明之第四實施例、第五實施例和第六實施例的特徵在於 非晶矽製程實施於淺溝渠隔離結構完成之後，及開始製作 電晶體之前進行，如此一來，可以在電晶體區的基底上全 面形成應變矽層。 此外，本發明之第五實施例的優點在於在進行非晶石夕 化製程和高濃度離子佈植製程時係使用同一個圖案化光 阻。再者’趨入及活化摻雜井之摻質以及形成應變矽層係 使用同一個回火製程，並且可在同一個腔室進行，因此不 需要離開真空狀態。並且，如第17b圖所示，若將其中的 #晶矽製程和摻雜井佈植製程之順序交換’即可變化成本 發明之另一應變矽電晶體之製程步驟。 φ 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 園所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第5圖為本發明第一較佳實施例之製作電晶體之 製程示意圖。 第ό圖至第9圖為本發明第二較佳實施例之製作電晶體之 201005832 製程示意圖。 第10a圖繪示的是本發明第一較佳實施例之步驟的流程 圖。 第10b圖繪示的是本發明第二較佳實施例之步驟流程圖。 第10c圖繪示的是本發明第三較佳實施例之步驟流程圖。 第11圖至第13圖為本發明第四較佳實施例之製作電晶體 之製程示意圖。 q 第14圖至第16圖為本發明第五較佳實施例之製作電晶體 之製程示意圖。 第17a圖繪示的是本發明第四較佳實施例之步驟的流程 圖。 第17b圖繪示的是本發明第五較佳實施例之步驟流程圖。 第17c圖繪示的是本發明第六較佳實施例之步驟流程圖。 【主要元件符號說明 ] 10 基底 12 第一電晶體區 14 第二電晶體區 16 淺溝渠隔離結構 18 第一應力層 20 第二應力層 22 第一矽氧層 24 第一氮化矽層 26 第四矽氧層 28 第二氮化矽層 30 第一應變矽層 32 第二應變矽層 34 光阻 36 P型摻雜井 22 201005832 38 光阻 40 Ν型摻雜井 42 閘.極 44 閘極 46 N型源極/汲極摻雜48 Ρ型源極/汲極摻雜區 區 50 N型電晶體 52 Ρ型電晶體 110 基底 112 電晶體區 16 淺溝渠隔離結構 118 第一應力層 〇 122 第一矽氧層 124 第一氮化矽層 130 第一應變ί夕層 134 光阻 136 摻雜井 142 閘極 146 源極/汲極摻雜區 150 電晶體 參 23

Claims (1)

1. 201005832 十、申請專利範圍： 1. 一種應變發電晶體的製作方法，包含有： 體區之 間 提ί、刀基底’其上具有_第一電晶體區、一第二電晶體 品乂及、、巴緣物位於該第—電晶體區和該第二電晶 ❹ 及 於。亥第⑯曰曰體區之該基底内形成一第一應變石夕層； 於該*第二電晶體區之該基底内形成一第二應變矽層； 於》亥第應、變矽層上形成—第一導電塑態的電晶體;以 於》亥第—應變⑪層上形成—第二導電塑態的電晶體。 2.如申％專利耗圍！中所述的製作方法，其中該第一導電 型態為N型’該第二導電型態為？型。 參 H申^專利範圍2中所述的製作方法，其中形成該第一 應文夕層和該第二應變秒層之步驟包含： 於該第—電晶體區及該篦_ 化製程； Μ弟-電晶體區内進行-非晶矽 形成—第一應力層覆蓋該第一電晶體區； 形成-第二應力層覆蓋該第二電晶體區； 二電:二第:=，同時於該第-電晶體_第 應變==分卿成錢㈣與該第二 24 201005832 移除該第-應力層和該第二應力層。 4.如申請專利範圍3中所述的製作方 力層和該第二應力層之後在移除該第一應 於該第一電曰靜 …4電晶體之前’另包含·· 電日日體區内形成一第—摻雜井； 於该弟二電晶體區内形成一第二摻雜井；以及 進行一第二回火製程，以活化該 井内之摻質。 雜井和該第二摻雜 其中s亥第一應力 其中該第一應力 上層為氮化石夕層 •如申請專利範圍3中所述的製作方法， 曰和该第二應力層分別包含氮化矽。 6’如申凊專利範圍3中所述的製作方法，

   “口 δ亥第二應力層包含-下層為矽氧層， 之結構。 7·如申請專利範圍3中所述的製作 壓縮應力 層且古—，、甲5亥第—應力 ^、有伸張應力，且該第二應力層具有一 晶矽化 :如申凊專利範圍3中所述的製作方法，其中該非 ^程為離子佈植製程，且_子佈㈣程包含植 子、氬離子或鍺離子。 飞離 9 ’如申凊專利範圍2中所述的製作方法，其中形成兮 第 25 201005832 4發層和該第二應㈣層之步驟包含： 於該第—電晶體區内形成一第一摻雜井； 於該第一電晶體區内進行一 於令笛— 订#非晶石夕化製程； 、'^弟一電晶體區内形成一第二摻雜井； 於该第二電晶體區内進行一 -,^ 弟一非晶矽化製程； 开4 —第一應力層覆蓋該第一電晶體區； ❹ 形成-第二應力層覆蓋該第二電晶體區； 進仃-回火製程，以形成該第 變石夕層，並且趨人及活㈣第—_ ==和料二應 之摻質；以及 賴井和该第二摻雜井内 移除該第一應力層和該第二應力層。 ’其中該等非晶 10.如申請專利範圍9中所述的製作方法 石夕化製程’係實歧料摻料形成之後

   U·如申請專利範圍9中戶斤述的製作方法 井，係形成於該等非晶矽化製程之後。 其中該等摻雜

   製作方法，其巾該第1 下層為錢層，上層為： 13·如申請專利範圍9中所述的 力層和該第二應力層分別包含— 26 201005832 化矽層之結構。 14.如申請專利範圍9 力屛H 斤述的製作方法，其中該第一應 “、有—伸張應力，且”二應力層具有-壓縮應力。 1 曰5.如申請專利範圍9中所述的製作方法，其中該第一非 曰日矽化製程和該第二非晶矽化 — ❹ 氬離子或錄離子之離子佈植製程^已3使用风離子、 16. 一種電晶體的製作方法，包含有： 提供一基底包含-電晶體區 ^ 、、愚緣物裱繞於該電晶體 m. y 於該電晶體區之該基底内形成—應變秒層； 於該應變石夕層形成一電晶體。 其中形成該應 Π.如申請專利範圍16中所述的製作方法， 變矽層之步驟包含： 於該電晶體區内進杆—jl. a 史仃非晶矽化製程； 形成一應力層覆蓋該電晶體區； 進行一第一回火製程，於兮 、^電日日體區之該基底内形成 該應變矽層；以及 <成丞低円办风 移除該應力層。 27 201005832 申請專利範圍17中所述 層之後與形成該電晶體之前1製作方法，在移除該應力 於該電晶體區内形成-摻雜井另包含： 進杆一笙- 雜开，以及 苐一回火製程，以活 w亥摻雜井内之摻質。 方法’其中該應力層 1:人:申請專利範圍17中所述的製作 L 3氮化矽或矽氧層。 、 ❹ 2為\如=專利範圍16中所述的製作方法，1切電曰體 Μ型電晶體，且該應力層具有-伸張應力電a曰體 電晶體 21.如中請專利_ 16中所述的製作方法， 為11型電晶體’且該應力層具有一壓縮應力。° 應 如中請專利範圍16中所述的製作方法，其中形成該 麩矽層之步驟包含： 於°亥龟晶體區内形成一換雜井； 於》亥電晶體區内進行一非晶石夕化製程； 形成一應力層覆蓋該電晶體區； 進行一回火製程，以形成該應變矽層並且活化該摻雜 井内之摻質；以及 移除該應力層。 28 201005832 23,如申請專利範圍22 化袁程係實施於該接雜井形成之了。作方法，其尹該非晶石夕 24.如申請專利範圍22 化製輕係實施於該摻雜井形成^的前衣作方法’其尹該非晶石夕 2“:申請專利範圍24中所述的製 ❹ 包含氮化石夕或砍氧層。 該應力層 26. 如申請專利範圍22中所述的製 Ν φ] Φ a ^ D 叼裂作方法，其中該電晶體 ^曰曰體，且該應力層具有-伸張應力。 27. 如申請專利範圍22中所 其中該電晶體為P趣體，且二電晶體的製作方法， ^电日日體且該應力層具有一壓縮應力。 圖式： ❹十一、 29