TW201005826A - Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package - Google Patents

Description

201005826 六、發明說明： 【發明所屬之技術領域】 . 本發明係關於一種半導體裝置，一種半導體晶片以及這種半 導體裝置與這種半導體晶片的製造方法以及一種堆曼封裝，尤其 係關於一種具有通孔之半導體裝置，一種具有此半導體裝置之半 導體晶片，這種半導體裝置與這種半導體晶片之製造方法以及應 用這種半導體晶片之堆疊封裝。 【先前技術】 © 目別，電子產品市場正迅速地向便攜式產品擴展。同時，安 裝於便攜式電子產品之元件必須具備重量輕、外形薄、構造簡單 及小型化之特點。為了使所要安裝之元件滿足重量輕、外形薄、 構造簡單及小型化的要求’必須使用可減小所要安裝之元件，如 半導體晶片之麵尺寸的技術。其中，這些技術包含有：用於將 複數個獨立半導體晶片集成於—個晶片中的系統級晶片技術 (SOC ’ system_on_chip)，用於將複數個獨立半導體晶片集成於一個❹ 封裝中的系統級封裝技術(SIP，system_in_paekage)等技術。 *為了將複數_立的半賴晶片集成於—侧裝中，必 南封裝的物理缝。_，還需要提高安裝於此 、 性能與可無。 ^的 述。:處’將結合咖對f知的半導體裝置之製造方法進行插 =二中，第1A圖」至「第1E圖」為用於對習知半導體裝 &法進行說明的剖面圖。「第2圖」為「第m圖」中所示之 4 201005826 半導體裝置的斷層圓像。 ‘ 如「第1A圖」所示，氧化膜2係形成於石夕層ι的上方。而後， •可職賴2進行麵加卫，藉㈣彡絲贿護罩2^接下來， 如「第1B圖」所示，可使此_防護罩2A在將要形成通孔之處 曝露出钱刻區域4 〇而後，如「第lc圄 弟1C圖」所不，應用此蝕刻防護 罩2「A對此石夕層！進雜刻，藉以於石夕層u中形成通孔6。進而， 如帛1D圖」所不’將金屬材料9填入此通孔6。最後，如「第 1E®」所TF謂金屬材料9進行平化處理，藉鄉成金屬層9A。 依據上述之習知的半導體裝置之製造方法，可於石夕層1A與蚀 刻防護罩2A之間形成切槽8A與8B。此處，切槽8a與纽可降 低_金屬化製程巾之_填充雜，進轉致在趣中形成空 隙。而另一個問題在於無法形成導線。 【發明内容】 鑒於以上的問題，本發明的主要目的在於提供—種半導體裝 ❹1 -種半導體晶#以及這種半導體裝置與這種轉體晶片的製 造方法以及-種堆叠封裝，尤其是提供了一種具有通孔之半導禮 裝置，一種具有此半導體裝置之半導體晶片，這種半導體裝置與 這種半導體晶片之製造方法以及應用這種半導體晶片之堆疊対 裝。同時，本發明還提供了一種半導體裝置及其製造方法，藉以 防止在形成金屬層時形成切槽。 本發明之一目的在於提供一種半導體晶片堆疊封裝及其製造 方法，藉以在不考慮半導體裝置、導線及接觸插頭之位置的情况 5 201005826 下對此半導體⑼堆Φ縣進行設計，啊可林形成具有較大 深寬比之接觸插頭（深通孔）之情況下，製造出系統級封裝(sip， system-in-package)晶圓。 本發明之一方面在於提供一種半導體裝之製造方法係包 含：按層疊方式依次形成具有不同侧選擇率的第—材料層與第 二材料層；對此第二材料層進行型樣加卫，藉以形成侧防護罩； 透過此餘.護罩對第-材料層進行侧，藉崎此第—材料層 中形成通孔；於此_防護罩之上方職光罩，藉以透過此光罩 曝露出大於此通孔之_ ;透過此光罩__鮮進行蚀刻； 移除此光罩；以及於此第—材料層之上方形成金屬材料，藉以對 此通孔進行填充。 本發明之另-方面在於提供一種半導體裝置，係包含：通 孔’係形成於第-材料層中；_防護罩，係、透過對其餘刻選擇 率不同於第-材料層之第二材料層進行侧_成於第一材料層 的上方；及金屬層’係戦於此第_材料層之上方，藉以透過此 金屬層對通孔進行填充。 本發明之又-方面在於提供_種半導體晶片，係包含：晶 圓，係摻了摻雜離子；半導體裝置，係形成於此晶圓上；金屬， 係電性連接於此半導置；__，係貫穿形成於此晶圓上 之絕緣層’藉鱗此接觸插頭部分地位於此晶圓内；及導線層， 係電性連接於接觸插頭與此金屬。 本發明之又-方面在於提供—種半導體晶片的製造方法，係 201005826 =番按預定深度在晶圓中摻入摻雜離子;於此晶圓上形成半導 ‘裝置，崎層及金屬，其中此絕緣層係覆蓋於半導體裝置上， ‘且此金屬可概連接於半導體裝置；形成覆蓋此金屬之氮化膜，· 形成接觸插頭’藉以使此接觸插頭貫穿於絕緣層與純化層中，同 時’此摘_部分地位於此純中；以及與此接觸插頭之一個 末端形成導線層，藉以使此導線層電性連接於此接觸插頭與此金 屬。 馨•本發明之又―方面在於提供—種堆疊封裝係包含：第一半 導^晶片’此第-半導體晶片包含有：按預定深度摻雜了氫離子 之晶圓，形成於此晶圓上之半導體裝置，電性連接於此半導體裝 置的金屬’貫穿排佈於此晶圓上之絕緣層的接觸插頭，及電性連 胁此接聰頭及金屬的導線層；第二半導體晶片，係排佈於此 第一半導體晶片之上方；以及導體，係排佈於導線層之上方，其 ^ 中此導體係電性連接於此導線層及第二半導體晶片。 【實施方式】 「第3圖」為本發明實施例之半導體裝置的剖面圖。 如「第3圖」所示’可於第一材料層ι〇Α中形成通孔24。進 而，可於此第一材料層1〇Α之上方形成蝕刻防護罩2〇Β，藉以曝 路出餘刻區域也’其中此餘刻區域也比透過通孔μ所曝露出之 蝕刻區域dl大。正如下文將要進行描述的，可透過對第二材料層 20進行型樣加工而形成蝕刻防護罩20B，其中此第二材料層2〇之 餘刻選擇率與第一材料層10A之蝕刻選擇率不同。 7 201005826 而後，可於此第一材料層10A之上方形成金屬層5〇A，藉以 對此通孔24精_。此外’料賊航Μ恤設氧化遮蔽 膜30A。其中，此氧化遮蔽膜30A係形成於第一材料層1〇A與金 屬層50A之間。 在此通孔24内’還可於第-材料層黯與金屬層驚之間 形成遮蔽金屬膜40A。在這種狀況中，可同時於通孔24内在第一 材料層10A與此遮蔽金屬膜40A之間形成氧化遮蔽膜3〇A。其中， 此遮蔽金祕偷制贿止金勒5〇A之金屬材料擴散至第一 材料層10A中。 在本發明實施例中’第-材料層1〇A與用於形成侧防護罩 2〇B之第二材料層2〇具有不_糊選擇率。例如，此第一材料 層10A可為石夕層，而此第二材料層可為後段出咖， back-end-of-the-line)氧化膜。 此處，本發明實施例中之金屬層5〇A可以是透過非波士製程 (跡Bosch process)所形成之通孔，或是貫穿於系統級封裝卿， system-in-package)之石夕層中的深通孔。換言之，本發明實施例中之 半導體裝置之躺於根據深通孔技術所形成之堆#__. integrated circuit)電路中。 下面，將結合附圖對上述半導體袭置的製造方法進行摇述。 其中’「第4A圖」至「第4H圖」為用於對本發明之半導體 的製造方法進行說明的剖面圖。 x 如「第4A圖」_，姻·枝竭錢有不_ 201005826 選擇率的第-材料層1〇與第二材料層％。換言之，可於此第一材 枓層10之上方形成第二材料層20。如上所述，此第一材料層 可為石夕層，而第二測層2G可紐段氧化層。 而後’如「第4B圖」所示，可透過光學製程及侧製程對此 第二材料層20進行型樣加工，藉以形成_防護罩胤並於將 要形成通孔24之處曝露出餘刻區域22。接下來，如「第4c圖」

所示’可透過此侧防護罩觀對第—材料層ω進行侧，藉以 於第一材料層10A中形成通孔24。 而後’如「第4D圖」所示’可於此侧防護罩2〇A的上方 形成光罩60，藉以曝露出钱刻區域也，此餘刻區域犯係大於透 過通孔24所曝露出之姓刻區域dl。而在所示出之實施例中，可用 光阻材料形成絲罩⑷。賴，上述航並錢對本發明實施例 構成限制。除了可用光阻材料形成此光罩6〇之外還可料 料形成此光罩6〇。而後，如「第4E圖」所示，可透過此光罩6〇 對_防護罩20A進行_。接下來，如「第#圖」所示，可透 過灰化製程移除此光罩6〇。 如「第4G圖」所示，在移除此光罩60後，可於此通孔24 内幵v成氧化遮賊。而後，還可在此祕24 β形成遮蔽金屬膜 40在這種狀況中’可在位於此通孔24内之第一材料層的 上方形成氧化遮蔽膜3〇。進而，可在此氧化遮蔽膜3〇的上方形成 遮蔽金屬膜40。例如，可透過物理氣相沈積法(pvD，_ical vap〇r deposition)於此氧化遮蔽膜3〇之上方沈積氣化组(TaN)或钽⑽， 9 201005826 藉以形成遮蔽金屬膜4〇。 而後，如「第4H圖」所示，可於此遮蔽金屬膜4〇之上方沈 積金屬材料5G。例如’可於此遮蔽金屬膜4()之上方形成銅晶種 層。在這種狀況種，可透過電鍍法從這—銅晶種層上生長出金屬 材料5〇 ’私充分地對此通孔Μ進行填充。碰，可透過化學機 械拋光製輯金屬材料5G進行平化處理，直至曝露出細防護罩 20A之上表面，進而形成如「第3圖」所示之金屬層5〇a。 如上所述’透過物理氣相沈積法沈積遮蔽金屬膜40可降低階 梯覆蓋率。但在本發明實侧巾，可透過光罩6崎侧防護罩觀 進行侧，藉以防止產生切槽。因此，可方便地於遮蔽金屬膜奶 之上方形成用於形成金屬層遍之銅晶_。進*，可透過錢銅 製程形成無空隙且特性優良的導線。 下面，將結合附圖對本發明實施例之半導體晶片進行描述。 其中’「第5圖」為本發明實施例之半導體晶片的剖面圖。 如「第5圖」所示，此半導體晶片可包含：晶圓11〇、半導體 裝置120、第-絕緣層1M、第—通孔⑷、底層導線⑸、第二 絕緣層132、第二通孔142、第三絕緣層133、頂層金屬152、第 一鈍化膜134、通孔16〇、遮蔽金屬、接觸插頭162、導線層、 第二鈍化膜137以及第三鈍化膜138。 具體而言，此晶圓110之厚度範圍介於2μιη至5μιη之 _預定的摻雜離子⑴摻人（或注人）此晶圓11()。例如，可將 氫離子作為摻雜離子⑴摻人此· 11G。在為形成接觸插頭⑹ 201005826 所進行的晶圓蝕刻製程中，作為摻雜離子111的氫離子可降低對 . 晶圓110進行深度蝕刻之必要性。 同時，在形成此半導體晶片之後可在晶圓上執行切割製程， 如智切製程（smart cuttingprocess)，以便於使摻入了摻雜離子川 的摻雜晶圓部分與未摻雜的晶圓部分相互分離。此外，即使在對 此晶圓no進行切割後進行背磨製程（backgrindingpr〇⑽）之處， 也可以防止在其中摻入了摻雜離子U1之晶圓中發生背崩現象 • ( back crack phenomenon ) ° 此處’考慮到位於晶圓110中之接觸插頭162的厚度，還可 對摻雜離子ill之摻雜深度進行選擇。如上所述，所推入捧雜離 子111之厚度可以是2叫11至5μιη。而摻雜離子之劑量可以是1〇13 個離子每立方厘米至1015個離子每立方厘米。 同時，此晶圓110可呈板狀。且可用如：單晶矽作為此晶圓 U0之材料。而後，可與此晶圓110上形成半導體裝置120。其中。 此半導體裝置12G可為例如：雙向擴散型金屬氧化物半導體 (DMOS double diffused metal oxide semiconductor)電晶體、互補 金屬氧化半導體(CMOS)電晶體、雙接面型__ί〇η)電晶體、二 極體等元件。並且，此半導體裝置120可包含有閘極、源極、汲 極與通道區等部分。 進而，可將第一絕緣層13ι覆蓋於此半導體裝置12〇上，藉 以使半導體裝置120絕緣。並使第一通孔141貫穿於第一絕緣層 131中，藉以使此第一通孔電性連接至半導體裝置12〇。同時，可 11 201005826 於此第-絕緣層131之上方形成底層導線151，藉以使此底層導線 151電性連接於第一通孔141。換言之可透過此第一通孔141使 半導體裝置120與底層導線151進行電性連接。 繼而，可將第二絕緣層132覆蓋於底層導線151之上，藉以 使底層導線151絕緣。同時，第二通孔142可貫穿於第二絕緣層 132中，藉以電性連接於底層導線151。而後，可於此第二絕緣層 132之上方形成頂層金屬152，藉以使此頂層金屬152電性連接於 第二通孔142。換言之’可透過第二通孔142使底層導線151電性❹ 連接於頂層金屬152。其中，可用例如：銅(Cu)、鎢(％、鋁(A1) 等材料製造此第一通孔141、底層導線15卜第二通孔142及頂層 金屬152。 而後，可於此第二絕緣層132之上方佈置第三絕緣層133。進 而，可透過此第三絕緣層133曝露出頂層金屬152之頂面。其中， 此第三絕緣層133可使頂層金屬152之側面絕緣。 同時，可將第一鈍化膜134覆蓋於頂層金屬152之上。其中，〇 可於此第一純化膜134上配設第一孔洞，藉以透過此第一孔洞部 分地曝露出頂層金屬152。此處，可用例如：氮化物等材料形成此

第一鈍化膜134。且此第一鈍化膜134之厚度介於2〇〇〇A至3000A 之間。 其中’通孔160可貫穿於此晶圓no、第一絕緣層η〗、第二 絕緣層132、第二絕緣層133及第一鈍化膜134中。同時，通孔 160之直徑可介於ΙΟμηι至30μιη之間。 12 201005826 而後，可於此第-鈍化膜134之頂面與通孔16〇之内表面的 .上方佈置緩衝膜。其中’可關如氧化物等材料形成此緩衝膜。 •並且’此緩衝層可包含有第二孔洞，透過此第二孔洞可部分地曝 露出頂層金屬152。因此’此緩衝層係聽防止接觸插藝2之材 料擴散至晶圓no中或者擴散至第一絕緣層131、第二絕緣層132 及第三絕緣層133中。 進而，可於通孔160 _成遮蔽金屬。在這種狀況中，此遮 罾蔽金屬係用於防止接觸插頭162之材料擴散至晶圓11〇中或者擴 散至第-絕緣層m、第二絕緣層132及第三絕緣層133中。、 繼而，可於通孔⑽置接觸插頭162。射，可用如：銅、 銅合金、鎢、銀料料形成此細插頭162。例如，此接驗頭 162可為柱狀。同時’此接觸插頭162還可為例如：圓筒狀。並且， 此接觸插頭162具有兩個相對的末端163與末端164。其中，末端 I63與末端164中之-個末端’即末端164被導線層17G所覆蓋， 同時可曝露出另-個末端，即末端163。 此處，導線層170可包含：第一配電線路金屬膜m與第二 配電線路金_ 172。其中，此導線層m可佈置於第—純化膜 134之上方，藉以覆蓋接觸插頭162之末端164。同時，此導線層 |70還可以覆蓋透過^贿第二孔洞所曝露出之頂層金屬 _ I52。而且，此導線層170可電性連接於接觸插頭162與頂層金屬 152。其中，除第—配電線路金屬膜ΐ7ι與第二配電線路金屬膜m 以外，此導線層170還包含有焊盤區174。 13 201005826 同時，此第一配電線路金屬膜171可覆蓋接觸插頭162之末 端164。並且，此第一配電線路金屬膜171還可覆蓋透過第一孔洞 與第二孔洞所曝露出頂層金屬152。其中，此第一配電線路金屬膜 171可防止用於形成下文將要進行描述的第二配電線路金屬膜172 之材料擴散至頂層金屬152與接觸插頭162中。此時，可用例如： 鈦(Τι)、氮化鈦(簡)、矽鈦(TiSiN)、钽(Ta)、氮化鈕(TaN)、矽鈕(TaSiN) 等材料形成此第一配電線路金屬膜171。 此處，可按照層壓方式於第一配電線路金屬膜171之上方形 成第二配電線路金屬膜172。並且，可透過例如鋁、鋁合金等材料 形成此第二配電線路金屬膜172。 其中，可透過下文將要進行描述之第三孔洞及第四孔洞曝露 出焊盤區174。並且，此焊盤區174可透過導體電性連接於另一半 導體晶片或印刷電路板(PCB，printed circuit b(wd>。 同時，可於第一鈍化膜134之上方佈置第二鈍化膜137。其 中’此第二鈍化膜137可覆蓋導線層170。誠然，還可於第一鈍化 膜134與第二純化膜137之間形成作為緩衝膜的第一氧化膜。此 處’第二鈍化膜137可對導線層no進行保護。可為此第二鈍化 膜137配設第三孔洞，藉以透過此第三孔洞曝露出焊盤區174。其 中，可透過如氧化物等材料形成此第二鈍化膜137。 此處’可於第二純化膜137之上方佈置第三鈍化膜⑶。進而 透過此第三鈍化膜138對導線層no進行保護。其中，可為此第 三鈍化膜138配設第四孔洞，藉以透過此第四孔洞曝露出焊盤區 201005826 並可透過如.氮化物等材料形成此第三鈍化膜138。 . 依據本_實_，可於此半導體一之上方佈置輔助半導 體晶片。其中，此辅助半導體晶片可透過佈置於焊盤區m上方 至導體電性連接於主半導體晶片。在這種狀況中，可於主半導體 晶片之頂面上方所期望之位置上形成焊盤區Μ。 由於為了形成貫穿晶圓m之接觸插頭162而僅於一部分晶 ® 崎入了氫離子，所以可容易地透過切割製程將晶圓110 之摻雜部分從未摻卿分巾分離岭。_，在分離之後，即使 此晶圓110之背面結構接地時，此晶圓11〇也不會發生開裂。 下面，將結合附圖對本發明實施例之半導體晶片的製造方 法。其中，「第6圖」至「第17圖」說明了本發明實施例至半導 體晶片的製造方法。 第6圖」所示’可置備晶圓11〇，藉以製造半導體 曰曰曰片，其中此半導體晶片係包含有半導體裝置及導線。而後，可 執行用於向此晶圓110中摻入摻雜離子之製程。 在離子摻雜製程中，摻雜離子之劑量係為·個離子每立方 厘米至1015個離子每立方厘米’同時可應用勸千電子伏特至 麵千電子伏特的高摻雜能量。其中，此離子摻雜製程中氮離子 距晶圓110之表面的深度為2μιη至5μιη。如「第5圖」情描述 的’肺鮮轉雜度Η可確额賴財㈣之分離位置。 此後，如「第7圖」所示’可於晶圓11()上形成半導體裝置 120 ’在於此晶圓110中按預定深度摻入雜質離子。同時，可形成 15 201005826 第一絕緣層131，藉以覆蓋半導體裝置12〇。 而後’可形成第一通孔141，藉以使此第一通孔141貫穿第一 絕緣層131並電性連接於半導體裝置12〇。同時，可於此第一絕緣 層131之上方形成底層導線151，藉以使此底科線i5i電性連接 於第一通孔141。 而後’可形成第二絕緣層132，藉以覆蓋底層導線151。接下 來’可形成第二通孔142，藉以使此第二通孔142貫穿第二絕緣層 I32並電性連接於底層導線⑸。進而，可於此第二絕緣層⑶之 上方形成頂層金屬152’藉以使此頂層金屬152電性連接於第二通 孔 142。 接下來，可形成第三絕緣層133，藉以覆蓋此頂層金屬152。 而後’透過化學機械拋光(CMp ’ chemical職^心丨脇啤)製 程對此頂層金屬152與第三絕緣層133進行平化處理，藉以曝露 出此頂層金屬152之頂面。此處，可關如銅(Cu)、鎢(W)等材料 製造第-通孔14卜底層導線⑸、第二通孔142及頂層金屬152。 如「第8圖」所示，在執行化學機械拋光製程之後，可形成 第氮化膜134a ’藉以覆蓋頂層金屬152與第三絕緣層133。此 處’可用如·氮化物等材料製造此第一氮化膜134&。其中，可透 過化學氣相沈積(CVD ’ chemical vapor deposition)製程形成此第一 氮化膜134a。並且’此第-氮化膜134a之厚度介於2_a到3〇〇〇人 之間。 如「第9圖」所示，在形成此第一氮化膜13如之後，可形成 201005826 通孔160’此通孔160可貫穿晶圓11〇之一部分、第一絕緣層13卜 • 第二絕緣層132、第三絕緣層133及第一氮化膜134a。 具體而言，可透過蝕刻製程形成此通孔16〇，由於钱刻選擇率 較兩，因此不必對此晶圓110進行蝕刻深度很大的蝕刻。換言之， 可按照摻入此晶圓110中之摻雜離子的深度形成此通孔16〇。 換言之，可依照摻入此晶圓110之摻雜離子的深度對此晶圓 110進行蝕刻。因此，透過間隙填充製程形成於此通孔160中之接 ® 觸插頭可貫穿此晶圓11〇之離子摻雜區。下面，將對此過程進行 詳盡描述。 如「第ίο圖」所示，在形成了此通孔160之後，可形成作為 緩衝膜之第一氧化膜。而在對此通孔160進行填充之同時，可在 此第一氮化膜134a之頂面上形成了具有預定厚度的第一氧化膜。 其中，可用如氧化矽(SiOx)等材料形成此第一氧化膜。 在形成了此第一氧化膜之後，可於此第一氧化膜之上方形成 遮蔽金屬膜。此處’可用如：鈦(Ti)、氮化鈦(TiN)、石夕鈦(TiSiN)、 组(Ta)、氮化組(TaN)、矽鈕(TaSiN)等材料形成此遮蔽金屬膜。其 中’此遮蔽金屬膜之厚度介於ιοοοΑ到3〇ooA之間。 此處’可透過間隙填充製程將填充金屬162&填入通孔16〇， 藉以形成接觸插頭。其中’可用例如：銅、銅合金、鶴、銀等材 料形作為此填充金屬162a。 如「第11圖」所示，在為了形成接觸插頭而透過間隙填充製 程沈積填充金屬162a之後，可透過化學機械拋光製程移除形成於 17 201005826 第一氮化膜134a之上方的第一氧化膜之一部分以及形成於第一氮 化膜134a之上方的填充金屬i62a。在這種狀況中，可對此第一氧 化膜進行平化處理。進而，可形成接觸插頭162。 而後’如「第12圖」所示，可於第一氮化膜134a與接觸插 頭162之上方形成第二氮化膜136。其中，形成此第二氮化膜136 之材料可與第一氮化膜134a之材料相同。同時，此第二氮化膜136 係用於防止接觸插頭162被氧化。 在开^成了此第二氮化膜136之後’可於此第二氮化膜136之 © 上方形成光阻型樣，如「第圖」所示。其中，可透過包含有顯 影製程及曝光製程之光學製程形成此光阻型樣。進而，可透過此 光阻型樣曝露出與頂層金屬152相對應的一部分第二氮化膜136。 接下來，透過以此光阻型樣作為蝕刻防護罩，可對第一氮化 膜134a之一部分、第一氧化臈及第二氮化膜136進行蝕刻。同時， 還可移除與頂層金屬I%相對應的一部分第二氮化膜136。而在對 此第二氮化膜136進行蝕刻之過程中，可在此頂層金屬152之上 ❹ 方保留具有預定厚度之第一氮化膜134a。 如「第14圖」所示，可透過全面製程移除此第二氮化膜136 以及頂層金屬152上方具有-定厚度的第一氮化膜134a。因此， 可透過貝穿此第-氮化膜134a之開口部分地曝露出頂層金屬 152。由於移除了此第二氮化膜136以及第一氮化膜13如一部分， 因而可形成了第-純化膜134’其中此第一鈍化膜134係具有可曝 露出頂層金屬152之開口。而在於第一鈍化膜134之上方形成第 18 201005826 一氧化膜之處，曝露出頂層金屬152之開口也可貫穿此第一氧化 . 膜。換言之，具有部分曝露出此頂層金屬152之開口的第一氮化 膜134a可作為第一鈍化膜134。而形成於此第一鈍化臈134之上 方且具有開口的第一氧化膜可作為緩衝膜。 如「第15圖」所示，在通過第一鈍化膜134對此頂層金屬152 進行部分曝光處理之後，可形成第一配電線路金屬膜丨71，藉以對 頂層金屬152之一部分以及接觸插頭162之末端164進行覆蓋。 參其中，可用例如·鈦、氮化鈦、石夕鈦、组、氮化紐、石夕組等材料 形成此第一配電線路金屬膜171。 而後，可於此第一配電線路金屬膜171之上方形成第二配電 線路金屬膜172。其中，可用例如：鋁、鋁合金等材料形成此第二 配電線路金屬膜172。而後，可對此第一配電線路金屬膜171及第 二配電線路金屬膜172進行型樣處理，藉以形成覆蓋於頂層金屬 152與接觸插頭162之上的導線層170。此處，導線層ι7〇可電性 連接於頂層金屬152與接觸插頭162。 如「第16圖」所示，在於此頂層金屬152與接觸插頭162之 上方形成導線層170之後，可依次於導線層17〇的上方形成第二 氧化膜與第三氮化膜。其中，可用例如：未摻雜矽玻璃(USG， midoped silicon glass)、四氧乙基石夕酯(TE〇s，tetrae%1 氧化物等材料形成此第二氧化膜。並且，此第二氧化膜之厚度介 於10000 A至15000 A之間。同時，可用氮化矽(SiNx)等材料形成 此第二氧化膜。並且，此第三氮化膜之厚度介於1〇〇⑻A至 19 201005826 A之間。此後，可透過光罩製精第二氧化膜與第三氮化膜進行 型樣加工’細形成可部分曝露料騎17G之第二鈍化臈137 與第三鈍化膜138。

而在貫穿第二鈍化膜137與第三純化膜138之多個開口中， 可形成祕與外部設備贿概連接的導體。換言之，可透過此 第二鈍化膜m與第三献膜138料_祕㈣為焊盤區 m。也就是說’ #透過對第二純倾137與第三舰膜138進行 型樣加工藉以部分地曝露出導線層m冑，可將所曝露出之導線 層Π0之上方區域作為焊盤區174之導體形成區。 如「第17圖」所示，在於此導線層17〇之上方形成了作為焊 盤區174之導體形成區之後，可對晶圓11〇之底部進行部分切割 製程:在系統級封裝晶圓中，可透過如智切製程等劈裂製程使推 雜有氫離子之晶圓11G的-部分與佈胁此摻雜部分下方之未推

雜部分分開。在這種狀況中，所保留之晶圓11〇的推雜深度Η介 於2μιη至5μιη之間。 下面，將對應用本發明實施例所述之半導體晶片的半導體曰 片堆叠封裝。「第18圖」示出了細本發明實施例之 曰曰 的半導體晶片堆疊封裝。 日日片 對於此半導體晶片堆疊封騎包含之第—半導體 半導體晶片而言，可應用本發明上述實施例之半導體晶片。其中， 此半導體晶片堆叠封裝可包含有：第—半導體晶片⑽、第二半導 體晶片200、導體300及電路板彻。其中，此第一半導體晶·^觸 20 201005826 包含有：晶圓110、半導體裝置12〇、絕緣層130、頂層金屬152、 接觸插頭162、導線層17〇與第二鈍化膜137。 • 此處，第一半導體晶片100之絕緣層130可覆蓋於半導體裝 置120之上方。同時’此絕緣層13〇可包含有複數個層壓絕緣層。 而後’可於此絕緣層130之上方形成頂層金屬I%。其中，此頂層 金屬152可透過貫穿於絕緣層13〇中之第一通孔141與第二通孔 142以及分別佈置於絕緣層13〇之多個相鄰絕緣層之間的底層導 ® 線⑸電性連接於半導體裝置12〇。 此處，接觸插頭162可貫穿絕緣層130與晶圓110。並且，可 曝露出此接觸插頭162之一個末端。同時，使導線層170覆蓋與 所曝露出之末端相對的此接觸插頭162之另一末端。此處，此導 線層170可完全地或部分地覆蓋此頂層金屬152。此導線層 可電性連接於接觸插頭162與頂層金屬152。此外，導線層170 ©還可包含有曝露於外界的174。其中，第二鈍化膜137可覆蓋於此 . 導線層170之上。並且，第二鈍化膜丨37可具有一個孔洞，透過 此孔洞可曝露出焊盤區174。 而後，可在此第一半導體晶片1〇〇的上方佈置第二半導體晶 片200。其中’此第二半導體晶片200可包含有：晶圓210、半導 . 體裝置220、絕緣層230、頂層金屬252、接觸插頭262、導線層 272及導線層鈍化膜237。此處，可於晶圓210上形成半導體裝置 220。進而’可形成絕緣層230，藉以覆蓋此半導體裝置220。其 中’此絕緣層230可包含有複數個層壓絕緣層。 21 201005826 進而’可於此絕緣層230之上方形成頂層金屬252。其中，透 過貫穿於絕緣層230中之第一通孔241、第二通孔242以及分別佈 置於絕緣層230之多個相鄰絕緣層之間的導線251此頂層金屬252 可電性連接於半導體裝置220。同時，此接觸插頭262可貫穿絕緣 層230與晶圓21〇。而此接觸插頭262之一端可與導體3〇〇相接觸 並進行電性連接。 此處’導線層272可覆蓋接觸插頭262上與導體300進行電 性連接之末端相對的另一末端。同時，此導線層272還可部分地 ❹ 覆蓋頂層金屬252。其中，此導線層272可電性連接於接觸插頭 262與頂層金屬252。且此導線層272可包含有曝露於外界的焊盤 區 274 〇 此外’導線層鈍化膜237可覆蓋於導線層272上。其中，此 導線層鈍化膜237可包含有一個孔洞，此孔洞係用於曝露出焊盤 區 274。 導體300可包含有：第一導體31〇與第二導體32〇。其中，可 ❹ 將此第一導體31〇插入於第一半導體晶片1〇〇與第二半導體晶片 200之間。且此第一導體310可與焊盤區174、焊盤區274相接觸， 並電性連接於這些焊盤區。換言之，此第一導體310可電性連接 於第一半導體晶片100與第二半導體晶片200。 此處，可於第二半導體晶片2〇〇與電路板4〇〇之間插入第二-導體320。同時，此第二導體320可鱗盤區174、焊盤區41〇相 接觸’藉以與這些焊盤1進行電性連接。換言之，此第二導體如 22 201005826 可使第一半導體晶片100電性連接於電路板4⑻，下面將對此進行 描述。例如，可透過銀焊膏形成此導體3〇〇。 而後’可於此第二半導體晶片2〇〇之上方佈置電路板4〇〇。此 電路板400可包含有形成於此電路板中的印刷線路。並且，此電 路板4〇0還可包含有焊盤區。其中，此焊盤區可電性連接 於印刷線路並曝露於外界。同時，此電路板4〇〇饰置於第二半導 e 體晶片200的上方，可使第二導體32〇與焊盤區相互接觸。 接下來，可於預定位置上形成焊盤區174。因此，可同時於預 定位置上形成與此焊盤區174相對應的接觸262。所以在設計此 半導體晶片堆叠封裝時，可不考慮半導體裝置120、頂層金屬152 及接觸插頭162之位置。 在本發明實施例之半導體裝置及其製造方法中，可透過雙鑲 嵌製飾成金屬層。因此，可避免在深通孔姓刻製程中產生侧壁 φ 切槽，並使用於形成氧化遮蔽膜、遮蔽金屬膜及金屬層之 程更為簡便。 卜縣發明實施例之轉體晶#及其製造方法以及本發 1 月實施例之堆#封裝中，可對貫穿神晶圓中之接觸插頭的垂直 。同時’即使在用於按部分分割晶圓之劈裂製程中， 也了對此曰曰圓之背面進行切割。 定本本Γ明以前述之較佳實施例揭露如上，然其並非用以限 内，當可作象技藝者，在不脫離本發明之精神和範圍 一+之更動與潤飾，因此本發明之專利保護範圍須視 23 201005826 本說明書騎之申料概騎界定者為準。 【圖式簡單說明】 第1A圖至第1E圖為用於說明習知的半導體 法 的剖面圖； 第2圖為第1E圖所示之半導體裝置之斷層圖像； 第3圖為本發明實施例之半導體裝置的剖面圖； 體裝置的 第4A圖至第4H圖為用於說明本發明實施例之半導 製造方法之剖面圖； 第5圖為本發明實施例之半導體晶片之剖面圖； 的製

第6圖至第17圖為用於說明本發明實施例之半導體晶片 造方法之剖面圖；以及 M 第18圖為應用本發明實施例之半導體晶片的半導體晶 封裝的示意圖。 愛

【主要元件符號說明】 1、1A 矽層 2 氧化膜 2A 蝕刻防護罩 4 钱刻區域 6 通孔 8A、8B 切槽 24

201005826 9 9A 10A、10 20

20A ' 20B 22 24

© 30、30A

40、40A 50 50A 60 100 110、210

111 120、220 130、230 131 132 133 134 134a 金屬材料 金屬層 第一材料層 第二材料層 蝕刻防護罩 餘刻區域 通孔 氧化遮蔽膜 遮蔽金屬膜 金屬材料 金屬層 光罩 第一半導體晶片 晶圓 掺雜離子 半導體裝置 絕緣層 第一絕緣層 第二絕緣層 第三絕緣層 第一鈍化膜 第一氮化膜 25 201005826 136 第二氮化膜 137 第二鈍化膜 138 第三純化膜 141、241 第一通孔 142、242 第二通孔 151 底層導線 152 、 252 頂層金屬 160 通孔 162'262 接觸插頭 162a 填充金屬 163 、 164 末端 170 導線層 171 第一配電線路金屬膜 172 第二配電線路金屬膜 174、274、410 焊盤區 200 第二半導體晶片 251 導線 237 導線層鈍化膜 272 導線層 300 導體 310 第一導體 320 第二導體

26 201005826 400 電路板 dl ' d2 餘刻區域 H 摻雜深度 鲁 Ο 27

Claims (1)

1. 201005826 七、申請專利範圍： 1. 一種半導體裝置的製造方法，包含有·· 按層疊的方式依次形成一第一材料層與一第二材料層，該 第一材料層與該第二材料層具有不同的钱刻選擇率，· ^ 對該第二材料層進行型樣加工’藉以形成一蝕刻防護罩； 透過該蝕刻防護罩對該第一材料層進行蝕刻，藉以於該第 一材料層中形成一通孔；

   於該蝕刻防護罩之上方形成一光罩，藉以透過該光罩曝露 出大於該通孔之一區域； 透過該光罩對該姓刻防護罩進行餘刻； 移除該光罩；以及 於該第材料層之上方形成一金屬材料，藉以對該通孔、 行填充。 埃· 2. 3. 如听求項1所述之半導體裝置的製造方法，還包含 光罩後，在該通孔内形成一氧化遮蔽膜。 如請求項1所述之半驰裝置的製造方法，還包含 内形成一遮蔽金屬膜。 在移除該 於該通孔

   4. 如請求項1所述之轉體裝置的製造方法，還包含：對該 材料進行平化處理，直至曝露出該侧防護罩，藉以形 Μ & ^ ^ ^ 5· 一種半導體裝置，係包含： —通孔，係形成於一第一材料層中； 28 201005826 防護罩’係透過對_選擇率與該[材料層不同 的-第二材料層進行型樣加工，而形成於該第一材料層之上 方’該侧防護罩係用於曝露出大於該通孔之-區域；以及 —金屬層’係形成於該第—材料層之上方，藉以透過該金 屬層對該通孔進行填充。

   ❹ 6.如請求項5所述之半導體裝置，還包含：一遮蔽金屬膜，係形 成於該第-材料層與該第二材料賴之該通孔内。 7· —種半導體晶片，係包含： —晶圓，係摻入了摻雜離子； —半導體裝置，係形成於該晶圓上； 一金屬，係電性連接於該半導體裝置； i觸插頭’係貫穿形成於該晶圓上之—絕緣層，且該接 觸插頭係部分地位於該晶圓中；以及 8. 9. -導線層，係形成於該接觸_之_個末端上，且該導線 係電性連接於該接觸插頭與該金屬。 7所述之半導體晶片，其中該接觸插頭係貫穿於該晶 摻入了摻雜離子之一離子摻雜區中。 種半導體晶片堆疊封裝的製造方法，係包含： 向—晶圓中之—縣深度内摻入摻雜離子； 且該金屬係電性連接 於該晶圓上形成-半導體裝置、1緣層以及一金屬其 ，該絕緣層係覆蓋於該半導體裝置上， 於該半導體裝置； 29 201005826 形成一鈍化膜’該鈍化膜係覆蓋於該金屬上； 形成-接觸插頭’藉以使該接觸插頭貫穿於該絕緣層與該 氮化膜之中，且該接觸插頭係部分地位於該晶圓中；以及 於該接觸插頭之-末端的上方形成—導線層，藉以使該導 線層電性連接於該接觸插軸該金屬。 10. -種半導體晶片堆叠封裝，係包含： 〜疮第半導H係包含有：—晶31，該晶®中按-預 ::又摻雜了氫離子’ ·一半導體装置係形成於該晶圓上;一 接於該半導體裝置;一接觸插頭，係貫穿於該 頭與該金屬； 及導線層，係連接於該接觸插 以及—第二半導體晶片，係佈置於該第—半導體晶片的上方； Ο 接於該導線層與該第二方’藉以使該導體電性連 30