TW201005506A - A host device with power-saving function - Google Patents

Description

201005506 九、發明說明： 【發明所屬之技術領择】 本兔明係有關-種主控裝置，更明確地說，係有關一種具省 電功能之主控裝置。 【先前技術】 現今-般桌上型電腦絲記型電卿配備有讀卡機，用來提 供使用者可⑽記針插从麵m織卡插入讀卡機 日年响卡j可按照電腦之指令麵該記憶卡之資料。然而當記憶 卡未插入讀卡機時’先前技術之讀卡機仍會_運作，如讀卡機 内狀數位賴單讀蝴介面的實體層電路。如此—來便會造 成不必要的電能㈣。以筆記贱絲說，當只有電池為供電來 :'用電麟便顯付格外重要，而先前技術之讀卡機卻不能在 有…己隐卡插人的哺gp省魏，造絲記型電顧電效率的下 ρ鈿減使用者使用筆記型電腦的時間，造成使用者極大的不便。 【發明内容】 並接 本發明提供-種具省電功能之主控震置。該主控 =介面’用來_—外部裝置並產生—第—訊號；—第二介面 ★馬接於-主機之晶片組之南橋晶片對應之第—連接淳， .201005506 =南橋晶片傳送來之-第二訊號；—第三介面，用來祕於該 二組=橋晶片對應之第二連接埠；—邏輯間，_於該第一 二面與4第二介面’用來根據該第—訊號無第二訊號產生一第 球號；-實體層處理裝置，_於該第三介面與該邏輯閘，該 貫體層處理裝置係根據該第三訊號處理該第三介面所接收之訊 號數位邏輯處理裝置，柄接於該第一介面與該邏輯閘，該數 位邏輯處理裝置係根據該第三訊號處理該第一介面所接收之訊 ❹號’及-控制器’耦接於該第二介域_輯開，該控制器係根 據該第三訊號，傳送一第四訊號至該晶片組之南橋晶片。 【實施方式】 請參考第1圖。第1圖係為本發明之具省電功能之主控裝置 1〇〇之示意圖。主控裝置】00可設置於一筆記型電腦或一桌上型電 q 腦(下統稱為一主機)内。如圖所示，一主機内部主機板上可包含本 么明之主控叙置】〇〇、中央處理單元(centraj pr〇cess unit)cpu以及 晶片組200。晶片組200包含南橋晶片（south bridge chip)SB與北橋 晶片（north bridge chip)NB。南橋晶片SB並具有二介面p2與p3， 用來與主機板上之裝置溝通。介面P2可為一通用目的輸入/輸出埠 (general purpose I/O)或其他介面。而介面P3可為週邊元件介面 (Peripheral Component Interface，PCI)、超快週邊元件介面 (Peripheral Component Interface Express, PCIe)、通用串列匯流排 (Universal Serial Bus, USB)或其他介面。主控裝置100耦接於晶片 201005506 組200中之南橋晶片SB，透過介面^與㈣中央處理單元 溝通。主m 1QG可用來祕—外部裝置·。舉例來說， 控裝置10G為-讀卡機時’外部裳置3⑻可為—記憶卡。而告田 部裝置300耦接於主控裝置·，主控裝置便可提供中央田 單元CPU存取外部裝置30〇中之資料。 主控裝置100包含介面PKP2&P3、數位邏輯處理裂置⑽、 〇實體層_ical 一⑻處理裝置120、邏輯閘130及控制器14〇。 主控裝置100之介面P]用來與外部裝置3〇_接、主控裝置 100之介面P2用來與南橋晶片SB對應之介面p2 _、主控裝置 100之介面P3用來與南橋晶片SB對應之介面P3雛。 邏輯間130可為一或閘(0R_，其包含兩輸入端n、12及 ❹輸出端0。邏輯閘130之輸人端π與12分_接於主控裝置1〇〇 ^介面P1與介面P2 ’以接收從外部跋置300傳送來之訊號S1及 從南橋晶片SB傳送來之訊號S2。而邏輯間13〇便可對訊號幻及 ^進行或運算以於邏輯閘nQ之輪出端〇輸出訊號幻。更明確地 說，當南橋晶片SB經由介面P2輪出訊號§2時或外部裝置獨 耦接於主控裝置1〇〇之介面ρι而輪出訊號Μ時，邏輯閉I%便 會輸出訊號S3。 只體層處理裝置12G減於主控裝置剔之介面p3、數位邏 201005506 輯處理裝置ium及邏綱no之輸㈣q，时處理與南橋晶 片SB之_介面P3實體層上之輯以提供餘處理裝7 110進行後縯之處理作業。當實體層處理裝置12〇接收到訊號幻 時’實體層處理裝置m才開始進行實體層訊號之處理。反:， 當實_處理裝置120未接_訊號S3時，實體 便停止對介面朽之實體層訊號之處理，意即停止運作。=當實0 體層處理裝置12G未接收到訊號S3時’便可降低實體層處理裝置 ❹ 120所消耗之電能。 〇 數位邏輯處理裝置110轉接於主控装置100之介面P1、實體 層處理U 12G以及邏輯閘13Q之輸出端〇，时處理實體層處 理裝置12G處理後之邏輯職與存取外部裝置·之資料。數位 邏^處理裝置U〇並接收一週期訊號CLK以作為與南橋晶片SB 面P3的同步喊。當數位邏輯處理裝置⑽接收到訊號幻 數位城輯處理裝置11〇才開始根據週期訊號CM進行運作。 田數位邏輯處理裝置U〇未接收到訊號S3時，數位邏輯處 理=m便忽略職峨CLK的以，如此—來，數位邏輯處 UG巾之相關4輯閘便停止運作。而由電能消耗的公式： 所脉(W:功耗、f:頻率、V:電壓)可知，數位邏輯處理裝置110 能與所接收㈣期訊號咖的頻率有關。因此，當數 之= 處叫置m忽略週期訊號CLK時，數位邏輯處理裝置ιι〇 於S3味可降到取低。如此當數位邏輯處理裝置110未接收到訊 時，便可降低數位邏輯處理裝置m所消耗之電能。 201005506 入控f⑷40耦接於__之輸㈣◦與主控裝置 "面P2，絲根據訊號S3，傳送„訊號糾至 面P2。也就是說，當主控裝置】〇〇被 == 器⑽便可傳送訊號S4至南橋晶片SB之介 Ο ^⑽_請_運作；耐主控裝請未被啟動 〇未產生誠S3)，控㈣㈣可停均送訊號％至南橋晶片 B之介面P2以告知中央處理單元哪主控裝置1〇〇目前處於休 眠狀態。 本發明之主控裝置⑽之特點在於：當外部裝置·輕接於 主控裝置100時(產生訊號S1)，本發明之主控裝置1〇〇才會開始 運作，反之，當外部裝置300未耦接於主控裝置100時(未產生訊 號叫，本發明之主控裝置100便會進入休眠狀態以降低功耗(數 ❹位邏輯裝置110停止接收週期訊號CLK、實體層處理裝置12〇停 止處理介面P3之實體層訊號）。舉例來說，當主控裝置1⑻處於 運作模式時’消耗約60毫安培的電流；當主控裝置1〇〇進入休眠 模式時，消耗約1毫安培的電流，明顯降低對電能的消耗。因此， 在虽主機的供電來源只有電池時’利用本發明之主控裝置100，便 可有效利用電池内有限之電能，提供給使用者更長的使用時間。 而中央處理單元CPU亦可透過南橋晶片SB的介面P2，傳送 A波S2來啟動主控裝置]〇〇。舉例來說，當主機的供電來源係為 10 201005506 非僅為有限電能的電树，如4流/直_換器( 耗問題日介中央處理單元CPU便可透過南橋晶片SB的八‘。力 持續傳魄號S2以使主控裝置⑽持續運作 用者 彈性來彻她之主赠⑽。 吏用者更大的 另外，於本發明中，當訊號S1〜S4產生時， ❹

Q 反之’當物㈣未產生時，權_位==; =之判斷於本發明中僅為-示範例，其他應用方= 看使用者需求而改變設計。 飞力J鳊 於本㈣=本發贿触之錄錢，能料部裝置未輕接 、^ 控裝置日夺，降低電能，提供使用者更大之便利性。 以上所述僅為树明之較佳實關，凡依本發 圍所做之均娜_，_本鞭崎_ 【圖式簡單說明】 意圖 第1圖係為本發明之具省電功能之主控裝置之示 【主要元件符號說明】 主控裝置 100 201005506 200 晶片組 300 外部裝置 P 卜 P2、P3 介面 no 數位邏輯處理裝置 120 實體層處理裝置 130 邏輯閘 11 > 12 輸入端 O 輸出端 SI、S2、S3、S4 訊號 140 控制器 CLIC 週期訊號 NB 北橋晶片 SB 南橋晶片 CPU 中央處理單元

Claims (1)

1. 201005506 十、t請專利範圍·· L 一種具省電功能之主控裝置，包含： :第二:面，用來耦接—外部裝置並產生一第一訊號; 弟-連接:用來耦接於—主機之晶片組之南橋晶片對應之第 人皐，亚接收該南橋晶片傳送來之—第二訊號； 辞二;"面，物碰於該晶片組之南橋晶片對應之第二連接 ❹ ❹ 2. 一邏輯閛，耦接於該第一介面盥 /、〜第—，丨面，用來根據該第一 如虎與該第二訊號產生—第三訊號； 一實體層處财置，祕_第三介面與 處理裝置雜觸三爾_㈣輯接= 3氣， —射立邏輯處理裝置於該第—介面與該邏輯閘，該數位 迦輯處理裝置係根據該第三訊號處理該第一介面所接收 之訊號；及 —控制器，_於該第二介面與該邏輯間，_制器係根據該 第三訊號’傳送-第四訊號至該晶片組之南橋晶片。 如請求項1所述之主控裝置，其中該__為—或(〇R)開。 3.如請求項1 Μ述之主控裝置’其中當該第三訊號為一低電位 時，該實體廣處理裝置停止處理該第三介崎接收之訊號。 13 201005506 4·如請求们所述之主控裝置，其中當該第三訊號為一低電位 時’該數位邏輯處理裝置停止處理該第—介面所接收之訊號。 5. 如請求項m述之主控裝置’其中當該外部裝置輕接於該第一 介面時，該第一訊號係為一高電位。 6. 如請求項m述之主控裝置，其中當該外部裝置未麵接於該第 ❹ 一介面時，該第一訊號係為一低電位。 7. 如請求項！所述之主控裝置’其中當該主機雛於一交流/直 流轉換器時，該第二訊號持續為—高電位。 8. 如請求項i所述之主控裝置，其中當該主機未搞接於一交流/ 直流轉換器時’該第二訊號可為—低電位。 〇 9.如請求項1所述之主控裝置，其巾邮制輯發出之第四訊號 係為通知該主機之晶片組之南橋晶片該主控聚置是否處於休 眠模式。 10·如請求項1所述之主控裝置，兑中命缸〜Α 直數位邏輯處理裝置係接收 一週期訊號以進行運作。 η·如請求項顧述之主妓置’其中當該第三訊號為低電位 . 肖，該數位祕處理裝置忽略該顯喊並停止副運作。 14 201005506 12. 如請求項1所述之主控裝置，其中該主控裝置可為一讀卡機。 13. 如請求項12所述之主控裝置，其中該外部裝置可為一記憶卡。 十一、圖式：

   15