TW201004146A - Clock generating circuit, power converting system, and related method with spread spectrum for EMI reduction - Google Patents

Description

201004146 九、發明說明： 【發明所屬之技術領域】 本發明係有關—種以展頻方式來降_期訊號所產生的電磁 干擾的週期訊號產生電路。 【先前技術】 人子裝置皆需要電源轉換電路以將所接收的電源轉換成 崎供電作置㈣，轉現上述魏觀方式的電 是交換_轉換電路__有的 父換式％_換電路需要―職喊赵器，產生 ==’來切換—功率開關，而導致了功率開關容易產生二 所產生的電磁此’降低交換式電_換電路 地方生料軒擾便成騎設⑲_考量的 在先前技術中 期訊號產生器内部的===者有利用週期性改變: 達到展頻的目的；或者 ·丨仔週期訊號產生器的頻: 亦同樣也可以達到展頻目=生的改變週期訊號產生器中的電溶 擾。 的’而降低週期訊號所產生的電磁: 201004146 【發明内容】 本發明提供一種呈展拖 。 ^ 乂降低電磁干擾之週期訊號產生電 路。該主產生電路包含—主㈣電路以及—可變延遲電 以幹出於屮電路接收—回_期訊號，經歷—第—延遲時間後， ==輪_訊號。該可變延遲電路接收該輸出週期訊號， 職以及該輪出週期訊號，更新該回授週期訊 於該第-延遲時間。 B W弟一延遲_小 路。雜麵崎低電磁干狀職訊號產生電 t 號產生電路包含—主延遲電路以及-可變延遲電 連接至該可變延遲電路一 廟，以漆Γ 延遲電路之輸出，構成一訊號迴 訊號傳输峨轉人到輸出的 減傳遞峨峨爾出的 變化，且2第一延伽間。其中該第二延遲時間係週期性地 文化且垓弟二延遲時間小於該第—延遲時間。 曹trr提供—種具展_降低電磁干擾來產生-輸出週期 =:==:·以產生該輸_訊 观地改、科-延柄間，以改變該輪出週期訊號 201004146 η 之頻率。其中該訊號迴圈由-第-傳遞路徑以及—第二傳遞路徑 所構成；該第一傳遞路徑的訊號傳遞需要一第一延遲時間；該第 二傳遞路㈣訊號傳遞需要-第二延遲時間；該第—延遲時間大 於該第二延遲時間。 【實施方式】 請參考第1以及第2圖。第1圖以及第2圖係分別為根據本 發明之-第-實施例以及第二實施例之具展頻崎低電磁干擾之 • 週期訊號產生電路100以及200之示意圖。如第i圖所示^期 訊號產生電路100包含主延遲電路11(m及可變㈣電路12〇。如 第2圖所示，週期訊號產生電路2〇〇包含主延遲電路ιι〇以及可 變延遲電路220。以下將先以第1圖為例，解釋其基本原理，而第 2圖之基本原理可以類推，不再重述。 V 延遲電路110用來根據回授週期訊號CLKFB，經歷延遲時間 di後產生輸出週期訊號clk〇。換句話說，主延遲電路HQ接 收回授週期訊號CLKfb之後到據以反應產生對應的輸出週期訊號 CLK〇間(峨傳遞，Propagation)，存在有延遲時間丁⑺。 可變延遲電路120接收輸出週期訊號CLK〇之後到據以反應 產生對應的回授週期訊號CLKfb間(訊號傳遞），存在有延遲時間 _ D2 遲日}間TD2係為週期性地變化，且延遲時間了。2會小於 201004146 延遲時間td1。於可變延遲電路12G中，係週期性地調整延遲時間 Τ〇2如此回技週期乱號CLKfb被延遲後，再回授、給主延遲電路 則。換句話說，從主延遲電路110之輸出端，經由可變延遲電路 120之輸入端、可變延遲電路12〇之輸出端，到主延遲電路⑽之 輸入端，可構成-訊號迴圈(signall〇〇p)。在主延遲電路則之輪 入端到主延遲電路110之輸出端之間，可以視為有-第-傳遞: 徑；在可變延遲電路120之輸入端到可變延遲電路12〇之輸出端 之間’可以視為有-第二傳遞路徑；第一傳遞路徑與第二傳遞路 I形成剛述之訊號迴圈。第一傳遞路徑中訊號傳遞的延遲時間為 ' Tm ’第二傳遞路徑中訊號傳遞的延遲時間為Τ〇2。作為—週期气 號產生電路，訊號迴圈的迴圈增益(loop gain)要等於。 週期訊號產生電路100的週期訊號〇^〇與CLKpB，其信號 週Ί勺等於(TD1 +TD2) ’或約等於TD1外加上擾動的微小值丁的'。 I 因為Td2被職性的改變，所輯期峨CLK^CLKpi^l 亦將產生週期性地擾動，進而使得所產生的電磁干擾功率將不再 只是集中於單-個中心頻率，而是以中心頻率附近的頻率範圍 内平均地分布。如此本發明之第一實施例的週期訊號產生電路 便此產生出具有降低電磁干擾的輸出週期訊號。 請繼續參考第丨圖。主延遲電路11〇包含二輸出端Ο!以及 、一輸入端、一比較器cp! ’以及一週期電壓控制電路^。 如果主延遲電路110的輸入端IN!直接與輸出端〇1連接，則形成 201004146 傳統的三角波產生器， 路1112,來對^電路1111或一放電電 匕主延遲電路110與習知二角沽姦 的，是輸，沒有與輪出端。1直接連:=== 電路卿接連接，故主延遲電路則⑽操作細料在多述。 請繼續參考第！圖。可變延遲電路⑽包含一延遲時間決定 =⑵以及-通過/保留裝置122。延遲時 用 峨f輸出週期訊號叫的次數’決定延遲時間TD2l 、亚，延遲時間決定電路121於延遲時間&之後，送出 I給通過_裝置122 ’通職留裝置122才將所接 ： 期訊號CLK〇更新回授週期訊號 1週 訊鹏B。在延料間Td2之^過 據所接㈣輸出職職0%較#相授職_a -艮 句話說，在延遲時間Td2之内，通 吳 期訊號CLM更新。 ^置⑵會阻止回授週 延遲時間決定電路⑵包含-主計數器1211、—次 1212 -震盈器QSC以及-比較器％。通過/保留裝置⑵勺1 啟動端EN、-輸入端IN3以及-輸出端〇4，可由— 匕3 一

latch)來實現。 I止反器(D 主計數器1211接收輸出週期訊號CLK〇，並 斤所接收的輪 10 201004146 出週期訊號CLK〇所經過的週驗，以產生一計數值％。而叶數 值N〗經由比較器％之該輸入端i所接收。主計數器咖可為 -可自動重置計數器，當計數值Νι達到—上限值队時，主計數 器而可重置計數值Nl(如將計數值叫重置為零），以重新計數。 稱後將說明延遲時間Td2的大小如何大約正比於計數值％的大 :。如，’由於主計數器咖所具有的可自動重置的特性，可使 付延遲時間Τ〇2能夠具有週期性地變化。 綱OSC包含二電流源IS3以及IS4、奇數個(三個)反相器。 電4IS3以及队分別用來提供電流^給震盈器中的反㈣，可 =震二Γ的信號週期時間。如第1圖所示，震盪器⑽ 可產生—參考週期訊號CLKS。 另外，參考週期訊號CLKS之週期係不大於延遲時間TD2。 電性連接於_咖、延糊決定電路 120之輸入如in2、比較器Cp2之該 輸出端。。當次計數器1212接收到輪出:二 數器1212才開爾考·歡㈣數：:產二:數值 N2。而咖_咖如·他數值 田口十數值N,以及％達到—預設條件時，比較器⑶合經由 其輸出端Ο,輸出一啟動訊號。 ° 2 ^ Ν2時，則比較器〇>2會輸出+歹1至f，當種值Ni等於 挪至次計數器]212以及通 201004146 過/保留裝置122。 田-人计數為1212接收到啟動訊號Sen時，次計數器1212會將 計數值N2重置(如將計數值％重置為零），準備重新計數。 當通過/保留裝置122未接收顺動訊號—時，通過/保留裝 置122根據先前所接收的輸出週期訊號CLK〇，維持其輸出端〇 =號(意即回授週期訊號CLKfb不會被更新）。反之，當通過/保 留裝置122接收到啟動訊號Sen時，通過/保留裝置122根據當下 所接收的輪出週期訊號CLK〇，直接於其輸出端〇輸出當下所接 收的輸出週期峨CLKq以作為回授週誠號(意即回授週 期況5虎CLKfb被更新）。 〃啟動訊號sEN會在N2等於Νι時送出，而當次計數器1212於 數算到個參考週期訊號CLKs，才會使％等於Νι。所以，延遲 時間:D2就會等於參考週期織CLKs的週期時縣以％。而& 可隨著輸出週期訊號CLK〇之次數而改變。 因此，透過本發明之第一實施例之可變延遲電路12〇，週期性 地變化訊號傳遞的延遲咖(Td2)，來達成對輸出週期訊號CM。 展頻的效果’飾降低電針擾。同觀，㈣波_ clk_， 亦能透過本剌之第_實關之可變延遲電路具有展頻的 效果’進而能降低電磁干擾。 12 201004146 請繼續參考第2圖。可變延遲電路22〇包含—主計數器22ι 以及次可變延遲電路222。 第2圖中的主計數器221與第1圖中的主計數器1211内部結 構可以—樣或是類似，故不再重述。主計數器221輪出計數值Νι， 其決定了可調電流源IS5之電流Iv，譬如說，計數值叫表示電流

Iv的減少量(IV=IG —N山電流Iv決定了訊號延遲電路2221中的 訊號延遲時間。所以’可變延遲電路22〇之延遲時間丁出的大小大 約正比於計數值N1的大小。 次可變延遲電路222包含一數位/類比轉換器(Analog/Digital

Converter，ADQIS5以及一訊號延遲電路2221。 可凋電流源IS5可以視為一數位/類比轉換器IS5，轉換計數值 為對應大小的類比電流Iv(類比訊號）。 桌號延遲電路2221包含一反相器沉乂、二開關SW3以及 SW4、一延遲電容Cd以及一比較器cP3。 延遲甩谷（：0上的延遲電壓Vd係由開關SWg、Sw4導通的時 間與電流所決定。可調電流源取可透補關SW3，綱所提供的 黾ml Iv對延遲電谷cD充電，以提升延遲電壓。當可調電流 源1S5所提供的電流Iv越大，延遲電容被充電的速度越快，意 201004146 rr厂堅义上升的速度越快，而比較㈣的輸出就越快轉 悲’之亦然。比較器化的輸出便作為回授週期訊號CLKfb。 所局準蚁輸㈣期輯CLK(W__授週期訊號 CLKfb 的訊號傳遞時間’跟電流Iv相關，大約正比於計數值_大小； 之輸出週期訊號CLK〇傳遞到回授週期訊號⑽一訊 =傳遞日.，跟電流Iv無關，大約是—定值。而計數值叫會 性的改變。 口此透過本發明之第二實施例之可變延遲電路⑽，週期性 ^也變化訊號傳遞的延遲時·)，來達成對輸出週期訊號CLK〇 與鋸齒波訊號CLKsaw展頻的效果，進而降低電磁干擾。 ^考第3®帛3圖係為說明利用本發明之週期訊號產生 電路之交換式電壓轉換電路之示意圖。如_示，交換式電 ，轉換電路300包含-電源管理系統剔、―電感Li、一二極體 !及-電gCl。交換式電壓轉換魏係將—輸人電源^轉 ^成―輸出電源V·。於第3圖中，交換式電壓轉換電路係 為—升壓電路(voltage booster^。 電源貫理系統310包含一功率開關(ρ〇·Γ switch)s^以及— ^ 311 ° , SW5 Nit 逼金乳半導體電晶體。：!!作聊調整器311包含·訊號產生電 略3111以及一比較器cp4。 201004146 週期訊號產生ηι ,, 1 可由本發明之週期訊號產生電路100 =Γκ! 產生—由展財絲降低電軒擾_齒波訊 交換式電壓轉換電路300之升壓原 本領域具有物燦娜，恤刪 為 產生=’Τ本廡發明之實施例所提供之電源管理系統以及週期訊號 ^ 一 兩用電路(讀agebu丨k/boost，並不限 :本發幫例之電路。本翻也侧於任嫩產生: =;擾裝置’用數位延遲的方式，將輸出週期訊號展頻，以降低 V〆... 綜上論陳’透過本發明所提供之職訊號產生電路，可週期 果^化訊號傳遞的延遲時間，來達成對輸出週期訊號展頻的效 ^電讀，崎得彻本發騎提供之職訊號產 =:=一_續犧，她使用 以上所述僅為本發明之_實施例，凡 圍所做之均等變化轉飾，*Μ明專利祀 J哥感，山飾&應屬本發明之涵蓋範圍。 201004146 【圖式簡單說明】 第固係為根據本發明之一第一實施例之具展頻以降低電磁干擾 之週期訊號產生電路之示意圖。 第2圖係為根據本發明之―第二實施例之具展頻以降低電磁干擾 之週期訊號產生電路之示意圖。 第3圖係為朗本發明之週期訊號產 換電路之示意圖。 又換式電壓轉 【主要元件符號說明】 100、200、3111 110 111 1111 1112 120、220 121 122 1211 、 221 1212 222 週期訊號產生電路 主延遲電路 週期電壓控制電路 充電電路 放電電路 可變延遲電路 延遲時間決定電路 通過/保留裝置 主計數器 次計數器 次可變延遲電路 201004146 sw!、sw2、sw3、sw4、sw5 〇l、〇2、〇3、〇4 IN!、IN2、IN3 EN Vi-i、VL、Vx、Vd、Vref、VDUty Vin ' V〇ut ' Vss CPi、CP2、CP3、CP4 N! ' N2 2221 300 310 311 IS! ' IS2 ' IS3 ' IS, IS5

Iref、Ii、Iv osc CLK〇、CLKFB、CLKS CLKSAw T〇l ' TD2 Cx ' CD ' 〇!

Li 〇! 訊號延遲電路 交換式電壓轉換電路 電源管理系統 工作週期調整器 定電流源 數位/類比轉換器 電流 開關 輸出端 輸入端 啟動端 電壓 電源 比較器 計數值 震盪器 週期訊號 鑛齒波訊號 延遲時間 電容 電感 二極體 17 201004146 INV 反相器 Sen 啟動訊號 SpWM 開關控制訊號 18

Claims (1)

1. 201004146 、申請專利範圍： 一種具展頻以降估雷 -主延遲電路，用來接憂之週期訊號產生電路，包含： 間後，以輪出=—回授週期訊號，經歷-第-延遲時 输出輸出蝴訊號； 卞 —可變延遲電路，接收該輪出购 一 以及該輪出週期訊號 _ 弟二延遲時間 盆中兮m更新忒回授週期訊號； ，、宁5亥弟一延遲時間係 該第—延遲時間。變化，且該第二延遲時間小於 2.如凊求項1所述之週期 路包 含. / °〜生電路，其中該可變延遲電 L遲日獨决（電路，用輪收該輪㈣期峨， 二延遲時間；以及 疋豕弟 •通過/保妓置，受控於該延遲時間決定電路，於接收該輪 出週期訊號的該第二延遲時間後，該通勒呆留裝置依據該 輸出週期訊號，更新該回_期訊號；於接收該輪出週期 Λ遽後的該第二延遲時間内，該通過/保留裝置阻止更新节 回授週期訊號。 3.如請求項2所述之週期訊號產生電路，其中該延遲時間決 路包含： Ν 一主計數器，用來計算該輸出週期訊號產生的次數，據以產生 一第一計數值； 19 201004146 其中該第二延遲時間大約正比於該第—計數值。 4.如請求項2所述之週期訊號產生電路，其中該延遲時間 路，另包含： ’、 一震盪器，用來產生一參考週期訊號； -次計數器’於接收-當下輸出職訊號後，絲計算該來考 週期訊號產生的次數，以據以產生—第二計數值；以及 ! —比較器，聽接收該計數值以及該第二計數值，當該第 =十數值與該第二計數值符合—預設條件時，該比較器控 JK亥通過/保讀置，依據該輸出週期訊號，更新該數 授訊號。 5. 如請求項4所述之週期訊號產生 震盪器。 電路’其中該震盪器係為一環 6. 可n斤迷之週期訊號產生電路，其中該通過/保留裝置 了為-D型正反器叫叫 句各·、 ^述之週期訊號產生電路，其中該可變延遲電路， 主計數器， —計數值； 次可變延遲電路， 用來5十异简出勒訊號產生的次數，據以產生 包含： 20 201004146 -數位/類比轉換器，將該計數值轉 一訊號延遲電路，接收兮私^ 貞比L唬，u及 週期訊號。 週期訊號與該類比信號，IX 根據__號決定料二科咖，來㈣該回授乂 8.如請求項1所述之週期訊號產 一輸出端，可糾1錢=魏射触㈣電路具有 9. -種具展_降低電磁干擾之週期訊號產生電路，包含： 一主延遲電路；以及 一可變延遲電路； 其中社延遲電路之輪出連接至該可變延遲電路 3 =轉讀出連接該主延遲電路之輪出，構成一‘ 迴圈(Slgnall〇〇P)，以產生一輸出週期訊號； "中4主延遲电路之輪人到輸出的訊號傳麵卿】 Pr〇Pagat·财延_間，該寶延遲電路之輸入 到輸出的訊號傳遞需要—第二延遲時間； 其中該第二延遲時間_期性地變化，且該第二延遲時間小於 該第一延遲時間。 人弓求項9所述之週期讯號產生電路’其中該可變延遲電路包 :有-計數器’用以計算該輸出職減產生之次數，並產生 叶數值，且糾二延料間大約正嫌該計數值。 21 201004146 11. 如請求項9所叙顯訊驗生電路 -輸出端，可輸出—鋸齒波訊號。 其Ί7該主延遲電路具有 12. —種 、頻以降低電磁干擾之電源轉換系統，包含： 功率開關(P〇Werswitch)，電性連接至—電源. 工作週期調整器，㈣產生—具有可調整工作’週够任比的 =控制崎’以控繼功率_，該工作職調整器包 如請求項11所述之週期訊號產生電路；以及 比較為’肖來味—責任賴及該獅峨產生電路產 生之鑛齒波訊號，以產生該開關控制訊號。 13·-種具展頻以降低電磁干擾來產生—輸出週期訊號之方法，該 方法包含： 提供一訊號迴圈，以產生該輸出週期訊號； 其中該訊號迴圈由-第-傳遞路徑以及—第二傳遞路徑所構 成；該第一傳遞路徑的訊號傳遞需要一第—延遲時間；該 第二傳遞路徑的訊號傳遞需要一第二延遲時間；該第一延 遲時間大於該第二延遲時間；以及 週期性地改變該第二延遲時間，以改變該輸出週期訊號之頻 率。 22 201004146 14.如財項13所述之方法，另包含： 计异讀輪㈣期訊號之產生次數，據以 文我弟一延遲時間。 15· ^清求们4所述之方法，另包含： 延 提仏^考週期訊號，該參考週期訊號之週 遲時間；以及 个人於。亥第— 田接收錢出週期訊號後，比較該參考週期訊號之產生次數與 該輸出週期訊號之產生次數。 、 16.如請求項14所述之方法，另包含： 將該輸出週期訊號之產生次數，轉換為—類比信號，以控制該 第二延遲時間。 十一、圖式： 23