TW200908008A - Memory control circuit and related method - Google Patents

Description

200908008 九、發明說明： 【發明所屬之技術領域】 於可動態調整突波 本發明係有關於記賴控制，特別係有關 消除窗口的記憶體控制電路及其方法。' 【先前技術】 ^相軸，嫩鐘__㈣細造商通 子I置提供複數觸倾式，特職為記㈣控制電路 以操作模式。不同的操作模式需要消耗不同的電量，所 '、、式切換時’可⑨會發生記憶體控制電路的電壓降低的 ’月況’料致=#料選通訊號(例如’ DQS)具魏大_訊干擾。對 匕門題^己憶體控制電路中，通常於資料選通訊號的前同步 P :㈣之則卩及資料選通訊號的後同步碼(postamble)之後， 使用穴波、4除窗口麵止具有雜訊的資料選通訊號。 能，子裝置的量產階段，為了更好地獲得記憶體控制的效 號裏^商通常需要決定一個固定延遲量以延遲突波消除窗口訊 i，以便建立突波消除窗口。當電子裝置被出售給經銷商或最終 的使用者時’固定延遲量是不會改變的。

Ajj· 戈内邹。犬波消除窗口訊號及/或DQS的狀態，可能會受到雜訊 ° /或外部環境因素(例如，溫度變化或以上提到的電壓下降) 200908008 =::==:r’__ 【發明内容】 種記憶體 為了獲得更佳的記憶體控制效能，本發明提供了 控制電路及其方法。 a X月提供了觀憶體控制電路，用於接收記憶體之初始 資料選通訊號，記憶體控制電路包括：置位電路、突波消除電路、 以及决疋電路。置位電路’餘設置至少三個分別具有不同的開 始時間點的突波齡窗σ。突朗除電路，_於置位電路，根 據初始資料選通訊號，利用至少三個突波消除窗口進行突波消 除，以制至少三健波耻結果。蚊，雛於突波消除 電路以及置位電路，用以決定至少三個突波消除窗口之間的間隔 時間之最新值，至少三㈣朗除窗口錄據至少三個突波消除 結果藉由該置位電路設定，用以調整至少三個突波消除窗口之間 的間隔時間，射，根據初始雜選通峨，突朗除電路利用 至少二個突波消除窗口中之—者來產生突波消除資料選通訊號以 對記憶體進行存取。 本發明提供了—種記憶體控制方法，用以彻記憶體控制電 路來調整複數個突波消除窗口，其t，記憶體控制電路用以接收 200908008 §己憶體之初始資料選通訊號，記憶體控制方法包括：為了獲得複 數個突波消除結果，根據初始資料選通訊號利用複數個突波消除 窗口來進行突波消除，其中，突波消除窗口係藉由延遲初始突波 消除窗口訊號來設定，且突波消除窗口具有不同的開始時間點； 以及利用突波消除結果以動態決定延遲量用以延遲初始突波消除 窗口訊號’其中突波肖除窗σ中之-者的開始時間點保持於初始 資料選通訊號之前同步碼之中間時間點。 本發明提供之記紐控制電路及其方法，藉由使用突波消除 窗口，並根據初始資料選通訊號㈣調整突波齡窗口來消除突 波’使系統彌穩定狀態’可賴得最佳的記髓㈣效能，且不 會受到雜訊或内部及/或外部環境因素的影響。 【實施方式】 在此需說明的是，儘管在本案說明書全文（包括申請專利範 圍）中使用了某些特仏5]彙來指稱特定的元件，本發明所屬技術 領域中具有通常知識者當可理解到，某些硬難造商可能會以不 同的名詞來射同-個元件，因此在理解本案說财全文（包括 申請專利範圍）時不應以名稱的差異來作為區分元件的方式，而 應該以元件在功能上的差異來作秘分的鮮，另外，在本案說 明書全文（包括申__)中所使_「包括」-詞係為開 放式的用語’因此應該被解釋成「包括但不限定於」，此外，在本 200908008 案說明書全文（包括申請專利範圍）中所使用的「_」一詞係 指任何直接销接的連接手段，舉例而言，若対贿第一裝置 耦接於第二裝置，則應該被解釋成該第一裝置可以直接連胁該 第二裝置，或者該第-裝置可以透過其他錢或某觀接手段而 間接地連接至該第二裝置。 請參閱第1圖。第1圖為本發明第一實施例之記憶體控制電 路100之方塊圖。在本實施例中記憶體控制電路1〇〇包括置位電 路(setting drcuit)li〇，突波消除電路(deg丨itch drcuit)12〇，以及決定 電路130。記憶體控制電路励用以接收記憶體(例如，雙倍資料 速率記憶體)的初始資料選通訊號，其中，本實施例中的初始資料 選通訊號係為DQS。 第一實施例中的部份組件的詳細說明，例如第丨圖所示的置 位電路110，突波消除電路120，以及決定電路13〇將於第2圖， 第3圖，以及第4圖中作詳細描述。如第2圖所示，本實施例中 的置位電路110包括複數個延遲單元，每一個延遲單元包括一個 具有可調延遲量(例如’ 或At2)的延遲元件。如第3圖所示，突 波消除電路120包括窗口濾波器122，以及複數個計數器124_ι， 124-2，以及124-3，其中窗口濾波器122包括複數個時鐘閘單元 (clockgatedceH，以下簡稱為 cg)122-1，122-2，以及 122-3。如第 200908008 4圖所不’決定電路130包括比較單元132以及控制單元134，其 可以根據需要’藉由控制單元134控制的重設訊號RST重設 d數器124-1 ’ 124-2 ’以及124-3。根據本實施例的不同實施選擇， 比車乂單兀132以及控制單元134可以被整合於硬體控制器中，或 藉由處理H執行程式碼來實施。此外，第5圖為本發明一實施例 之如第3圖所示之窗口滤波器120中的CG 122-j(H，2 ’或3)中 之一者的實施示意圖。 第6圖為本發明一實施例之動態調整突波消除窗口之記憶體 控制方法之時序圖。此記憶體控制方法利用記憶體控制電路接收 記憶體的初始資料選通訊號，其中，本實施例之記憶體係為雙倍 資料速率記憶體。記憶體控制方法可以應用於第一實施例，以下 將進行更詳細的描述。 根據本實施例，上述延遲單元，例如，第2圖所示的延遲元 件藉由延遲初始突波消除窗口訊號DW ’產生複數個突波消除窗 口訊號DWA，DWB，以及DWC，以便設置複數個突波消除窗口(例 如，三個突波消除窗口 611，612，以及613)，其中，三個突波消 除窗口 611，612，以及613之間的間隔時間係由置位電路110根 據可調延遲量來設定，以及三個突波消除窗口 611，612，以 及613之間的移位量(shift amount)係由置位電路110根據可調延遲 200908008 量At來設定。需要注意的是，三個突波消除窗口 611，612，以 及613分別具有關於初始資料選通訊號DQS的不同開始時間點 611b，612b，以及 613b。 根據初始資料選通訊號DQS，本實施例之突波消除電路12〇 可以利用複數個突波消除窗口中之一者來產生突波消除資料選通 訊號(未顯示），以對上述記憶體進行存取。特別是，在本實施例中， 用於產生突波消除資料選通訊號的突波消除窗口是中間的突波消 除窗口 ’例如，突波消除窗口 612。此外，突波消除電路12〇可以 藉由使用複數個突波消除窗口(例如，突波消除窗口 611，612，以 及613)並根據初始資料選通訊號DQS來消除突波，以獲得複數個 突波消除結果。

在本實施例中，窗口濾波器122濾除初始資料選通訊號DQS 的跨狀態雜訊(trans-state noise)，以及更利用CG122-1，122-2，以 及122-3，根據突波消除窗口訊號DWA，DWB，以及DWC，分別 產生複數個濾波脈波，因此計數器124-1，124-2，以及124-3分別 計數對應於突波消除窗口的濾波脈波的數量。在此，計數器 124-1 ’ 124-2，以及124-3之計數值可被用於表示突波消除結果。 更具體來說，計數器124-1，124-2，以及124-3之計數值可以代表 突波消除結果。 200908008 關於本實施例之決定電路130,被標記於比較單元132之輸入 端的符號(例如Q!，（¾，以及Q3)可用於代表計數值，其中輸入端 係用於分職收來自突波齡電路12G的突波耻結果。決定電 路no可以利用複數個紐消除結果，特別係利用突波消除結果 的表示(例如，計數值Qi，Q2，以及q3)，來動態決定可調延遲量 △t〗以及以2以延遲初始突波消除窗口訊號DW。因此，決定電路 130可以藉由更新可調延遲量Ati以及At2來決定移位量以及間隔 時間的最新值，以便調整突波消除窗口 611，612，以及613的移 位量，以及於一系列自動追蹤過程(例如，第6圖中的如到以所 示）中的突波消除窗口 611，612，以及613之間的間隔時間。 例如，於第6圖中6a所示的初始狀態中，三個突波消除窗口 611’612’以及613的中間的突波消除窗口 612的開始時間點6版 並非位於初始資料選通訊號DQS之朗步碼(_mble)的中間時 間點。請參閱第6 ®中的6b到6d，對應於突波消除窗口訊號 DWA ’ DWB，以及DWc的突波消除窗口被動態調整。因此，如第 6圖中6d所示的穩定狀態中，對應於突波消除窗口訊號dWb的突 波消除窗口 (亦即’巾間的突波消除窗，開始時間點位於初始資 料選通訊號DQS之前同步碼的中間時間點。於本實施例中，中間 時間點係為如第6圖所示之前同步碼的中間時間點。 11 200908008 根據本實施例，決定電路130中的比較單元132比較計數值 Qi(i)，Q2(i)，以及Qs⑴（丨=1，2，3’…，等等），決定電路130 中的控制單元134可以根據比較單元132輸出的比較結果來更新 可調延遲量Μ!以及’以便調整對應於突波消除窗口訊號 DWA，DWB，以及DWC的突波消除窗口的移位量，以及更調整對 應於突波消除窗口訊號DWA，DWB，以及DWC的突波消除窗口 之間的間隔時間。 更詳細而言，於本實施例中，ii表示i的一個特定值，如果對 應於由突波消除窗口訊號DWA表示的突波消除窗口的計數值 Qi(ii)與對應於由突波消除面口訊*號DWb表示的突波消除窗口的 計數值Q2(i〇不相等，以及如果對應於由突波消除窗口訊號DWb 表示的突波消除窗口的計數值（¾¾)與對應於由突波消除窗口訊 號DWC表示的突波消除窗口的計數值不相等，亦即當 #2〇1)力3〇1)時，決定電路130調整突波消除窗口之間的間隔時 間。如第6圖所示，本實施例中的間隔時間被減少。 此外，i2表示i的另-特定值，如果對應於由突波消除窗口訊 5虎DWB表7F的突波消除窗σ的另—個計數值Q2(i2)等於對應於由 突波消除窗口訊號0\¥八表示的突波消除窗口的另一個計數值 Q!(i2)以及對應於由突波消除窗π訊號DWe表示的紐消除窗口 12 200908008 的另一個計數值Q#2)中之一者’以及如果對應於由突波消除窗口 訊號DWB表示的突波消除窗口的另一個計數值Q2(i2)與對應於由 突波消除窗口訊號DWA表示的突波消除窗口的另一個計數值 Qife)以及對應於由突波消除窗口訊號DWC表示的突波消除窗口 的另一個計數值(¾¾)中的另一個不相等，亦即，當 力3(12)或當Qi(i2) = 時，決定電路13〇調整此三個突 波消除窗口的移位量。於本實施例中，當Qi(i2) = Q2(i2) ^3(ί2)時， 此二個突波消除窗口將向前移動。此外，當Q!(i2) = 時’此三個突波消除窗口將向後移動。 藉由動態調整上述分別由突波消除窗口訊號DWA，DWB，以 及DWc表示的的突波消除窗口 611，612，以及613，可以獲得如 第6圖中6d所tf的穩定狀態。因此，記憶體控制電路1〇〇可以將 由大波消除固口訊遽D Wb表示的突波消除窗口的開始時間點動態 保=於初始胃料選通§峨DQS的前同步碼的巾間時_(亦即，於 本實施例中的前同步瑪的中間時間點)。此外，記憶體控制電路1〇〇 可以將由突波消除窗口訊號DWa絲的突波絲窗口的開始時 門點動心保制^同步碼的開始時_，以及將由突波消除窗口 號c表不的大波消除窗口的開始時間點動態保持於前同步 的結克時間.it。 ^ 13 200908008 第7圖為本發明另一實施例之動態調整突波消除窗口之記憶 體控制方法的時相’其巾，第7圖所示的實關係為第6圖所 示的實施例的變化例。 根據本貫施例，藉由延遲初始突波消除窗口訊號DW，分別 具有開始時間點 711b，712b，713b，714b，715b，716b ’ 以及 717b 的複數個突波消除窗口 7U，712，713，714，715，716，以及7i7 被提供。於本實施例中，初始突波消除窗口訊號DW具有開始時 間點701。可分別利用突波消除窗口川，712，713，714，715， 7 6以及717來獲付突波消除結果。因此，可以根據突波消除結 果執行邊緣檢測。藉由動態岐合適的延遲量以根據邊緣檢測= 遲初始突波消除窗口訊號DW，於歡狀態下，對應於所決定的 延遲量的突波消除窗口的開始時間點可以被雜於初始資料 訊號DQS的前同步碼的中間時間點，例如，前同步碼的中 點。如第7圖所示的情形中，因為突波消除窗口 μ的開始_ 點皿位於前同步碼的開始時間點，突波消除窗口 714由突心 除自口 711 712’713, 714’715’716，以及 717 中被選出。 與相關技術不同的是，為了 發明之記憶體控制電路及其方法 獲得記憶體控制的最佳效能， 可以動態調整突波消除窗口。 本 14 200908008 本發明之記憶體控制電路及其方法的另—個優點在於，於初 始突波消除窗口訊號DW及/或資料選通訊號DQS的相位受到雜 訊或内部及/或外部環境因素(例如，溫度變化或以上提到的電壓下 降)的影響的情況下，本發狀記憶贿㈣路及其方法仍然可以 獲得最佳的記憶體控制效能。 雖然本發明已啸佳實施_露如上，财麟用以限定本 發明’任何熟習此技藝者’在不脫離本發明之精神和範圍内，當 可作各種之更動與潤飾’因此本發明之保護範圍纽後附之申請 專利範圍所界定者為準。 【圖式簡單說明】 第1圖為本發明第—實施例之記憶體控制電路之方塊圖。 第2圖為本發明如第丨_示之第—實關之置位電路的方 塊圖。 第3圖為本發明如第1圖所示之第-實關之突波消除電路 的方塊圖。 第4圖為本發明如第丨_示之第—實施例之決定電路的方 塊圖。 第5圖為本發明—實施例之如第3 _示之窗π驗器中的 時鐘閘單元的實施示意圖。 第6圖為本發明—實施例之_調整突波雜窗口之記憶體 15 200908008 控制方法的時序圖。 第7圖為本發明另一實施例之動態調整突波消除窗口之記憶 體控制方法的時序圖。 【主要元件符號說明】 100 . §己憶體控制電路；110 :置位電路；12〇 :突波消除 電路，130 :決定電路；122 :窗口濾波器；122_卜122_2、 122-3 :時鐘閘單元；1244、124-2、124_3 :計數器；132 : 比較單元’ 134 :控制單元；611、612、613 :突波消除 囪口，611b、612b、613b.開始時間點；γη、712、713、 714、715、716、717:突波消除窗口； 7Ub、712b、713b、 714b、715b、716b、717b :開始時間點； 16

Claims (1)

1. 200908008 十、申請專利範圍： 初始資料選 1. -種#憶體控制電路，用於接收〆記憶體之 通訊號’該記憶體控制電路包括. 置位電路 個突波消除窗口； ，用於設置相具料關_日_點的至少 -突波消除電路，減於該置位電路，藉由利用該至少三個 突波消除窗口根制初始資觸通滅進行H肖除以得到至少 三個突波消除結果；以及 v 一決定電路，耦接於該突波消除電路以及該置位電路，用以 決定該至少三個突波消除窗口之間的一間隔時間之—最新值，嗲 至少三個突波消除窗口係根據該至少三個突波消除結果藉由該置 位電路設定’用以調整該至少三個突波消除窗口之間的該間隔時 間； 其中，根據該初始資料選通訊號，該突波消除電路利用該至 少二個突波消除窗口中的一個以產生一突波消除資料選通訊號用 以存取該記憶體。 2. 如申請專利範圍第1項所述之記憶體控制電路，其中該初 始資料選通訊號係為一 DQS訊號。 3. 如申請專利範圍第1項所述之記憶體控制電路，其中該置 17 200908008 位電路包括： 複數個延遲單元，用以延遲-初始突波消除窗口訊號以設定 該二個突波消除窗口； 其中該間隔時間對應於該些延遲單元中之—者的—延遲量。 申π專利範圍第1項所述之記憶體控制電路，其中，該 決定電路更根_三個錢齡結果以決定該三個突波消除窗口 ^移位罝之—最新值以便調整該三個突波消除窗口之該移位 里’其中’該三個突波消除窗口係藉由該置位電路設定。 5·如申請專利範圍第1項所述之記憶體控制電路，其中該突 波消除電路包括： 固口濾波器，用以濾波該初始資料選通訊號之跨狀態雜 訊；以及 U 複數個計數器’祕於該窗口舰II，用以分別記錄對應於 該一m肖除窗σ之濾、波脈波的數目，其巾該些計數器之計數 值被分別用於表示該三個突波消除結果。 6·如申轉利範圍第5項所述之記憶體控制電路，其中該三 個突波消除窗口包括：分別具有順序設置之開始時間點之一第一 突波消除窗σ ’—第二突波消除窗口，以及-第三突波消除窗口； 200908008 以及如果對應於該帛x波>肖除窗口之—雜值朗應於該第二 突波消除SK-計數財鱗，且如果職於对二突波消除 窗口之該計數值與對應於該第三紐消除窗Π之-計數值不相 等’該決定電路婦駐個突朗除窗口之關隔時間。 7.如申μ專她®第6酬述之記憶體控制電路，其中，如 果對應於該第二突波窗σ之另—計數值等於對應於該第一突 波消除窗口以及該第三突波消除窗口中之—者的另_計數值，並 且如果對應於該第二突波消除窗口之該另—計數值與應於該第一 突波消除窗π以及該第三突波消除窗口其中之另—者的另一計數 值不相等，該決定電路調整該三個突波·窗口之—移位量。 8·如申請專機圍第丨項職之記憶體控制電路，其中該三 個突波消除窗口包括：分別具有順序設置之開始時_之一第一 突波消除窗π，-第二突波消除窗口，以及—第三突波消除窗口； 以及該讀體㈣電路，可賴將該第H肖除窗口之該開始 時間點保持於該初始㈣選軌號之—前同步碼之—中間時間 9.如申請專利範圍® 8項所述之記憶體控制電路，其中^己 憶體控制電路可動態將該第—突波消除窗口之該開始時間點= 19 200908008 々申明專利範圍帛i項所述之記憶體控制電路， 該記憶體係為—雙倍資料速率記㈣。 八 ―11. -種記憶體控制方法，用以利用一記憶體控制電路來調 正複數個邊4除窗口，其巾，該記賴控制電路接收—記憶體 之初始資料選通訊號，該記憶體控制方法包括： 、—為了縣複數個突波消除結果，據該初始㈣選通訊號利 用设數個突波消除窗口來進行突波消除，其中，該些突波消除窗 :係藉由延遲-初始突波消除窗口訊絲設定，些突波消除 窗口具有不同的開始時間點；以及 矛】用„亥些大波消除結果以動態決定一延遲量以延遲該初始突 波消除窗Π訊號，其中該突波消除窗σ中之—者的賴始時間點 保持於該初始資料選通訊號之一前同步碼之一中間時間點。 12.如申請專利範圍第11項所述之記憶體控制方法，其中 "亥初始資料選通訊號係為一 DQS訊號。 13·如申請專利範圍第11項所述之記憶體控制方法，其中 200908008 該稷數個突波消除窗σ包括至少三個突波消除窗口，該至少三询 =波消除窗口包括分別具有順序設置之開始時間點之—第一突龙 消除窗口’—第二突波消除窗口，以及—第三突波消除窗口；以 第大波/肖除1¾ 口之開始時間點係位於該初始資料選通气镜 之該前同步碼之該中間時間點。 ' 14·如申請專利範圍第13項所述之記憶體控制方法，其中 该利用該些突波消除結果以動態決定該延遲量以延遲該初始突攻 消除窗口訊號之步驟更包括： 根據該些突波消除結果，決定該三個突波消除窗口之間的〜 間隔時間之一最新值以調整該三個突波消除窗口之該間隔時間， 其中該間隔時間係對應於該延遲量； 其中該根據該初始資料選通訊號利用該些突波消除窗口進行 突波消除的步驟更包括： 根據該初始資料選通訊號’利用該三個突波消除窗口中之— 者以產生一突波消除資料選通訊號用於對該記憶體進行存取。 15.如申請專利範圍第14項所述之記憶體控制方法，其中 該利用該些突波消除結果以動態決定該延遲量以延遲該初始突波 消除窗口訊號的步驟更包括： 利用該些突波消除結果以動態決定另一延遲量以延遲該初始 21 200908008 突波消除窗口訊號；以及 根據該些突波祕結果妓_突波雜窗Π之-移位量之 -最新值關整突波消除窗σ之該移位量，其中該移位量係 對應於該另一延遲量。 i如申請專利範圍第14項所述之記憶體控制方法，更包 括： ϋ由利用複數個延遲單元延遲該初始突波消除窗 口訊號以設 定該三個突波消除窗口； 其中該二個突波消除窗口分別對應於該些延遲單元的延遲 量。 如申請專利範圍帛14項所狀記憶體控制方法，其中 糾用該複數個突波消除窗口根據該初始資料選通訊號進行突波 消除的步驟更包括： 利用複數個計數器以分別計數對應於該三個突波消除窗口之 濾波脈波的個數，其中該些計數器之計數值被用於表示該些突波 消除結果；以及 如果對應於該第一突波消除窗口之一計數值與對應於該第二 大波消除窗口之一計數值不相等，以及如果對應於該第二突波消 除尚口之該計數值與對應於該第三突波消除窗口之一計數值不相 22 200908008 . 等，調整該三個突波消除窗口之該間隔時間。 1δ.如申請專利範圍第17項所述之記髓控制方法，其中 _用該複數個突波消除窗口根據該初始資料選通訊號進行突波 消除之步驟更包括： 如果對應於該第二突波消除窗σ之另―計數值等於對應於該 第—突波消除窗Π以及該第三突波消除窗σ中之—者的另一計數 值’以及如果對應於該第二紐消除窗σ之該另—賴值與對應 於該第-突波消除窗口以及該第三突波消除窗口中之另一者的另 —計數值不相等，調整該三個突波肖除窗口之—移位量。 19.如申請專利範圍第11項所述之記憶體控制方法，其中 該利用該些突波消除結果以動態決定該延遲量以延遲該初始突波 消除窗口訊號之步驟更包括： 根據該些突波消除結果執行邊緣檢測；以及 動態決定該延遲量以根據該邊緣檢測延遲該初始突波消除窗 〇訊镜，其中對應於該已決定的延遲量的該突波消除窗口之該開 始時間點保持於該初始資料選通訊號之該前同步碼之該中間時間 點。 20·如申請專利範圍第11項所述之記憶體控制方法，其中 23 200908008 該記憶體係為一雙倍資料速率記憶體。

   24