TW200905812A - Glass-ceramic-based semiconductor-on-insulator structures and method for making the same - Google Patents
Glass-ceramic-based semiconductor-on-insulator structures and method for making the same Download PDFInfo
- Publication number
- TW200905812A TW200905812A TW097111629A TW97111629A TW200905812A TW 200905812 A TW200905812 A TW 200905812A TW 097111629 A TW097111629 A TW 097111629A TW 97111629 A TW97111629 A TW 97111629A TW 200905812 A TW200905812 A TW 200905812A
- Authority
- TW
- Taiwan
- Prior art keywords
- glass
- semiconductor
- layer
- insulating layer
- ceramic
- Prior art date
Links
Classifications
-
- H10P90/1914—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H10P90/1916—
-
- H10W10/181—
Landscapes
- Thin Film Transistor (AREA)
- Glass Compositions (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
200905812 九、發明說明: 【發明所屬之技術領域】 本發明大致是關於半導體結構,尤其是關於包含絕緣 層上半導體結構的玻璃陶曼,和根據絕緣層上半導體結構 製造玻璃陶瓷的方法。 'σ 到目前為止,最常用在絕緣層上半導體結構的半導體 材料是矽。這種結構在文獻上被稱為絕緣層上石夕⑶丨)^ 宿寫S01來表示這種結構。本發明大致是關於絕緣層 上半導體結構,包括絕緣層上叾夕結構。 mm, $這種特定的絕緣層上半導體結構型態,使得本發明 加容易,但是我們不希望,也不應該解釋成,以任 何方式限制本發明的範疇。 這裡所使用的SOI縮寫一般是指絕緣層 ^命名法也+希=:包玻==二 S:】是破璃陶一鼠縮寫= 領干效=膜電晶體’太陽能電池,和譬如活性基質 不益,絕緣層上矽技術變得越重要 貝 夕日日片疋由絕緣材料上單晶質矽( :二上 厚度)的薄層所構成。 日日焚,黏接單晶質%晶片 的石夕晶片,接著拋光有增長娜氧化層 米厚的單晶質石夕層θ α 1到〇. 3微 氧離子植入的情況,形成以3^子_子植入方法,在 者在氫離子植入的情況分石夕晶片令的氧化層,或 . ,碭(剝洛)缚Si層黏接到另一具 200905812 氧化層的Si晶片。這三種方法中,我們發現以離子植入為 主的方法更具有商業實用價值。尤其,氫離子植入方法比 氧植入處理更具優勢,因為所需的植入能量少於氧離子植 入的50%,而且所需的劑量是小於兩個數量級。 藉由氫離子植入法剝離最初揭示於例如Bister等人之 "Ranges of the 0. 3-2 MeV H+ and 0. 7-2 MeV H2+ Ions in Si and Ge," Radiation Effects, 1982, 59:199-202 ,以及更進一步由Michel Bruel加以證實。參閱Bruel之美 國第 5374564 號專利;M. Bruel,Electronic Lett U 、 1995 ppl20M202;^L D1C10CC10,
Letertre, C. Jaussad 以及 M. Bruel, Electronic Lett 32, 1996, pp 1144-1145 ° 此方法通常包含下列步驟。在單晶質矽晶片上增生一 熱氧化層。然後注入氫離子到此晶片,以產生表面下"的裂 隙。’主入此量決定裂隙產生的深度,而劑量則決定裂隙的 密度。接著在室溫下放置此晶片和另一矽晶片接觸(支稽 基板),以形成暫時性黏接。然後加熱處理晶片到6 致表面下裂隙的增生,絲分隔_膜和Si晶片’
加熱結果元件到1〇〇〇。(:的溫度,以完全黏接Si薄膜 底層到支撐基板’即未植从Si “。這個•因此形= -個絕緣層上雜構,有—#稍職制另—ς 物絕緣層在其間的矽晶片。 ”男平L化 f SOI結_龍翻上,價格是—鎌重要 :吩的成本是在切氧化物層,頂 ΐ卩谢赋树支撐基板 在氺«支撐基板時,有—些上述的參考文 璃,玻璃,和喊賴。其他雕越辦 其 =包括魏Μ权麵^切期 200905812 為以:先前技術的說明中用來作 細—I ΐ U的顿方案,但還沒有發展出利用玻 玻璃陶Μ:形成SOI結構以作為支撐基板。 彳„528和7職4號專利的則結構有一個或 層单晶質半導體(譬如塗料石夕)所構成的區_ 匕物玻璃魏化物玻璃喊所構成的支撐基板。 或氧化物玻璃陶曼最好是透明的,最好有小於 的應變點,在25(TC的電阻小於或等於1〇16Ω—cm,而 且匕讀應於提升溫度(譬如3〇{rc_1〇〇(rc)的電場可在 玻璃或玻__機的正離子(譬如齡屬級土離子)。 雖然這些氧化物玻璃或氧化物玻璃陶瓷為主的s〇I結 改善了之前所提及的先前技術SOI結構,但氧化物玻 璃,氣5物玻璃陶兗為主的SOI結構内用到的玻璃並不能 ^在两效能顯*器或電子應用所使用的高溫處理,而不 j導致^板畸形;譬如利用高溫熱閘極氧化層的增長以允 許在石夕薄膜上製造高效能TFTs。 本a司之美國第2006/0038228號專利申請案解決該問 題。該參f文獻說明了絕緣層上半導體結構,其包括半導 體材料的第一層,附加到包括玻璃或玻璃陶瓷的第二層,玻 璃或玻璃陶瓷的應變點等於或大於約80(TC。這些結^可 以用在,效能顯示器或電子應用上,然而是比先前^标以 矽^石英為主的SOI結構低很多的製造成本因此也滿足高 效能顯示器或電子應用上所需的低成本SOI結構和合成裝 備a 、 雖然這些氧化物玻璃或氧化物玻璃陶瓷為主的SOI結 構,已經改善了之前所提及的先前技術SOI結構,但很難^ 產玻璃陶瓷為主的絕緣層上半導體結構,而由於在這種氧 化物玻璃或氧化物玻璃陶瓷内使用的玻璃陶瓷破璃中缺乏 移動的離子,於是在隔離層產生夠大的強力黏接結構。' 200905812 本發明改善了先前技術玻璃陶瓷為主的s〇I結 f 了新型玻璃陶i為主的SOI結構,被強力黏接並顯示足夠 大的隔離層。結構可朗在高效能顯示g或電子應用 上。 “ 【發明内容】 本發明的一個實施例是關於絕緣層上半導體結構包 括由單晶胃半導體材料層以及具加齡氧層的單晶質丰導 體材料組成的料體元件;氧化物_材料層;和玻璃陶曼 層。 “更進一步的實施例包括了包含單晶質半導體材料的絕 j層上半導體層結構,和包含正離子的氧化物玻璃陶曼,其 中至少-部份結構依序包括:一層含單晶質半導體材料層; -層含具加強含氧層的單晶質半導體材料;一層含氧化物’ =材料;-層含具械少正離子濃度,其實壯並沒有改 離子白勺玻_紐料;一層含具有改良劑正離子以提 问直離子濃度的玻璃喊材料,包括至少一個來自具有減少 正離子濃度的玻獅紐觸耻金屬改I獅子.和一層 由大塊玻璃陶瓷材料所構成。 ’ 在先雜及絕緣壯料麟構倾财,玻璃陶曼 曰m莫來石結晶相,其中尖晶石或莫來石玻璃陶 竞王見出在25-300 c範圍之熱膨脹係數在泣—犯浙% 在更進步具知例中,尖晶石或莫來石玻璃陶瓷呈現出 在25~300°C細之熱膨脹係數在35-40x1 OVC。 緣以個項目,形成上述玻璃_^ 、曰丰蜍體、、、《構的處理過程包括:將施體半導體晶片的 面施_子植人4理,喊魏體半導體晶片的剝 離;解if剝離層的植入表面到玻璃基板;分開剝 上以形成帽的前身產物玻璃結構 +¥體,將中間的丽身產物玻璃結構上半導體施以加熱 200905812 ^驟以結晶化前歧物_,造触_餘構上半導體 的形成。 絕緣層上料體和觀本發_絕騎上+導 的方法比先丽技術具有更多優點。和炫融石夕石或石英 =01結構比起來’本發明滿足了此項_用在高效能和電 陶ί=成曰本fit久的需求。更特別的是,併入玻璃 奋承文言如熱問極氧化層的高_理,而不 运產生先耵技術中低溫應變點玻璃所遭遇的畸形。 二產生取小的絲[只(即尺寸改變),這通常是在抓 处理期間,低應變點基板材料會遭遇到的情況。、口 本發明其他的特徵和優點將會在以下的詳細描述中說 ί 熟悉此項技術的人從敘述中是顯而易見 二或二猎由男施敘述和申請專利範圍,以及附 的本發明而得到理解。 T /1^/1 ^們要瞭解,以上大致說明和以下的詳細描述都 明的範例’用來提供人們可以理解本發明如其申請 專利範圍的本質和特性的一個概觀或架構。 包括的附圖是用來提供人們本發明進—步的 的—部份。關並不需舰比例繪製 I本項發明—鐵社實施例,和詳 本發明的原理與運作。 嗖用水解釋 【實施方式】 3 ^參考附圖,相同的編號表示同樣的元件,圖1顯干的 發明一個或多個實施例的娜層結構⑽。socl吉 好包括半_元件1G2,包含實f的單晶質半導f 氧層1〇6的單晶質半導體= 層、、了構進一步包括包含氧化物玻璃材料的第三層108,和包 200905812 含玻璃陶兗材料的第四層110。 現在參考圖2,其顯示出本發明另—每 結構200。S0G層結構200 * 列的S0G層 件102,氧化物玻璃層1〇8和3層正子^ 2層半 兗基板110。更明確地說,SOG層結構200 破_ 成:⑴實質的單晶質轉騎料層 ^^斤構 =曰:半導體隔離層職⑶氧化物二 == ;(4)具有減少正離子濃度,真正沒有 才層⑽ 度的___聽謝,包触少—個^自 21〇。 /、有大里浪度玻璃陶瓷的氧化物玻璃陶瓷層 玻掏陶1上半導體結構可以使肖在超過1 細槪細=== 心用先則技術玻璃製品上的石夕所無法做到的。 _ t㈣的玻上半導體結射以製成任何層所兩 J ϋ如,所需的層厚度是小於約10微米。層的厚! #疋微米。在某些本發明所需的實施例,第4 約lw500nm之間。玻璃陶究層的 更ΐ是在約ο ί 和約10麵之間。玻璃喊層的厚度 ^的lmra之間。有些玻璃陶曼上半_結 絕緣層上半導以 守,“寄生電容效應。在過去,這種厚度是很難 ΐΐ=ΐΐ本發明的某實施例,具有超過1微米厚度玻璃 璃喊上半導體結構,只要使用厚度小於i微^ 達成。因此第二基片較低限制的厚度最好 第10 頁 200905812 玻璃陶变上半導步驟,以及接下來執行在 St,,件。雖然理論上玻璃陶曼基板的厚 …1’同^e加電壓差,基板内電磁場強度就越低。 租體層ί元件内的半導體材財以是祕半導體材 任何適合的半雜娜形態,譬如ΠΙ-V料體Π 丰l1’半導體,或1v半導體。適合用在第-層 .脰;;:的石夕基半導體材料範例包括石夕(例如無換雜之 石夕,ιΗ參雜之石夕,P-摻雜之石夕);摻雜錯之石夕(SiGe);和碳化 石夕(SiC)。其它可用在第一層的半導體材料範例包括以_, GeAs-,GaP-,和InP-基材料。根據材料性質,半導體層材料 可以有很大範圍的CTEs。例如,第-層的半導體材料可以 有在約20χ1(Γ7/Χ和約7〇xi〇-7/°c之間的CTE。 半導體材料層的形式實質上是單晶質材料。用實質上 一詞來描述第一層以說明半導體材料通常包含至少二些原 有或故思加上的内部或表面缺陷,譬如晶格缺陷或一些晶、 粒間界。實質上一詞也可以反應出有些摻雜物可能扭曲戋 影響整個半導體材料的晶體結構。 玻璃前身產物和所形成的玻璃陶瓷基板1〇8最好是從 氧化物玻璃/玻璃陶乾形成。雖然不必要,但其中描述的實 施例最好包括應變點大於900 C的氧化物玻璃或玻璃陶竟 。如同傳統的玻璃製造技術,應變點是玻璃或玻璃陶究的 黏滯係數是1014·6泊(1013·6 Pa. s)時的溫度。 玻璃陶瓷層最好是從矽基玻璃前身產物所形成。Si〇2 最好疋以至少約30%莫耳比的濃度呈現在前身產物玻璃和 200905812 莫耳比。呈現的濃度更好是至少約40% 富!呂紅柱石和^晶石的玻璃陶曼包括那些顯示晶相的 及如顯示器親在可見的,接近爪, 透明的。 礙^長範圍,玻璃陶瓷最好實質上是 $ ί 貞所結的各種技術,從傳_ 成後續的玻璃陶織 筮71 q_ ^溫廣/件,使用以下描述的綠,和美國 的方法,二二^M_aASS—BASED SQI STRUCTURES ,"專利之呪明在此加入作為表考。 至少==特,列中,玻璃或玻璃陶曼最好包括 ^拉離子,在以下和美國第719難號專利說明方法 _扩Γ的,尤其是步驟β3的電壓施加)期間,朝向 多動,亦即離開黏接的第一和第二層間的 ^就卜的f®°例如Li+,Na+及/或κ+的驗金屬離 m5,_正離子,因為它們通常比併入玻璃 其他型態的正離子具有較高的移動性。然而, 明中並沒有使用職金屬離子白勺玻璃和玻璃 =,本概舰緣層上轉體結齡_二層,最好是使 他λ動^離子的玻璃和玻璃陶隻,譬如驗土金屬離 子(例如Ca,Mg,Ba2+,S产),或其他像是“,Cu+, Zrf ,和各種過渡金屬離子的正離子。 ^發明的貫施例中,玻璃或破璃陶曼包含驗金屬或鹼 土至=離子’鹼金屬和鹼土金屬離子濃度的變化可以有很 ,的乾圍,以氧化物為基準代表性的濃度是在〇. i和概重 里比之間。以氧化物為基準驗金屬離子的情況,驗土金屬 子浪度最好是0.1-10%重量比,灿氧化物為基準驗土金屬 第12 頁 200905812
子的N況,濃度最好是舌· θ L 的玻璃有數询驗金屬 離層⑽下說明方法的步驟移里動可以在以半導體隔 £5===:: 4Γΐί:=Ϊ於等於跳,而抓做的組合是約大於 .本,明中使用的代表性組成詳示於表Ϊ。 〜用,作為主要晶她佳的玻_紐料包含尖晶石。 要的晶相,意味著這種晶相至少是約⑽積百分比, 取好疋至少8¾更好是至少總晶虹_ 。本發明的 玻璃陶变至少約·重量比的晶相分散在玻璃基質内。 這些玻璃陶瓷顯示的熱膨脹係數在奶^⑻^的溫度範 圍最好在約22-42x10-7,C之間,更好在約3〇-42xl(T7/t: ^間,更更好在約35-40xl0—7/°c之間以提供和矽接近的熱 月及脹匹配。透明的意思是指1,1随厚的本發明玻璃陶曼片 ’在光譜的可視區域(400nm到700nm)顯示出大於85%的透射 率。在某些應用,這些玻璃片也最好能顯示接近紫外線的 透射率,譬如在350-400nm的範圍大於50%。 作為主要晶相的含尖晶石透明玻璃陶瓷材料更詳細地 描述於美國第6197429號專利,其發明名稱為Method for Making Transparent Glass-Ceramics with High Temperature Dimensional Stability —文中,該專利之說明在此加入作 為參考。 第13 頁 200905812 表i 組成渐糾%) 範例1 範例2 範例3 範例4 範例5 範例6 __---^ 範例7 Si02 60.3 583 57.0 55.0 57.0 57.3 59.3 Al203 19.0 20.2 18.0 21.0 21.8 18.5 19.1 ZnO 9.0 8.4 14.0 13.5 14.0 11.6 9.0 MgO 2.1 4.2 - — - 2.4 2.5 BaO *--- 2.1 - 一 - 2.1 2.0 2.1 Cs20 — 4.0 4.0 一 — - TiO, — 3.0 — 5.5 5.2 5.0 5.0 ZiO2 7.5 5.0 7.0 — — 3.0 3.0 AS2〇s 1.0 1.0 1.0 1.0 1.0 1.0 1.0 晶相 尖晶石 尖晶石 尖晶石 尖晶石 尖晶石 尖晶石 尖晶石 應變點(°c) >900 >900 >900 >900 >900 >900 >900 CTE(xl〇-7/°C) 37 38 37 37 37 38 37 如同沾悉此項技術的人所知的,玻璃或玻璃陶瓷及其 加附的半導體層之驗的触是絕緣層上半導體結翻鍵 性的特質。較高的鍵強度和持久性是非常重要的可保證 絕緣層上半導體結構可以承钱雜和細電晶體以及結 構内或結構上其他裝備製造有關的處理。半導體元件和前 身產物基板(隶後是在半導體和成品玻璃陶瓷上半導體中, 氧化物玻璃層之間)之間的鍵強度,最好是至少8J/m2。黏 接層之間的鍵強度更好是至少10J/m2。在某些特殊需求的 實施例中,鍵強度至少是15J/m2。鍵能可以利用壓痕測量 來決定,可 Nano Indentei· II (MTS Systems Corporation, Eden Prairie, MN) 和 Berkovich 鑽石壓痕器 來執行 。如同A悉此項技術的人所知的,也可以利用其他裝備來 執^壓痕測量。壓痕的製作涵蓋貞載的細,而且立即檢 查裱繞壓痕的區域作為分層的證據。鍵能的計算是依據D. B. Marshall 和 A.G. Evans 的論文Measurement of Adherence 第14 頁 200905812 of Residually Stressed Films by Indentation. I.
Mechanics of Interface Del ami nation, J. Appl. Phys, 56[10] 2632-2638 (1984),其相關的部份在其中也併入參 考。更進一步決定鍵能的細節可在美國第10/779, 582號專 利申請案中找到。 以下所描述的方法和美國第7176528號專利可以讓熟 悉此項技術的人製造玻璃陶瓷上半導體結構,該專利之說 =在此加入作為參考。請參考圖3,將離子植入到給予半導 ,之後再施加電解黏接處理到前身產物玻璃基板和植入的 施體半導體晶片,接著再分開施體半導體晶片的-部分形 成包含具有薄半導體層前身產物玻璃基板的中間結構。然 而,電解的部分將在以下討論,基本的處理包括在前身產^勿 巧,板102和施體半導體晶片12〇施以溫度,電壓,和壓力 ^日^*間。現在請參考圖3,說明了執行的處理步驟以產生 1和圖2個別的玻璃陶曼上半導體結構100和200 間結構。第—步驟(步驟攸關於在施體半導體晶 離層3〇2 °為了討論的目的,施體半導體晶 片304取好疋貫質上的單晶質&晶片。 ,離層302最好是相當薄的石夕層,可以在接下來 片會將討論的步驟β和D),從Si半導體施體晶 扁私^=餘°卩份純來° _本發_實侧並不限定 觸财法,——_合的方法包括 的表面⑽以下產生一個變弱 :以使用其他i子=2::吏 在某實施例中,只使用氫離子植入的單—步驟施加到 200905812
Si晶片的Η離子植入劑量在1χ1〇16_ 1χ1〇17離子/α〇2之間 。在另一個較低·的實施例中,就施加Ge晶片多種離子 ,低劑量J植入步驟。尤其,使用H和He組合低劑量的植入 先施f Ge晶片膝子的植人劑量範圍在lxl〇15- 5 xlO離子/cm之間,接著植入氦的劑量,也是以低的劑量 水準,^圍在lxl〇15- 5x,離子/cm2之間。 ㈣無ΐ賴來產生剝離層302的技術為何,最好是加以處 里Si %脰晶片304以減少表面31〇上的離子(譬如氫)濃度 導體則綱最好是經過沖洗和清氣而讎 f表面310诚是_溫和的氧化侧。溫和的氧化作用 在氧賴巾組綠組蝴氧化氫處 =乳化虱和礼過氧化氫和酸或這些處理過程的組合。 ίΪΙ Ϊϊί理的綱,中止表面基的氯會氧化成氫 曰二的表面呈親水性。氧電漿的處理 了子^溫’喊或酸的處理最好在况啊的溫度下執 以清潔劑再以蒸餘水清洗前身產物 破螭'片312,之後再以確酸接著以諸水進—步清洗。 右、、=该要^意這些處理是最佳化的。假使氫離子濃度沒 理在石^「玻璃晶片之間的斥力,就可以在黏接處 里'月間藉由施力口尚壓來克服。 騍植入之後,各個結構最好利用電解黏接處理(步 7 tf—起。較佳的電姆贼職舰類專利編 個說明在其中麵入參考。這種處理的 私it最各個施體晶片表面31(3和前身產物玻璃 rii適度的表面清洗。接下來使中間、结構直接或 導步驟B2),以達到圖4中所示的安排設計;施體半 =表面310和前身產物玻璃基板表面314明確地接觸在一 第16 頁 200905812 曰現在芩考圖5,在接觸之前或之後,包含施體Si半導體 晶片304,剝離層3〇2,和前身產物玻璃絲312的結齡差 異的溫度梯度下加熱(步驟β1);分別是1和A。前身產物 玻璃基板312^¾好是加熱到比Si施體半導體晶片3〇4和剝離 層302CT!)更高的溫度㈤。藉由這些例子,前身產物玻璃 基板312和施體Si半導體晶片3〇4之間的溫度差異是至少j C,雖然差異可能高到約100到約15(TC。這種溫度差異是 具有匹配石夕熱膨脹係數(CTE)的玻璃所需的,由於熱應力的 關係’這會促使以後剝離層3〇2和剩餘的施體半導體晶片 306的分離更為容易。 一旦箣身產物玻璃基板312和Si施體半導體晶片304之 間的溫度差異穩定下來,就施加機械性壓力到黏接元件。 壓力範圍最好是在約1到約50psi的範圍。施加較高的壓力 ,例·如lOOpsi以上的壓力可能會導致玻璃晶片破裂。 义刖身產物玻璃基板312和Si半導體晶片304的溫度最好 在前身產物玻璃基板312應變點的約±150°C範圍内的溫度 。接著,施以電壓(Vi/V2)穿越前身產物玻璃/施體晶片中 間組件,最好在正極⑹是Si半導體晶片謝,而負極㈤ 是玻璃基板312(步驟B3)。施以電壓有可能會導致玻璃基 板312内的鹼土金屬子從Si半導體/玻璃介面31〇/314移開 ,進一步進入玻璃基板312。這達成了兩項功能:(丨)產生沒 有鹼土金屬子的介面310/314;和(ii)前身產物玻璃基板 312變得非常具反應性,並且以相當低溫加熱,就可以強力 黏接到Si半導體層304。 ,現在參考圖6,(前身產物)玻璃基板結構上的中間半導 體在這些條件下固定一段時間後(例如1個小時左右),移除 電壓,讓中間結構冷卻到室溫。Si剩餘半導體晶片306從原 來黏接到前身產物玻璃基板312的剝離層302分開(步驟C); 如果沒有變得完全分離,這可能會包括一些皮層。分割之 第π 頁 200905812 後得到的是(前身產物)玻璃基板1 〇4上的中間半導體·美本 上是薄Si半導體/獅層302雜到玻璃基板,如圖6戶$示 由於熱應力,分離最好是經由碎裂剝離層而達成。 或者除此之外也可以使用機械式應力,譬如水喷 化學蝕刻來促成分離。 、柯 •應該要注意的是,黏接(加熱和施加電虔)處理 氣以是譬如纽/錢的紐鐘,H室内的空氣 。(前身產物)玻璃基板上的中間半導體接著在譬如ς惰 性氣體中經由加熱處理陶莞化;步驟D(未顯示)。陶 加熱處理iff會跟著加熱處理循,晶片放置在某一溫卢 成核結晶,接著麟雜冑的溫絲g體增長:雜使^ 娜成鱗棘,假綠“長保持 足以達到所需的晶體晶核形成:最好 在某實施例,玻璃陶究為主的尖晶石玻璃 8〇〇〇ct 2小日^接下來晶體增長保持在丨⑽它下4小時。 、斤主加熱處理的結果’前身產物玻璃基板除了玻璃接 ^分保留為氧化物玻璃之外,都轉換成玻璃陶 接ί理缺少尖晶石形成的陽離子Zn,Mg,因為黏 有改良劑正離子的玻璃喊材料)的某也 (賴衫触舰起來爐是減麵 itr二。Λ ί他玻璃陶究部分(具有大塊玻璃陶莞提升 =、=__,擁細触編彡成的陽離子 好历頂雜的結晶破_纽_駐的成分更 可以輸目當高的溫度。更者,高溫可以 第18 頁 200905812 璃陶瓷上半導體晶片的半導體蟲晶生長。 範例: 本發明將藉著以下沒有限定的範例做進一步說明。 以8xl〇16離子/cm2劑量的氫離子和1〇〇Ke植入能量利 用業界可用的室溫離子植入技術,植入則刪直徑,1〇〇微米 厚的矽晶片。然後在氧電漿中處理植入的晶片,以氧化表、 面基。 .生產直徑lOOiran的前身產物玻璃晶片,包含詳列於表才久 It範例1的組成份;明確地說以重量百分比表示包含6〇.^ Si〇2, 19% AI2O3, 2.1% MgO, 2.1% BaO, 1. 0¾ AS2O5, 7. 5% 祕和 9. 0% Zn〇。然後利用 Fischer Scientific
Contrad 70設備在清潔劑中超音波沖洗前身產物玻璃晶片 15分鐘。之後將前身產物玻璃晶片放在蒸餾水中清洗,施 波15分鐘,浸泡在1〇%的石肖酸1個小時,最後再以蒸餘 最後利用旋轉式清洗烘乾器,以蒸德水洗淨石夕和前身 產物玻璃曰曰曰片,之後在乾淨的室内烘乾。然後將這兩個晶 片放置在Suss Microtech黏接器。前身產物玻璃晶片放置 在負電極,而石夕晶片放置在正電極;放-個〇·1 mm黃銅隔離 器在這兩個晶片之間作為分隔之用。 州^隹 然後將這兩晶片在真空中(1 (Γ3毫巴)微差加熱,接著 讓其接觸;石夕晶片加熱到545t:,而前身產物玻璃晶片 5e95°C。之後穿越晶片表面施加晶片1750伏特電位。在電 片2()分鐘,再讓晶片冷 冷卻之後,我們注意到晶片可以很輕易地分開 接到玻璃晶片的物層。明確地說,我們注意到 r 過k可取^•玻璃制表面上強力黏著卿軸高 樣本。 、 第19 頁 200905812 接著在氬齡以80(TC加熱處理所產生 石寺,再進一步以1000t加熱處理4個小時^士 鼓破_紅_結構「 ,間歇濺射,而另-個分析碰生的絲。使祕㈣⑹ i=mnc.,Edenpraine,Μι肌公司製造的 H II儀杰執灯分析。使用低能量的&射束來 和分析用的脈動Ga射束同步。切下樣本的一小片合
ToF-SIMS樣本架(約ion2)。用來濺射的5 kv 133 σ ,和用來分析的爾,600 PA 69Ga+射束-起使用。Cs射
_ ToF-SIMS分析的結果顯示於目χ。檢視圖5可 為到下列幾項:⑴具有減少正離子濃度,真正沒有改良劑 正離子的玻璃陶瓷區域χχ;(2)具有改良劑正離子的提升正 離f濃度的玻璃陶瓷區域XX,包括至少一個來自第一玻璃 ,瓷層的鹼土改良劑離子;和(3)在約〇. 3nm深度開始的第 三層,顯示具有大量玻璃值的組成份。 Q •藉著以上的技術,施以所產生玻璃陶瓷上的石夕結構tem 分析如下。檢視TEM顯微相片所示的矽/玻璃陶瓷介面,可 看到矽和結晶化玻璃陶瓷層之間存在玻璃隔離層。 最後藉著以上的技術,施以所產生玻璃陶瓷上的石夕結 構X-射線繞射分析如下。檢視X-射線繞射圖案顯示出^現 細緻的微晶大小,和鋅尖晶石和氧化錯相位。 業界熟知此技術者了解本發明能夠作各種變化及改變 而並不會脫離本發明之精神及範圍。因而,預期本發明將 第20 頁 200905812 含蓋這些變化及改變PI甘&人 等情況範®!^。 ’、付°下’钟請專概圍及同 【圖式簡單說明】 的橫本發明的某實施例,麵陶:是上半導體結構 構的^戴面示意t 貫施例,麵陶1上半導體結 的』據本發明的某實施例,絕緣層上半導體結構 結構===咖谢,賴上半導體 結明所詳舉的範例型態中,玻璃上半導體 圖9圖示的是依據本發明舉 半導體結構的X射線繞射圖^牛的趨悲中,破璃上 【主要元件符號說明】 半導呢 > 11Λ ρ...,圾每陶尤基板丨⑽;氧化物玻璃陶f其 ί 12G;S〇G層結構職氧化物破 ,,2 〇,剝離層3〇2;施體半導體晶片304;Si半 ΐ ϊ域識;剝離層表面肌·前身產物 玻埚日日片312;耵身產物玻璃基板表面314。 第21 頁
Claims (1)
- 200905812 十、申請專利範圍: 1. 一種絕緣層上半導體結構,其包括: 由單晶質半導體材料層以及具加強含氧層的單晶質半導 體材料組成的半導體元件; 、、 氰化物玻璃材料層;以及 玻璃陶瓷層。 2. 依據申請專利範圍第1項之絕緣層上半導體结1 璃陶曼更進-步包含帛-層,其具有減少正料濃度^f實玻 貝亡並沒有改良劑正離子;第二層,其具有改良劑正離子以 提高正離子濃度,其包含至少一種選自於第一玻璃陶兗之 驗土金屬改良劑離子;以及第三層,其由大塊玻璃陶竟材料 所構成。 3·依據巾請專利範圍第丨項之絕緣層上半導體結構,其中玻 璃,玻璃陶曼包含-種或多種正離子,其中在玻璃或玻璃 陶瓷中以氧化物為基準之經,鈉及鉀離子總和為小於挪重 量比。 4. 依據申請專利範圍第!項之絕緣層上半導體結構,其中玻 祝或玻㈣陶免為不含驗金屬離子。 5. 依,申請專利細第!項之絕緣層上半導體結構,其中玻 璃陶免包含尖晶石或莫來石晶相。 6:,申請專利範圍第!項之絕緣層上半導體結構,其中破 ,陶I在25-30CTC範圍内呈現出熱膨脹係數在22_42χ1〇—7 1項之絕緣層上轉體結構,其中半 =體材枓騎粒之半導體娜以及峰雜之砍η—換 取$矽’ ρ摻雜之石夕,摻雜鍺之石夕(SiGe)以及碳化矽種類選 利範圍第1項之絕緣層上半導體結構,其中半 Ge,GeAs,GaP,及InP為主之材料選取出。 第22 頁 200905812 9. 依據申請專利範圍第6項之絕緣層上半導體結構,其中玻 璃陶瓷為透明的矽酸鹽為主之玻璃陶瓷,其具有尖晶石晶 相之主要晶相,以及其組成份以氧化物為主之重量百分比 包含:55-65% Si〇2,15-25% AI2O3, 6-15% ZnO, 0-6% MgO, 0-10% Ti〇2, 0-10% ZrO, 0-15% CsA 0-5% BaO, ZnO+Mg〇 的總和為大於或等於8%,以及孤+抓的總和為大於4%。 10. —種絕緣層上半導體層之結構,其包含單晶半 以及包含正離子之氧化物玻璃陶瓷,其中至少一部份I構 依序包括:一層包含具有加強含氧含量的單晶質半導體材 料之層;一層包含氧化物玻璃材料;一層包含具有減少正離 子濃度玻璃陶瓷,其實質上並沒有改良劑正離子;一層含具 有改良劑正離子以提咼正離子濃度的玻璃陶究,其包括至 少一種由具有減少正離子濃度的玻璃陶瓷材料選取出的鹼 土金屬改良劑離子;以及一層由大塊玻璃陶瓷材料所構成二 11. 依據申請專利範圍第1項之絕緣層上半導體結構,其中 玻璃以及玻璃陶瓷包含一種或多種正離子,其中在玻璃 玻璃陶瓷中以氧化物為基準之鋰,鈉及鉀離子绳和 2%重量比。 ^ 12.依據申請專利範圍第1〇項之絕緣層上半導體处i 玻璃陶瓷為不含驗金屬離子。 一’ 13.依據申請專利範圍第1〇項之絕緣層上半導體結構豆 玻璃以及玻璃陶瓷包含尖晶石或莫來石晶相。… 14.依據申請專利範圍第1〇項之絕緣層上半導體处構其 玻璃以及玻_餘25-3〇{TC細内呈現出係教、 22-42x10—7/°C 之間。 15.依據申請專利範圍第1〇項之絕緣層上半導體結 i 半導體材料為矽為主之半導體材料以及由未推雜^^ 摻雜之石夕,P-摻雜之石夕,摻騎之石夕(SiGe)叹石 ^類 選取出。 ^里犬貝 第23 頁 200905812 16. 依據申請專利範圍第10項之絕緣層上半導體結構,其中 半導體材料由Ge,GeAs,GaP,及InP為主之材料。 17. 依據申請專利範圍第14項之絕緣層上半導體結構,其中 玻璃陶瓷為透明的石夕酸鹽為主之玻璃陶瓷,其具有尖晶石 晶相之主要晶机及其組成份以氧化物為主之重量百分比 包含:55—65% Si〇2,15-25% Al£b,6-15% ZnO, 0-6% MgO, 0-10% T1O2, 0-10% ZrO, 0-15% CsA 0-5% BaO, ZnO+MgO ' 的總和為大於或等於跳,以及Ti〇2+Zr〇2的總和為大於4%。 18. —種形成絕緣層上半導體結構之方法,該方法包含: (3)將細體半導體晶片的植入表面施以離子植入處理以 產圭施體半導體晶片的剝離層; (b) 使用電解黏接剝離層的植入表面到玻璃基板; (c) 分離剝離層和施體半導體晶片以在前身產物玻璃結構 上形成中間半導體; ⑷將前身產物玻璃結構上之中間半導體施以加熱步驟以 使前身產物玻璃結晶化,其導致玻璃陶瓷結構上半導體形成。 19. 依據申請專利細第18項之方法,其中黏接步驟包含. (bl)對至少玻璃基板及施體半導體晶片之一加埶. (b2)促使玻璃基板經由剝離層直接地或間接地g觸施 半導體晶片;以及 ⑽施加電壓於玻璃基板與施體半_晶片兩端以產生 黏接。 20. 依據申請專利範圍第19項之方法,其 體晶片之溫度提高至玻璃基板應變點丨昶它範圍&以及並、 中玻璃基板與半導體晶片間之電壓在1〇〇至麵伏特之間。 第24 頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92098607P | 2007-03-30 | 2007-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200905812A true TW200905812A (en) | 2009-02-01 |
| TWI470743B TWI470743B (zh) | 2015-01-21 |
Family
ID=39731485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97111629A TWI470743B (zh) | 2007-03-30 | 2008-03-28 | 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7960736B2 (zh) |
| TW (1) | TWI470743B (zh) |
| WO (1) | WO2008121262A2 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257328B2 (en) | 2008-11-26 | 2016-02-09 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
| WO2012002440A1 (ja) * | 2010-06-29 | 2012-01-05 | 京セラ株式会社 | 半導体基板の表面処理方法、半導体基板、および太陽電池の製造方法 |
| CN102451812B (zh) * | 2010-10-26 | 2014-02-19 | 展晶科技(深圳)有限公司 | 荧光粉涂布方法 |
| EP2450320B1 (en) | 2010-11-04 | 2014-01-08 | Corning Incorporated | Transparent spinel glass-ceramics free of As2O3 and Sb2O3 |
| JP5696543B2 (ja) * | 2011-03-17 | 2015-04-08 | セイコーエプソン株式会社 | 半導体基板の製造方法 |
| US9296183B2 (en) * | 2011-11-30 | 2016-03-29 | Corning Incorporated | Metal dewetting methods and articles produced thereby |
| US10103021B2 (en) | 2012-01-12 | 2018-10-16 | Shin-Etsu Chemical Co., Ltd. | Thermally oxidized heterogeneous composite substrate and method for manufacturing same |
| WO2013191288A1 (ja) * | 2012-06-21 | 2013-12-27 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
| US10991617B2 (en) | 2018-05-15 | 2021-04-27 | Applied Materials, Inc. | Methods and apparatus for cleaving of semiconductor substrates |
| KR102178626B1 (ko) * | 2018-10-30 | 2020-11-16 | 에이피시스템 주식회사 | 적층구조물 박리 방법, 유기발광소자 수리 방법 및 적층구조물 박리장치 |
| CN119421633B (zh) * | 2025-01-06 | 2025-04-18 | 同济大学 | 基于尖晶石陶瓷衬底的异质结构衬底及其制备方法和应用 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5968857A (en) * | 1997-03-31 | 1999-10-19 | Corning Incorporated | Glass-ceramics |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| AU2002307578A1 (en) * | 2002-04-30 | 2003-12-02 | Agency For Science Technology And Research | A method of wafer/substrate bonding |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| EP1782472B1 (en) * | 2004-08-18 | 2011-10-05 | Corning Incorporated | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures |
| US7456080B2 (en) | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
-
2008
- 2008-03-24 WO PCT/US2008/003859 patent/WO2008121262A2/en not_active Ceased
- 2008-03-28 TW TW97111629A patent/TWI470743B/zh not_active IP Right Cessation
- 2008-09-26 US US12/238,784 patent/US7960736B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090050901A1 (en) | 2009-02-26 |
| TWI470743B (zh) | 2015-01-21 |
| WO2008121262A3 (en) | 2008-12-04 |
| US7960736B2 (en) | 2011-06-14 |
| WO2008121262A2 (en) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200905812A (en) | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same | |
| TWI289904B (en) | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures | |
| TWI388034B (zh) | 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法 | |
| TWI343908B (en) | High strain glass/glass-ceramic containing semiconductor-on-insulator structures | |
| TWI305014B (en) | Semiconductor on glass insulator with deposited barrier layer | |
| KR20090024220A (ko) | 고순도 이온 샤워를 이용한 soi 구조의 제조 | |
| WO2008130490A1 (en) | Methods of fabricating glass-based substrates and apparatus employing same | |
| TW201001501A (en) | Improved substrate compositions and methods for forming semiconductor on insulator devices | |
| TWI437645B (zh) | 玻璃陶瓷為主的絕緣層上半導體之結構及其製法 | |
| US8062956B2 (en) | Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process | |
| CN101371348A (zh) | 玻璃和玻璃-陶瓷上锗结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |