200837813 九、發明說明 【發明所屬之技術領域】 本發明係有關在半導體晶圓、FPD ( Flat Panel
Display )基板等的被處理基板上成膜既定之膜的成膜方 法及基板處理裝置。 【先前技術】 CMOS電晶體等的半導體裝置，具有配線層與基板、 配線層與配線層等的連接構造。具體上例如第1 7圖所示 ，在Si基板（Si晶圓）之ρ/ η雜質擴散層（擴散層）10 與第一配線之間，形成有接觸孔20，在第一配線與第二 配線之間形成有導孔30。在此種接觸孔20及導孔30，埋 置有鎢和銅等的金屬，且電性連接有Si基板和配線層。 近年來在該金屬埋置前，在接觸孔20及導孔30，成膜Ti / TiN層積膜等的保護層，形成有保護層22、32。 以往對於此種Ti膜和TiN膜的形成是採用物理式蒸 鍍（PVD )法。然而在促進半導體裝置之微細化及高積體 化的今日，接觸孔和導孔之縱橫比（口徑與深度之比）極 大。因此，在保護層的形成多數採用階梯覆蓋（step coverage)佳的化學式蒸鍍（CVD)法。 然而由於與擴散層10及接觸孔20內的金屬之接觸電 阻下降，因此例如在保護層22與擴散層1 〇之間，介設 Ti Six膜（鈦矽化物膜）等的合金層12，來調整保護層22 與擴散層1 〇之界面的功作函數，藉此希望根據該功作函 -5- 200837813 數差降低肯特基障壁。 對於此種TiSix膜的形成例如可採用電漿CVD法。該 方法使用TiC 14作爲原料氣體之同時，使用h2氣體作爲 還原氣體，以溫度65 0 °C左右來成膜Ti膜，同時將該一 部分與Si基板一起反應自我整合形成合金屬12。 其他也提案一種分割成複數個製程來成膜既定膜厚的 Ti膜之方法。例如在下記日本專利文獻丨揭示電漿SFD (Sequential Flow Deposition)作爲此種的分割成膜方法 。藉由該處理方法’例如即使以4 5 0 °C以下的低溫來成膜 ’亦可防止Ti膜的剝離，結果形成良好膜質的Ti膜。 專利文獻1 :日本特開2004-232080號公報 【發明內容】 [發明欲解決之課題] 然而近年來提高主要以半導體裝置之高速化爲目的的 成膜溫度之低溫化的要求。因此，即使接觸孔的保護層形 成，亦最好將被處理基板維持在低溫（例如45(TC以下） 。然而使用習知的電漿CVD法在低溫下形成Ti膜，Ti膜 中會殘留多量的C1，其結果會有使Ti膜之電阻値上昇的 問題。 此點，根據利用電漿SFD處理的Ti膜形成處理，即 使在低溫下亦能形成C1殘留極少的良質Ti膜。然而， 有關該電漿SFD處理，例如在6 5 0 t以上的高溫下實行形 成的Ti膜，對於與Si基板一起反應，進行良好的矽化物 -6- 200837813 化，且對於能形成良好的T i S i x膜，例如在4 5 0 °c 低溫下實行形成的Ti膜，會有難以矽化物化，且 成良好TiSix膜的問題。 於是，本發明是有鑑於此種問題的所完成發明 的在於提供一種即使在低溫下，亦能有效形成含 Ti膜的保護層，而且可在該Ti膜與基層之界面區 整合形成TiSix膜的成膜方法等。 [用以解決課題之手段] 用以解決上述課題，藉由本發明的某一觀點， 種成膜方法，係在處理室內對被處理基板形成鈦膜 合物膜的成膜方法，其特徵爲：具有：在前述被處 形成鈦矽化物膜的鈦矽化物膜形成製程、和在前述 物膜上形成鈦膜的鈦膜形成製程；在前述鈦矽化物 製程中，重覆複數次將鈦化合物氣體導入前述處理 前述鈦化合物氣體吸附在前述被處理基板之表面的 程、和停止前述鈦化合物氣體導入前述處理室，除 在前述處理室內的前述鈦化合物氣體的第2製程、 氫氣導入前述處理室、邊在前述處理室內產生電漿 吸附在前述被處理基板之含有砂表面的前述鈦化合 之同時，與前述含有矽表面的矽一起反應形成鈦矽 的第3製程；在前述鈦膜形成製程中，重覆複數次 述鈦化合物氣體與前述氫氣導入前述處理室、邊在 理室內產生電漿，在前述被處理基板上形成鈦膜的 以下的 難以形 ，其目 有良質 域自我 提供一 或欽化 理基板 鈦矽化 膜形成 室，使 第1製 去殘留 和邊將 ，還原 物氣體 化物膜 邊將前 前述處 第4製 200837813 程、和邊維持前述電漿、邊停止前述鈦化合物氣體導入前 述處理室，將前述鈦膜進行電漿退火的第5製程。 又，一種基板處理裝置，係具備：對被處理基板施行 膜形成處理的處理室、和對前述處理室內至少選擇性供給 鈦化合物氣體、還原氣體及氬氣的氣體供給手段、和在前 述處理室內產生電漿的電漿產生手段、和調整載置在前述 處理室內的前述被處理基板之溫度的溫度調整手段、和控 制前述氣體供給手段、前述電漿產生手段及前述溫度調整 手段之動作的控制部的基板處理裝置，其特徵爲：前述控 制部，係重覆複數次將鈦化合物氣體導入前述處理室，使 前述鈦化合物氣體吸附在前述被處理基板之表面的第1製 程、和停止前述鈦化合物氣體導入前述處理室，除去殘留 在前述處理室內的前述鈦化合物氣體的第2製程、和邊將 氫氣導入前述處理室、邊在前述處理室內產生電漿，還原 吸附在前述被處理基板之含有矽表面的前述鈦化合物氣體 之同時，與前述含有矽表面的矽一起反應形成鈦矽化物膜 的第3製程，作爲在前述被處理基板形成鈦矽化物膜的鈦 矽化物膜形成處理，且重覆複數次邊將前述鈦化合物氣體 與前述氫氣導入前述處理室、邊在前述處理室內產生電漿 ，在前述被處理基板上形成鈦膜的第4製程、和邊維持前 述電漿、邊停止前述鈦化合物氣體導入前述處理室，將前 述鈦膜進行電漿退火的第5製程，作爲在前述鈦矽化物膜 上形成鈦膜的鈦膜形成處理。 藉由本發明，重覆複數次在前述被處理基板的含有矽 -8- 200837813 表面上層積鈦矽化物膜的第1〜3製程，就能形 厚的鈦矽化物膜。又，由於即使在低溫下，亦可 程中，將鈦化合物藉由氫電漿還原作用，有效還 此能將混入鈦矽化物膜中的C1等之雜質抑制在 〇 又，在前述第3製程中，最好氬氣不導入前 。這樣的話，就能防止氬原子衝突到形成在被處 含有矽表面之鈦矽化物膜的表面。藉此，鈦矽化 面形態（morphology )保持良好的狀態。 進而重覆複數次第1〜3製程，形成既定膜 化物膜後，進行重覆複數次第4〜5製程的鈦膜 ，藉此就能在鈦矽化物膜之上形成鈦膜。該鈦膜 是前述電漿SFD的處理方法，由於藉由該處理 較高的成膜速率，因此能在短時間內，形成包含 膜與鈦膜的保護層。而且，藉由該鈦膜形成處理 低溫下也能形成雜質極少的鈦膜。 在前述鈦矽化物膜形成製程及前述鈦膜形成 最好將前述被處理基板的溫度調整到45 0 °C以下 藉由本發明，就能減低半導體裝置的熱預算 Budget )，防止因高溫處理所致的電性質（ property)劣化。 最好在前述第1製程中，氫氣與前述鈦化物 導入前述處理室，在前述第2製程中，繼續將前 入前述處理室。藉此，作爲用以從處理室除去鈦 成既定膜 在第3製 原鈦，因 極低濃度 述處理室 理基板的 物膜的表 厚之鈦矽 形成製程 形成製程 ，可得到 鈦矽化物 ，即使在 製程中， 。像這樣 (Thermal electrical 氣體一起 述氫氣導 化合物氣 -9 - 200837813 體的沖洗氣體，可使用氫氣。 在前述鈦膜形成製程中，至少在前述處理室內形成電 漿的期間，對前述處理室導入氬氣，促進鈦化合物氣體的 分解之同時，達到電漿的穩定化，提高成膜處理的效率。 上述之成膜方法，亦可更具有在前述鈦膜上形成氮化 鈦膜的氮化鈦膜形成製程，在前述氮化鈦膜形成製程中， 重覆複數次邊將前述鈦化合物氣體與前述氫氣導入前述處 理室、邊在前述處理室內產生電漿，在前述被處理基板上 形成鈦膜的第6製程、和停止前述鈦化合物氣體導入前述 處理室，除去殘留在前述處理室內的前述鈦化合物氣體的 第7製程、和邊將前述氮化合物氣體導入前述處理室、邊 在前述處理室內產生電漿，氮化前述鈦膜的第8製程。 又，在上述之基板處理裝置中，最好前述氣體供給手 段係進一步對前述處理室內選擇性供給氮化合物氣體，前 述控制部，係重覆複數次邊將前述鈦化合物氣體與前述氫 氣導入前述處理室、邊在前述處理室內產生電漿，在前述 被處理基板上形成鈦膜的第6製程、和停止前述鈦化合物 氣體導入前述處理室，除去殘留在前述處理室內的前述鈦 化合物氣體的第7製程、和邊將前述氮化合物氣體導入前 述處理室、邊在前述處理室內產生電漿，氮化前述鈦膜的 第8製程，作爲在前述鈦鍥上形成氮化鈦膜的氮化鈦膜形 成處理。 藉由本發明，重覆複數次使氮化鈦層積前述鈦膜的第 6〜8製程，就能形成既定膜厚的氮化鈦膜。而且，藉由 -10- 200837813 該氮化鈦膜形成處理，即使在低溫下也能形成Cl等之雜 質極少的氮化鈦膜。因此不必提高處理溫度。 在前述氮化鈦膜形成製程中，最好前述被處理基板的 溫度調整到450°c以下。只要是這樣的溫度，就能減低半 導體裝置的熱預算，防止因高溫處理所致的電性質劣化。 在前述氮化鈦膜形成製程中，至少在前述處理室內形 成電漿的期間，對前述處理室導入氬氣，促進鈦化合物氣 體之分解的同時，達到電漿的穩定化，提高成膜處理的效 率。又，由於也促進氮化合物氣體的分解，因此能有效的 氮化鈦膜，形成良質的氮化鈦膜。 可採用TiCl4氣體作爲前述鈦化合物氣體，採用nh3 氣體作爲前述氮化合物氣體。藉由使用該些氣體，即使在 低溫下，亦可效率佳的形成良質的鈦矽化物膜、鈦膜及氮 化鈦膜。 又藉由本發明，即可在一個處理室實施鈦矽化物膜形 成処理、鈦膜形成処理及氮化鈦膜形成処理。亦即，由於 不必每個處理都需要準備處理室，因此基板處理裝置可小 型化。又，可連續在一個處理室實施各處理，例如就不需 要在處理室內進行被處理基板的定位處理和處理室的搬運 處理。進而由於能依然保持處理室內的真空狀態連續處理 ，因此能經常在清淨的環境下進行成膜處理。 [發明效果] 藉由本發明，即使在低溫下，也能效率佳的形成包含 -11 - 200837813 良質的Ti膜之保護層，而且可在該Ti膜與基層的界面區 域自我整合形成TiSix膜。 【實施方式】 [用以實施發明的最佳形態] 以下邊參照所附圖面、邊針對本發明之最佳的實施形 態做詳細說明。再者，在本詳細說明書及圖面中，有關實 際上具有同一機能構造的構成要素，係附上同一符號，藉 此省略重複說明。 (基板處理裝置之構造例） 邊參照圖面邊說明有關本發明之實施形態的基板處理 裝置的構造例。第1圖是表示有關本實施形態的基板處理 裝置之一例的槪略構造圖。如第1圖所示，基板處理裝置 1〇〇係具有：形成略多角形（例如六角形）的共通搬運室 102、構成可真空吸引的複數個（例如四個）處理室1〇4 A 〜104D、構成可真空吸引的兩個加載互鎖真空室i〇8A、 1 0 8 B、略長方形的搬入側搬運室1 1 〇、載置可收容複數片 晶圓W的晶匣的複數個（例如三個）導入口 ii2A〜112C 、以及廻轉晶圓W，光學式求得該偏心量，進行定位的定 方位器1 1 4。 處理室1(MA〜1(MD分別隔著閘閥ι〇6Α〜1061)連結 在共通搬運室102的周圍。在各處理室〜104D設有 載置被處理基板例如半導體晶圓（以下也稱「晶圓^^ -12- 200837813 的載置台 105A〜105D。各處理室 104A〜104D可分別對 載置在載置台1 0 5 A〜1 0 5 D的晶圓W，施行既定的處理。 在共通搬運室102內具有保持晶圓W的兩個擷取部 1 16A、1 16B，並設有構成可彎曲及廻旋的搬運機構丨16。 在共通搬運室102係隔著兩個加載互鎖真空室ι〇8Α、 108B連結有搬入側搬運室11〇。加載互鎖真空室108 a係 隔著閘閥1 0 7 A連接共通搬運室1 〇 2與搬入側搬運室1 1 0 〇 再者，共通搬運室102匕兩個加載互鎖真空室之內的 任一方，例如與加載互鎖真空室1 0 8 A之連結部的搬運口 109A，係作爲將晶圓W搬入共通搬送室102內專用的搬 入口使用，與他方的加載互鎖真空室1 0 8 B之連結部的搬 運口 109B，係作爲將晶圓W從共通搬運室102搬出外面 專用的搬出口使用。 在上述搬入側搬運室1 1 0例如連結有三個導入口 1 12A〜1 12C及定方位器1 14。又，在搬入側搬運室1 1〇 內具有保持晶圓W的兩個擷取部1 1 8 A、1 1 8 B，並設有構 成可彎曲、廻旋、昇降及直線移動的搬入側搬運機構1 1 8 〇 而且，在基板處理裝置100連接控制部200，成爲藉 由該控制部200來控制基板處理裝置1〇〇的各部。 (控制部之構造例） 邊參照圖面邊說明基板處理裝置100之控制部200的 •13- 200837813 構造例。第2圖是表示控制部（系統控制器）200之構造 的方塊圖。如第2圖所示，控制部200係具備：裝置控制 部（EC: Equipment Controller) 300、複數個模組控制部 (MC ： Module Controller ) 23 0 A、23 0B、23 0C …、以及 分別連接 EC300與各 MC230A、230B、230C…、的開關 閥（HUB ) 220。 控制部20 0係從EC 3 00例如隔著LAN ( Local Area Network ) 202連接到用來管理設置有基板處理裝置1〇〇 之工廠整體的製造製程之MES( Manufacturing Execution System ) 2 04。ME S2 04係例如藉由電腦所構成。MES 2 04 係與控制部200連繫，將有關工廠之製程的實時資訊回授 到重要業務系統（未圖示）之同時，考慮工廠整體的負擔 等執行有關製程的判斷。 EC3 00 係構成總括 MC23 0A、23 0B、23 0C···，來控制 基板處理裝置1 00整體之動作的主控制部（主控制部）。 開關閥220係對應來自EC 3 00的控制訊號，來切換作爲 EC300 之目的端的 MC230A、230B、230C …。 各MC230A、23 0B、23 0C…係構成分別控制基板處理 裝置100的共通搬運室102、處理室10 4A〜104D、加載 互鎖真空室1〇8Α、108B、搬運室110、定方位器114等 之各模組的動作之副控制部（從動控制部）。各MC23 0A 、23 0B、23 be …係分別藉由 DI S T ( D i s t r i b u t i ο η )埠板 234A、234B、23 4C···，經由例如G Η O S Τ網路2 0 6連接到 各 I/O (輸出/輸入）模組 23 6Α、23 6Β、23 6C…。 -14- 200837813 GHOST網路206係藉由搭載在具有EC3 00之MC板之稱 爲 GHOST ( General High-Speed Optimum Scalable Transceiver)的LSI所實現的網路。在GHOST網路206 最大可連接三十一個I/O模組。再者，在GHOST網路 2 06中，MC相當於主動，I/O模組相當於從動。 各I/O模組23 6A、23 6B、23 6C…係由分別連接到處 理室104A〜104D等之各模組的各構成要素（以下稱爲「 終端裝置」）的複數個I/O部2 3 8A、23 8B、23 8 C…所構 成，執行對各終端裝置的控制訊號及來自各終端裝置的輸 出訊號之傳達。例如作爲處理室1 〇4的終端裝置，舉例有 控制導入處理室1 04內之氣體流量的質量流量控制器、控 制來自處理室104的排氣的APC閥等。 在各GHOST網路206也連接控制I/O部238A、238B 、2 3 8 C…之數位訊號、類比訊號、串列訊號的輸入/輸出 的I/O埠板（未圖示）。 在此，邊參照圖面邊說明第2圖所示的Ec 3 〇〇之構 造例。第3圖是表示EC3 00之構造例的方塊圖。如第3 圖所示，EC300係具備：構成EC本體的CPU (中央處理 裝置）310、設置爲了執行CPU310的各種資料處理所使 用之記憶區等的 RAM ( Random Access Memory ) 3 20、以 顯示操作畫面和選擇畫面等的液晶顯示器等所構成的顯示 手段3 3 0、可執行因操作所致的製程配方之輸入或編集等 各種資料之輸入以及對既定的記憶媒體之製程配方（ process recipe)或處理邏輯（Process logic)之輸出等各 -15- 200837813 種資料之輸出等的輸出入手段340、對基板處理裝置loo 報知發生漏電等異常時的警報器（例如蜂鳴器）等的報知 手段3 5 0。 又，E C 3 0 0係具備：記憶著用以實行基板處理裝置 1 〇 〇之各種處理的處理程式之程式資料記憶手段3 6 0、記 憶著供實行處理程式所需要的資訊（資料）之處理資料記 憶手段3 7 0。程式資料記憶手段3 6 0、處理資料記憶手段 3 70，例如建構在硬碟（HDD )等的記憶區域。CPU3 10是 配合需要從程式資料記憶手段3 6 0、處理資料記憶手段 3 70讀出所要的程式、資料等，來實行各種處理程式。 上述CPU310與RAM3 20、顯示手段3 3 0、輸出入手 段3 40、報知手段3 5 0，程式資料記憶手段3 60、處理資 料記憶手段370等，是藉由控制匯流排、裝置等的滙流排 線連接。在該匯流排線也連接上述開關閥220等。 在此，針對藉由如上所述之構造的控制部200之基板 處理裝置100的控制例做說明。在各處理室104A〜104D 中，例如對 Si晶圓 W施行 CORCOR( Chemical Oxide Removal )處理、PHT ( Post Heat Treatment)處理、Ti 膜形成處理、TiN膜形成處理等之製程處理的情形下， EC3 00的CPU3 10是讀出由程式資料記憶手段3 60的製程 處理程式3 64所實行的處理程式，根據由處理資料記憶手 段3 7 0的製程處理資訊3 7 4所實行的處理之製程配方之處 理資訊來實行各處理。再者，COR處理與PHT處理爲異 物除去處理之一種。又，有關各處理的詳細於後敘述。 16- 200837813 CPU3 1 0係經由對應各處理程式來控芾[|開關閥220及 處理室104Α〜104D的各個MC230、GHOST網路206及 I/O模組23 6的I/O部23 8，對所要的終端裝置發送控制 訊號，藉此實行各處理。 像這樣在第2圖所示的控制部（系統控制器）200中 ，複數個終端裝置不直接連接在EC3 00，連接在該複數個 終端裝置的I/O部被模組化，構成I/O模組。由於該I/O 模組係經由M C及開關閥2 2 0連接到E C 3 0 0，因此可簡化 通訊系統。 又，由於EC 3 00之CPU3 10發送的控制訊號，包括連 接到所要的終端裝置的I/O部之位址，以及包括該I/O部 的I/O模組的位址，因此開關閥220係參照控制訊號的 I/O模組之位址，且MC之GHOST參照控制訊號的I/O部 之位址，藉此開關閥220和MC可以不必對CPU3 10執行 控制訊號之發送端的查詢，藉此就能實現控制訊號的流暢 傳達。 (處理室之構造例） 其次，說明第1圖所示之基板處理裝置1 00的處理室 之構造例。基板處理裝置1 00，係構成可連續實行在減壓 下不使用電漿除去Si晶圓上之自然氣化膜等之異物的異 物除去處理、在已施行該異物除去處理的Si晶圓之Si表 面上形成Ti膜的Ti膜形成處理、以及在Ti膜之上形成 TiN膜的TiN膜形成處理。 -17- 200837813 在本實施形態中，例如構成以處理室104A〜104D之 中的任一室，作爲進行異物除去處理的異物除去處理室， 且構成以其他一室作爲施行Ti膜形成處理（也包括Ti膜 之自我整合的矽化物化）及TiN膜形成處理的Ti膜/ TiN 膜形成處理室。又，在將異物除去處理分成生成物生成處 理（例如COR處理）與生成物除去處理（例如PHT處理 )的兩階段之情形下，構成以處理室1 〇 4 A〜1 0 4 D中的任 兩層，作爲生成物生成處理室與生成物除去處理室。再者 ，也可在另一個處理室進行Ti膜形成處理與TiN膜形成 處理。像這樣，對應在基板處理裝置1 0 0實行的處理內容 ，決定各處理室104A〜104D的構造。 在此，於第4圖所示，例如將形成有接觸孔的Si晶 圓W導入基板處理裝置100，對該Si晶圓W連續實行作 爲如上述的異物除去處理的COR處理、PHT處理之後， 連續實行Ti膜成膜處理、TiN膜成膜處理之情形的基板 處理裝置1 00之處理室的構造例。 如第4圖所示，在有關本實施形態的基板處理裝置 100中，構成處理室104A、104B，104C分別作爲COR處 理室、PHT處理室、Ti膜/ TiN膜形成處理室。各處理室 1 04A〜1 04C的處理，係分別根據記憶於設置在控制部 200的EC3 0 0之程式資料記憶手段3 60的製程處理程式 3 64實行。亦即，EC3 00的CPU310是從製程處理程式 3 64讀出必要的處理程式，從記憶在處理資料記憶手段 3 70的製程處理資訊（例如製程配方資訊）3 74讀出必要 -18- 200837813 的資訊，來實行各處理。 (Ti膜成膜處理室之構造例） 其次，針對本實施形態中主要的處理室之Ti膜/ TiN 膜形成處理室的構成例’邊參照圖面、邊做說明。Ti膜 成膜處理室，係藉由利用電漿CVD來成膜Ti膜的例如第 5圖所示的電漿CVD處理室400所構成。該電漿CVD處 理室400具有構成氣密的略圓筒狀的處理室411。 在處理室411之中，係以藉由設置該中央下部的圓筒 狀之支承構件4 1 3支承的狀態配置有用以水平支承晶圓W 的晶座4 1 2。該晶座4 1 2係由AIN等的陶瓷所形成，在其 外緣部設有用來引導晶圓W的導環4 1 4。 又，在晶座412埋置加熱器415，該加熱器415藉由 來自加熱電源440供電，將晶圓W加熱到既定溫度。亦 即，加熱器4 1 5與加熱電源440係構成溫度調整手段。在 晶座4 1 2，係在加熱器4 1 5之上埋設有下部電極4 1 6，下 部電極4 16例如接地。 在處理室4 1 1的頂壁4 1 1 A，隔著絕緣構件4 1 9設有 淋浴頭4 2 0。該淋浴頭4 2 0係由大致分爲上部分的基體構 件421與下部分的簇射極板（Shower Plate) 422所構成 〇 在基體構件421係埋設有加熱器423 ’該加熱器423 藉由來自加熱電源4 4 1供電，就能將淋浴頭4 2 0加熱到既 定溫度。 -19- 200837813 在簇射極板422，係形成有對處理室41 1內吐出氣體 的多數個吐出孔424。各吐出孔424係連通到形成在基體 構件421與簇射極板422之間的氣體擴散空間425。在基 體構件42 1之中央部，設有用以將處理氣體供給到氣體擴 散空間425的氣體導入口 426。氣體導入口 426係連接到 後述之氣體供給手段4 3 0之混合氣體供給管線4 3 8。 氣體供給手段43 0係具有：供給Ti化合物氣體之 TiCl4氣體的TiCl4氣體供給源431、供給Ar氣體奁的Ar 氣體供給源43 2、供給還原氣體之H2氣體的H2氣體供給 源43 3、供給氮化合物氣體之NH3氣體的NH3氣體供給源 434 ° 而且，在TiCl4氣體供給源431連接有TiCl4氣體供 給管線43 1L，在Ar氣體供給源432連接有Ar氣體供給 管線432L，在H2氣體供給源43 3連接有H2氣體供給管 線43 3 L，在NH3氣體供給源434連接有NH3氣體供給管 線43 4L。在各氣體管431L〜434L分別設有質量流量控制 器（MFC) 431C〜43 4C及夾著該質量流量控制器431C〜 434C的兩個閥431 V〜43 4V。 氣體混合部437，係具有混合上述的製程氣體供給到 淋浴頭4 2 0的功能，在該氣體流入側，係經由各氣體管線 431L〜434L連接有製程氣體供給源431〜434，在該氣體 流出側，係經由混合氣體供給管線43 8連接有淋浴頭420 〇 在製程時，由TiCU氣體、Ar氣體、H2氣體、以及 -20- 200837813 NH3氣體之中選出的一種氣體或複數種氣體的混 係經由淋浴頭420的氣體導入口 426與氣體擴散 ，從複數個吐出孔424導入處理室41 1內。 像這樣雖然有關本實施形態的淋浴頭42 0， 混合製程氣體供給到處理室4 1 1內的所謂預混 mix )所構成，但也可爲以各製程氣體獨立供給 4 1 1內的後混型（p 〇 s t - m i X )所構成。 在淋浴頭420，係經由整合器442連接有 443，在成膜之際，從該高頻電源443對淋浴頭 給例如450kHz的高頻電力，藉此在淋浴頭420 極4 1 6之間產生高頻電場，使供給到處理室4 1 1 氣體電漿化，形成Ti膜或TiN膜。亦即，淋浴 整合器442、高頻電源443及下部電極416係構 生手段。 在處理室411的底壁411B之中央部形成有 417，在底壁411B係以覆蓋該孔417的方式設有 的排氣室450。在排氣室450的側面連接有排氣 在該排氣管451連接有排氣裝置452。而且使該 4 5 2動作，藉此就能將處理室4 1 1內減壓到既定 〇 在晶座4 1 2係設有可相對於晶座4 1 2之表面 來支承S i晶圓W使其昇降的三根（圖示只有兩 圓支承銷460，該等晶圓支承銷460被固定在支 。而且，晶圓支承銷460，係藉由汽缸等的驅動 合氣體， 空間425 是以事先 型（pre- 到處理室 局頻電源 42 0，供 及下部電 內的製程 頭 4 2 0、 成電漿產 圓形的孔 向下突出 管 45 1， 排氣裝置 的真空度 突沉，用 根）的晶 承板4 6 1 機構4 6 2 -21 - 200837813 透過支承板461昇降。 在處理室41 1的側壁設有：用以在與共通搬送室1〇2 之間進行Si晶圓W之搬出/搬入的搬出/搬入口 418、 和開關該搬出/搬入口 4 1 8的閘閥G。再者，針對在如上 述所構的處理室41 1進行之Ti膜及TiN膜的詳細形成處 理於後描述。 (晶圓搬運處理室之具體例） 在此，針對如第4圖所示而構成的基板處理裝置1 00 的晶圓搬運處理做說明。在共通搬運室1 0 2內，S i晶圓 W是依處理室104A、104B、104C的順序搬運並處理。因 此，S i晶圓W的搬運路徑係如第4圖所示的實線箭頭。 此種晶圓搬運處理，係根據記億於設置在控制部200 的EC (裝置控制部）3 00之程式資料記憶手段3 60的搬 運處理程式3 62實行。亦即，EC3 00的CPU3 10是從記憶 在處理資料記憶手段3 64的搬運處理資訊（例如搬運路徑 資料）3 72讀出必要的資訊，來實行搬運處理程式3 62， 藉此實行S i晶圓W的搬運處理。 在此，其中一例是從設置在中央的導入口丨12B的晶 座（也包括載體）例如取出形成有接觸孔或導孔之處理前 晶圓W，又，兩個加載互鎖真空室l〇8A、108B之中的任 一方的加載互鎖真空室，例如加載互鎖真空室1 08 A是用 於處理前晶圓W的搬入用，他方的加載互鎖真空室108B 是用於處理過晶圓W的搬出用。目前晶圓W分別被收容 -22- 200837813 在各處理室104A〜104C內，成形結束各個處理，或形 大致結束。 首先，針對搬入側搬運室1 1 〇內的搬運處理做說明 一旦在加載互鎖真空室108B內，收容已結束在處理 104C的處理之處理過的Si晶圓W，該處理過的Si晶 W，係藉由搬入側搬運機構1 1 8，如搬運路徑X 1 1所示 朝中央的導入口 11 2B搬運收容 又，收容在中央之導入口 112B之處理前的Si晶圓 ，藉由搬入側搬運機構1 1 8，如搬運路徑X 1 2所示，朝 方位器1 14搬運，在此調整Si晶圓W的位置後，再度 由搬入側搬運機構1 1 8，如搬運路徑X 1 3，將調整位置 的Si晶圓W，收容到他方的加載互鎖真空室108A內， 待機。以上的操作，是每當S i晶圓W的處理往前進就 覆進行。 其次，針對在共通搬運室1 〇2內的晶圓之搬運處理 說明。首先藉由搬運機構取得收容在處理室l〇4C之處 過的晶圓W，如搬運路徑Y 1 1所示，將此放置在真空 態的加載互鎖真空室1 〇 8 B內。其次，藉由搬運機構1 取得收容在處理室1 04B之處理過的晶圓W ’如搬運路 Y12所示，將此搬入放置到真空狀態的處理室1〇4C內 開始在處理室1 〇 4 C內的處理。 接著，藉由搬運機構1 16取得收容在處理室104A 處理過的晶圓W，如搬運路徑Y1 3所示，將此搬入放 到真空狀態的處理室104B內，開始在處理室104B內 成 室 圓 W 定 藉 後 且 重 做 理 狀 16 徑 之 置 的 -23- 200837813 處理。 接著，藉由搬運機構1 1 6取得在加載互鎖真空室 1 0 8 A內待機之處理前的晶圓W，如搬運路徑Y 1 4所示， 將此搬入放置到上述真空狀態的處理室1 〇4A內，開始在 該處理室104A內的處理。再者，在晶圓W之搬出入之際 ，來開關操作各柵閥106A〜106C、107A、107B之中，在 晶圓W之搬出入所需要的柵閥而且，每當在各處理室 104A〜104C完成晶圓W的處理就重覆進行上述的操作。 (晶圓處理之具體例） 其次，針對藉由有關上述之本實施形態的基板處理裝 置1 00實行的晶圓處理做說明。基板處理裝置1 00，係對 具有例如第6圖所示的膜構成之Si晶圓（Si基板）500 進行處理。Si晶圓5 00，係在裸基板5 02上，形成Si02 膜等之層間絕緣膜5 04，藉由蝕刻形成接觸孔5 0 5，使Si 表面5 0 3露出接觸孔5 0 5的底部。 在此，係舉例在如第6圖所示的Si表面5 03上，形 成TiSix膜（Ti矽化物膜）的情形。第7A〜7D圖是說明 有關本實施形態的的晶圓處理的製程圖。有關本實施形態 的基板處理裝置1 0 0，係搬入如第6圖所示的S i晶圓5 0 〇 連續實行以下所示的處理。
首先，如第7A圖所示，進行除去Si表面503上之異 物（例如蝕刻殘渣等的污染、顆料、自然氧化膜等）的異 物除去處理。藉此，例如接觸孔的底部（第7圖所示的A •24- 200837813 部），爲沒有自然氧化膜等之異物的平面，均勻的面。以 往該異物除去處理是實施利用Ar電漿濺鍍的蝕刻。此爲 藉由施加於S i晶圓的偏壓電壓來加速因電漿而離子化的 Ar離子，來濺鍍蝕刻包括附著在S i晶圓之自然氧化膜的 異物之技術。可是隨著近年半導體裝置的微細化，接觸孔 的形狀也變得很微細，使用Ar電漿濺鍍從接觸孔底部除 去異物相當困難。 於是，在本實施形態中，在減壓下實行不使用電漿的 異物除去處理。該異物除去處理，係藉由例如讓包含附著 在Si晶圓的自然氧化膜的異物與氣體成份化學反應，產 生生成物的生成物生成處理、和利用熱處理除去產生在 S i晶圓上的生成物的生成物除去處理的兩階段處理所構 成。 生成物生成處理是例如COR處理，生成物除去處理 是例如PHT處理。COR處理，是讓附著在Si晶圓上的異 物例如自然氧化膜等的氧化膜與例如氨（NH3 )氣及氟化 氫（HF)氣體等的氣體分子化學反應，產生生成物（主 要爲（NH4)2SiF6 )的處理。PHT處理，是加熱施行COR處 理的Si晶圓，藉由COR處理的化學反應使產生在Si晶 圓上的生成物氣化（昇華），而自Si晶圓除去的處理。 像這樣，由於COR處理與PHT處理的組合，是在減 壓下不使用電漿，就能除去Si晶圓的自然氧化膜等的異 物，因此相當於在乾洗處理（乾式洗淨處理）之中純綷的 化學清洗之技術。 -25- 200837813 像這樣，在本實施形態中，實行在減壓下不使用電漿 的異物除去處理，藉此就能在接著連續進行的Ti膜成膜 處理中，提高膜的密著性、強度。又，由於在有關本實施 形態的異物除去處理不使用電漿，因此可以防止在Ti膜 的基層，特別是在Si晶圓的擴散層表面承擔電漿引起的 充電傷害（charge up damage)，又可防止因擺鍍鈾刻所 致的擴散層表面之粗糙和磨損。像這樣就能形成沒有損害 的接觸構造，就能成膜具有良好之接觸電阻的膜。 其次，Si晶圓5 00不曝露在大氣中，在基板處理裝 置1〇〇內連續進行Ti膜5 06的形成處理。有關本實施形 態的Ti膜5 06之形成處理，是分成形成第一 Ti膜5 06 A 及Ti Six膜5 07的製程、和形成第二Ti膜5 06B的製程的 兩階段來實行。 在形成第7B圖所示的第一 Ti膜5 06A及TiSix膜507 的製程中，是進行藉由使用原子層堆積（ALD: Atomic Layered Deposition)之手法的電漿ALD處理所致的Ti膜 形成處理。在該電漿ALD處理中，是例如在處理室重覆 複數次供給TiC 14氣體等的Ti化合物氣體，在Si表面 5 03及層間絕緣膜5 04的表面產生Ti化合物之吸附反應 (Ti與Si的反應）的吸附製程、和邊供給H2氣體的還原 氣體邊以此形成電漿激勵來還原吸附在Si表面503及層 間絕緣膜5 04之表面的Ti化合物的還原製程。藉此，在 基層堆積Ti，形成Ti膜。針對利用有關本實施形態的電 漿ALD處理的Ti膜形成之具體的製程配方係於後描述。 -26- 200837813 藉由該方法，如第7B圖所示，在Si表面5 03及層間 絕緣膜504的表面，以原子電位堆積有Ti，在其中層間 絕緣膜504的表面，形成有第一 Ti膜5 06A。另一方面， Si表面503的表面亦即在接觸孔的底部（第7A圖所示的 A部），係已堆積的Ti與基層的Si表面5 03的Si進行矽 化反應（矽化合物化），自我整合形成TiSix膜5 07。 進行像這樣的電漿ALD處理，藉此就能以原子電位 自由的控制第一 Ti膜506A及TiSix膜507的各膜厚。又 ’分成Ti化合物的吸附製程與還原製程重覆複數次堆積 Ti，藉由就能確實的減少Ti膜中的C1等之雜質。特別是 在本實施形態中，由於藉由利用COR處理及PHT處理的 異物除去處理，在Si晶圓500之Si表面503沒有附著自 然氧化膜等之異物的狀態，邊連續藉由電漿ALD處理來 控制原子排列、邊堆積Ti，因此能形成更平坦且均勻的 第一 Ti 膜 506A 與 TiSix 膜 507。 又，在本實施形態中，係在形成第一 Ti膜5 06 A與 Ti S ix膜5 0 7之際，將製程溫度（S i晶圓的溫度）設定在 較低溫，例如4 5 (TC以下的溫度範圍。像這樣將製程溫度 設定在較低溫，就能減低半導體裝置的熱損。而且由於在 本實施形態中，進行電漿ALD處理，因此即使將製程溫 度調整到450 °C以下，還是能減低包含在第一 Ti膜5 06 A 與TiSix膜5 07之中的Cl等的雜質濃度，形成良質的膜。 又，在本實施形態中，係在形成第一 Ti膜5 0 6A與 丁！3^膜507之際，形成不對處理室內導入Ar氣體。在處 -27- 200837813 理室內導入Ar氣體的情形下，有Ar原子衝突到Si表面 5 03和層間絕緣膜504的表面，使該等之膜的表面形態（ m 〇 r p h ο 1 〇 g y )惡化之虞。此點，根據本實施形態，就能將 各膜層的表面形態保持在良好的狀態。因而，形成在所得 到的膜之上的第一 Ti膜5 06A與TiSix膜5 0 7的膜質也會 提昇。又，由於Ti Six膜507與該基層的Si表面503的界 面就能平坦化，因此就能在界面整體，將肯特基障壁成爲 一定的高度，而形成穩定的歐姆接觸。例如’在電晶體應 用此種接觸構造，藉此就能減少接觸電阻。 又，Ar氣體亦有使第一 Ti膜5 06 A與TiSix膜5 07受 損之虞。此時，第一 Ti膜5 06 A與TiSix膜5 07的膜質劣 化，保護功能下降的同時’接觸電阻有可能上昇。進而’ 第一 Ti膜506A與TiSix膜507的成膜速率有下降的可能 性。此點，藉由本實施形態，由於在形成第一 Ti膜5 0 6A 與TiSix膜5 07之際，形成不對處理室內導入Ar氣體’ 因此可能在短時間之內，形成良質的第一 Ti膜5 06 A與 TiSix 膜 5 07。 其次，如第7C圖所示，進行在第一 Ti膜5 06A與 TiSix膜5 07之上形成第二Ti膜5 06B的Ti膜形成處理。 在此進行電漿 SFD ( Sequential Flow Deposition)處理 ° 在藉由該電漿SFD處理的Ti膜形成處理中，例如’重覆 複數次邊對處理室同步供給Ti化合物氣體與Ar氣體、& 氣體、邊產生電漿來形成Ti膜的製程、和停止Ti化合物 氣體的供給，而藉由H2電漿之電漿退火的製程。藉此’ -28- 200837813 在短時間之內形成即定之膜厚的Ti膜。針對利用有 實施形態的電漿SFD處理的Ti膜形成之具體的製程 係於後描述。 可是進行藉由上述之電漿ALD處理的Ti膜形成 ，藉此就能形成良質的TiSix膜5 07。可是由於該成 率極小，因此爲了得到作爲保護層之Ti膜506所需 膜厚，需要龐大的時間，毫無現實性。此點，在本實 態中，係TiSix膜5 07的膜厚達到既定値之際，結束 Ti膜5 06A的形成製程，移行到第二Ti膜5 06B的形 程。藉由供形成該第二Ti膜5 06B所用的電漿SFS ，與電漿ALD處理相比，有關Ti膜的形成可得到較 成膜速率。因此，可在短時間之內形成即定之膜厚白 膜 506。 又，在本實施形態中，係在形成第二Ti膜5 06B ，與形成第一 Ti膜5 06 A與TiSix膜507之際同樣的 製程溫度設定在較低溫，例如45(TC以下的溫度範圍 本實施形態中，藉由利用電漿SFD處理的H2電漿的 退火，即使將製程溫度調整到450°C以下，還是能大 低包含在第二Ti膜506B之中的C1等的雜質濃度。 接著，如第7D圖所示，更在Ti膜5 06上進行 TiN膜508的TiN膜形成處理。在此，並不是利用普 熱CVD的TiN膜形成，是進行利用電漿SFD處理的 膜形成處理。在該電漿S FD處理中，例如，重覆複 邊對處理室同步供給Ti化合物氣體與Ar氣體、H2 關本 配方 處理 膜速 要的 施形 第一 成製 處理 高的 ^ Ti 之際 ，將 。在 電漿 幅減 成膜 通的 TiN 數次 pm 热體 -29- 200837813 、邊產生電漿來形成Ti膜的製程、和停止Ti化合 的供給的製程、和邊對處理室同步供給nh3氣體與 體、H2氣體、邊產生電漿來氮化Ti膜的氮化製程 ，在基層堆積TiN，形成TiN膜。針對利用有關本 態的電漿SFD處理的TiN膜形成之具體的製程配 後描述。 如上，在Si晶圓5 00的接觸孔5 05內形成 TiSix膜5 07、Ti膜5 06、以及TiN膜5 08所形成 層。 (第一 Ti膜形成處理） 上述之各製程處理中，針對本發明之主要製程 第一 Ti膜形成處理（鈦矽化物膜形成製程）、第二 形成處理（鈦膜形成製程）、以及TiN膜形成處理 詳細說明。再者，在此是使用TiC 14氣體作爲Ti 氣體，使用H2氣作爲還原氣體，使用NH3氣體作 合物氣體的情形爲例，說明有關本實施形態的製程丨 首先，針對第一 Ti膜形成處理，邊參照圖面 說明。如上述，在第一 Ti膜5 06A的形成，係應 A LD處理。於第8圖表示藉由該電漿ALD處理之] 成處理之具體例。 首先，每當進行第一 Ti膜形成處理，從加丨 440對埋置在晶座412的加熱器415供給電力，將 圓W的溫度調整到例如4 5 0 °C。而且，在步驟S 1 1 物氣體 Ar氣 。藉此 實施形 方係於 有：以 的保護 處理的 :Ti膜 ，做更 化合物 爲氮化 蠢理。 、邊做 piq H^T 用電漿 ri膜形 熟電源 Si晶 (第一 -30- 200837813 製程），對處理室41 1內供給TiCl4氣體與H2氣體。此 時，將TiCl4氣體的流量調整到例如12sccm，將H2氣體 的流量調整到例如 400〇sccm。藉此實行該步驟 SI 1， TiCl4會吸附在Si表面503及層間絕緣膜5 04的表面。步 驟S 1 1的時間例如爲4秒。 其次，在步驟S12 (第二製程），停止TiCl4氣體的 供給，對處理室4 1 1內只供給H2氣體，沖洗殘留在處理 室41 1內的TiC 14氣體。此時，將H2氣體的流量調整到 例如4000sccm。步驟S12的時間例如爲1.5秒。 接著，在步驟S 1 3 (第3製程），對處理室41 1內以 例如流量400〇sccm供給h2氣體的同時，對配置在處理室 4 1 1內的淋浴頭（上部電極）4 2 0施加例如8 0 0 W的高頻 電力’在處理室4 1 1內將H2氣體電漿化。藉此在先前的 步驟SI 1 ’吸附在Si表面5 03及層間絕緣膜504之表面 的TiCl4會還原，殘留Ti。 以上的步驟S 1 1〜S 1 3爲一個循環，重覆循環到第一 Ti膜5 06A達到所要的膜厚（例如2nm )爲止。此時，如 上所說明’ Si表面5 03的表面亦即在接觸孔的底部（第 7A圖所示的A部），係已堆積的Ti與基層的si表面5〇3 的Si進行矽化反應（矽化合物化），自我整合形成TiSix 膜5 0 7 (參照第7 B圖）。 (第二T i膜形成處理） 其次’針對第二Ti膜形成處理，邊參照圖面、邊做 -31 - 200837813 說明。第二Ti膜506B是形成在第一Ti膜506A及TiSix 膜5 07之上，如上所述，在第二Ti膜5 06B的形成是應用 電漿SFD處理。於第9圖表示該電黎SFD處理之具體例 〇 首先，每當進行第一 T i膜形成處理，從加熱電源 4 4 0對埋置在晶座4 1 2的加熱器4 1 5供給電力，將S i晶 圓W的溫度調整到例如45 0°C。而且，在步驟S21 (氣體 安定化製程），對處理室4 1 1內供給TiC 14氣體與H2氣 體、Ar氣體。此時，將TiCl4氣體的流量調整到例如 1 2 s c c m，將Η 2氣體的流量調整到例如4 0 0 0 s c c m，將A r 氣體的流量調整到例如1 6 0 0 s c c m。再者，該步驟S 2 1的 主要目的是在於，在下一個步驟S22之前，先使處理室內 的處理氣體安定化。步驟S 2 1的時間例如爲〇〜2秒。 其次，在步驟S22 (第4製程），一邊將TiCl4氣體 、H2氣體、以及Ar氣體，從步驟S2 1以相同流量持續供 給到處理室4 1 1內、一邊對配置在處理室4丨丨內的淋浴頭 (上部電極）4 2 0施加例如8 0 0 W的高頻電力，在處理室 411內形成電漿。藉此，在第一 Ti膜506Α及TiSix膜 5 〇 7之上形成第二T i膜。步驟S 2 2的時間例如爲4秒。 接著，由步驟S22的狀態，停止TiCl4氣體的供給， 移行到步驟S23 (第5製程）。亦即，在步驟s23，對處 理室411內將H2氣體與Ar氣體，利用與步驟S22相同流 量來供給，在處理室4 1 1內將該等電漿化。藉此，在先前 的步驟S22，使形成在第一 Ti膜506A及TiSix膜5 07之 -32- 200837813 上的第二Ti膜電漿退火。步驟S23的時間例如爲5秒。 其次，從步驟S23的狀態，消除電漿，移行到步驟 S24。該步驟S24，係下一個循環開始前的等待時間，該 時間例如爲1秒。 以上的步驟S21〜S24爲一個循環，重覆循環到第二 Ti膜5 06B達到所要的膜厚爲止。再者，在步驟S21〜S24 ，也可以不將Ar氣體導入處理室。 如此一來，實行第一 Ti膜形成處理與第二Ti膜形成 處理，形成層積有第一 Ti膜5 06A與第二Ti膜506B的 Ti膜506。而且，在該第一 Ti膜506與Si表面503的邊 界區域，形成TiSix膜507 (參照第7C圖）。 (TiN膜形成處理） 其次，針對TiN膜形成處理，邊參照圖面、邊做說 明。TiN膜508是形成在Ti膜5 06之上，如上所述，在 TiN膜5 0 8的形成是應用利用電漿SFD處理的TiN膜形 成處理。於第10圖表示該電漿SFD處理之具體例。 該TiN膜形成處理的步驟S31〜S36之中，由於步驟 331〜334(氣體安定化製程、第6、7製程），是進行與 上述第二Ti膜形成處理的步驟S21〜S24同樣的處理，因 此在此省略其詳細的說明。而且，實行步驟S3丨〜S34， 在Ti膜506之上形成Ti膜。然後，實行步驟S35(第8 製程），氮化該Ti膜，形成TiN膜。再者，每當進行 TiN膜形成處理，從加熱電源440對埋置在晶座412的加 -33- 200837813 熱器4 1 5供給電力，將S i晶圓W的溫度調整到例如4 5 0 °C。 在步驟S35，對處理室41 1內供給H2氣體、Ar氣體 以及NH3氣體的同時，對配置在處理室411內的淋浴頭 (上部電極）420施加例如800W的高頻電力，再度在處 理室4 1 1內形成電漿。此時，將H2氣體的流量調整到例 如2000sccm，將Ar氣體的流量調整到例如I 600sccm，將 N Η 3氣體的流量調整到例如1 5 0 0 s c c m。步驟S 3 5的時間 例如爲2秒。 在下一個步驟S36，消除電漿的同時，停止對處理室 41 1內供給NH3氣體。有關H2氣體、Ar氣體，當在步驟 S 3 5時調整到相同流量，藉由該等氣體來沖洗殘留在處理 室41 1內的NH3氣體。藉此，可在下一個循環的步驟S31 中，防止供給到處理室411內的TiCl4氣體與殘留NH3氣 體混合，形成更良質的TiN膜。該步驟S 3 6的時間例如爲 2秒。以上的步驟S 3 1〜S 3 6爲一個循環，重覆循環到 TiN膜5 0 8達到所要的膜厚爲止。 (有關本實施形態的成膜處理之特徵） 有關本實施形態的成膜處理之特徵，是可達到先分成 第一 Ti膜形成處理與第二Ti膜處理的兩階段來形成Ti 膜5 06之點。而且，在本實施形態中，在第一 Ti膜5 06 A 的形成與第二Ti膜5 06B的形成，是分別應用不同的處理 ，亦即電漿ALD處理與電漿SFD處理。 -34- 200837813 最先藉由實行電漿ALD處理，將Si晶圓W的 如降低調整到4 50 °C以下，可形成良質的TiSix膜 同時，還能確實的減低Ti膜中之C1等的雜質。然 換到可得到較高成膜速率的電漿S FD處理，藉此 短時間之內形成即定之膜厚的Ti膜5 06。又，此 將Si晶圓W的溫度例如降低調整到45 (TC以下， 損。 有關本實施形態的成膜處理的其他特徵，是 Ti膜形成處理時，不將Ar氣體導入處理室41 1內 藉此，不減低成膜速率，就能形成更良質的第一 5 06A 與 TiSix 膜 5 07。 可是第10圖所示的電漿SFD處理的步驟S3 3 行對Ti膜的H2電漿退火處理的製程。有關該處理 在後面的步驟 S 3 5，都能同時施行電漿氮化處理。 也可實施省略第1 1圖所示的步驟S 3 3的電漿S F D 取代第10圖所示的電漿SFD處理。又，第1 1圖 電漿SFD處理的步驟S34，不光是指定開始下一 S35之前的等待時間之位置，是藉由H2氣體與Ar 來沖洗殘留在處理室41 1內的TiC 14氣體的製程。 步驟S34的時間例如爲2秒。 (確認電漿ALD處理之效果的實驗） 針對確認從有關具有以上特徵的本實施形態之 理所得到的效果的實驗結果，邊參照圖面邊做說明 溫度例 5 07的 後，切 就能在 時也可 減低熱 當第一 之點。 Ti膜 ，是施 ，即使 因而， 處理， 所示的 個步驟 氣體， 此時， 成膜處 。首先 -35- 200837813 ，在低溫下形成Ti膜的情形，藉由實驗來確認採用電紫 A L D處理，藉此就能使T i膜矽化物化。於第1 2圖與第 1 3圖表不該實驗結果。 第1 2圖是表示測定對具有第6圖所示之膜構造的取 樣晶圓，另外實施電漿ALD處理與電漿SFD處理時的Ti 膜之膜厚的結果。如第12圖所示，實施電漿SFD處理的 情形下，形成在Si02膜（層間絕緣膜5 04 )之上的Ti膜 之厚度爲9.5 nm，形成在Si膜（Si表面503)之上的Ti 膜之厚度爲8.7nm，該些之比爲〇·92。總之’實施電漿 SFD處理的情形下，在Si02膜與Si膜之上形成有大致相 同厚度的Ti膜。由此認爲形成在Si02膜與Si膜之上的 Ti膜的膜質爲相同。 另一方面，如第1 2圖所示，實施電漿A L D處理的情 形下，形成在Si02膜（層間絕緣膜5 04 )之上的Ti膜之 厚度爲7.4nm，形成在Si膜（Si表面5〇3 )之上的Ti膜 之厚度爲2 3 · 1 nm，該些之比爲3 · 1 2。總之，實施電漿 ALD處理的情形下，在Si膜之上形成有比在Si〇2膜之上 厚3倍以上的T i膜。由此認爲在S i膜之上形成有與形成 在S i Ο 2膜之T i膜相異的膜質之T i膜。而且，推測因基 層爲Si膜，故Ti膜形成矽化物化，體積（膜厚）增加。 爲了直接確認對具有第6圖所示之膜構造的取樣晶圓 ’實施上述電獎ALD處理’形成在Si 吴上的Ti膜是否 矽化物化，使用EDX (螢光X線）來分析Si膜上之Ti膜 (含有Ti膜）的組成。於第1 3圖表示其結果。 -36- 200837813 如第13圖所示，Si膜上之含有Ti膜的Si之比例爲 8 1.38atom% (原子數比例），Ti之比例爲13.19at〇m%， Cl之比例爲0.18atom%，Ο之比例爲5.25atom%。由此 結果了解，實施電漿ALD處理形成在Si膜上的Ti膜會 形成矽化物化，變成TiSix膜。 再者，由第1 3圖所示的實驗結果了解，在實施電漿 ALD處理所得到的TiSix膜幾乎不含C1。因此，可判斷在 電漿ALD處理中，吸附著Si膜的TiC 14會正確的進行還 原。 (確認未使用Ar氣體的Ti膜形成處理之效果的實驗） 其次，藉由實驗來確認藉由未使用Ar氣體施行第一 Ti膜形成處理所得到的效果。於第14A圖、第14B圖、 第1 5圖、第1 6圖表示該實驗結果。 先對具有第6圖所示的膜構造的取樣晶圓，比較將 Ar氣體與H2氣體導入處理室，施行電漿還原處理之情形 與只將H2氣體導入處理室，施行電漿還原處理之情形的 處理結果。第14A圖是表示在施行利用Ar氣體與H2氣 體的電漿還原處理的取樣晶圓之中，Si膜與Si02膜爲層 積狀態之部分的斷面與表面之掃描型電子顯微鏡（SEM ) 的照片。又，第14B圖是表示在施行只用H2氣體的電漿 還原處理的取樣晶圓之中，Si膜與Si02膜爲層積狀態之 部分的斷面與表面之SEM的照片。 由第14A圖與第14B圖的照片了解，施行只用H2氣 -37- 200837813 體的電漿還原處理的取樣晶圓，Si02膜的表面形態是保持 良好的狀態。由該實驗結果認爲Ar氣體在膜的表面並未 減少，有賦予損傷之虞。 第1 5圖是表示對具有第6圖所示之膜構造的取樣晶 圓，將上述電漿ALD處理實施3 00個循環時，形成在 Ti02膜上的Ti厚之電性質。第15圖中之晶圓的俯視圖所 示的曲線，係在晶圓面內將電阻値相等的點彼此連起來， 在晶圓面內之Ti膜的電阻値誤差大的區域，各曲線的間 隔變密。 如第1 5圖所示，由於在電漿A L D處理中，對處理室 內供給Ar氣體的情形下，比不供給Ar氣體的情形下，曲 線在晶圓面內整區變密，因此得知晶圓面內的Ti膜之電 阻誤差大。此乃由下段所示的晶圓面內之Ti膜的均勻性 之値亦可明白，表示對無Ar氣體的情形，爲2.1%，有 Ar氣體的情形，爲90.4%之極大的電阻誤差。 又，如第1 5圖所示，對無Ar氣體的情形，晶圓的表 面電阻爲270Q/sq.，電阻率爲209μΩ·(：ιη，有Ar氣體的情 形，晶圓的表面電阻爲1 3 06Q/sq.，電阻率爲1 208μΩ·(：ιη 。得知對處理室內供給Ar氣體的話，Ti膜的各電阻値會 上昇。 如上，得知有關Ti膜的電阻値之面內均勻性、表面 電阻、以及電阻率的所有之點，有Ar氣體的情形，特性 比無Ar氣體的情形低劣。由該實驗結果認爲有Ar氣體的 情形下，Ar會賦予Ti膜或基層的Si膜、Si02膜損傷， -38- 200837813 不會形成良質的Ti膜。例如Ar衝突到Si〇2膜， 氧（Ο )，該氧與Ti結合，Ti膜的一部分有可 TiOx膜（氧化鈦膜）。由於電阻値比TiOx膜爲金 膜高，因此測定如第1 5圖所示的電性質。 第16圖是表示對溫度調整到45 0°C的取樣晶 利用電漿ALD處理的Ti膜形成處理時，形成在 上的Ti膜之膜厚與膜形成處理之循環次數的關係 16圖的座標圖中，有關未將Ar氣體導入處理室之 處理結果以白圓形表示，有關將Ar氣體導入處理 形的處理結果以黑圓形表示 由該第16圖即可明白，當循環次數爲約300 時，未使用 Ar氣體的這方，即使相同的循環次數 成較厚的T i膜。換言之，可在短時間形成所要之 第一 Ti膜5 06A。對此，循環次數爲提升到約300 ，使用Ar氣體的這方，Ti膜之成膜速率變高。但 ，由於第一 Ti膜5 06A形成極薄（例如2nm )，因 次數只要關注到約3 0 0回以下的範圍就夠了。 像這樣，從因有無Ar氣體而在Ti膜的成膜速 差異的第6圖之結果，認爲尤其在Ti膜的形成初 ，Ar是造成Ti膜之成膜速率下降的原因。因此， 讓成膜速率下降，最好在實施電漿ALD處理的期 不對處理室導入Ar氣體。 如下，根據有關本實施形態的成膜處理，即使 下也能形成C1等之混入極少雜質的Ti膜5 06及 釋放出 能成爲 屬的Ti 圓實施 Si02 膜 。在第 情形的 室之情 回以下 也能形 膜厚的 回的話 實際上 此循環 率產生 期階段 爲了不 間，亦 在低溫 TiN膜 -39- 200837813 5 〇 8。又，形成Ti膜5 0 6之際，由於一倂採用可在低 形成TiSix膜的電漿ALD處理與成膜速率高的電漿 處理，因此能得到良質的TiSix膜5 07之同時，還可 有關Ti膜5 06之成膜的時間。更在電漿ALD處理中 於不對處理室內導入Ar氣體，因此可達到更進一步 Ti膜5 06和TiSix膜5 07的膜質。 再者，上述各處理室104A〜104D的構造並不限 4圖所示的構造。例如構成以各處理室1 0 4 A〜1 0 4 D 的哪一個處理室作爲COD處理室、PHT處理室、Ti TiN膜形成處理室均可。因此，Si晶圓W的搬運順 如果亦依各處理室104A〜104D之中的COD處理室、 處理室、Ti膜/ TiN膜形成處理室的順序搬運，就不 是依各處理室104A〜104C的順序。 又，在本實施形態中，雖是針對在處理室104 C 進行Ti膜形成處理與TiN膜形成處理的情形來說明 及作用，但亦可爲在個別的處理室進行各處理。例如 構成在處理室104C進行Ti膜膜形成處理，在處 104D進行TiN膜形成處理。 有關根據上述實施形態詳述的本發明，可應用在 數個機器所構成的系統，或應用在由一個機器所構成 置。即使將記憶著實現上述之實施形態之功能的軟體 式的記憶媒體等的媒體，供給到系統或裝置，該系統 置的電腦（或是CPU、MPU等）讀出儲存在記憶媒 之媒體的程式來貫f了’藉此理所當然的本發明亦可達 溫下 SFD 縮短 ，由 提昇 於第 之中 膜/ 序， PHT 一定 連續 構造 也可 理室 由複 的裝 之程 或裝 體等 成0 -40- 200837813 此時，由記憶媒體等之媒體所讀出的程式本身來實現 上述之實施形態的功能，記憶該程式的記憶媒體等之媒體 ，構成本發明。作爲用來供給程式的記憶媒體等之媒體， 例如可使用軟碟（註冊商標）、硬碟、光碟、光磁碟片、 CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD + RW、磁帶、非揮發性的記憶卡、ROM，或透 過網路的下載等。 再者，藉由實行電腦讀出的程式，不光是實現上述之 實施形態的功能，也包含實現依據該程式的指示’在電腦 上作業的OS (作業系統）等執行實際處理的一部分或全 部，藉由該處理實現上述之實施形態的功能之情形，亦包 含在本發明。 進而，由記億媒體等之媒體所讀出的程式’寫入到配 備在插入電腦之機能擴充口或連接到電腦的機能擴充元件 的記憶體之後，依據該程式的指示，該擴充機能擴充口和 配備在機能擴充口元件的CPU等執行實際處理的一部分 或全部，藉由該處理實現上述之實施形態的功能之情形’ 也包含在本發明。 以上，雖是邊參照所附圖面邊針對本發明之最佳實施 形態做說明，但本發明當然不限於相關的範例。只要是該 業者，即可明白針對申請專利範圍所記載的範疇內’思及 得到各種變更例或修正例，可理解的連同該等當然亦屬於 本發明之技術範圍。 例如，在上述實施形態中，雖是針對在S1晶圚的S1 -41 - 200837813 表面上形成Ti Six膜作爲含有si表面的情形做說明，但本 發明並不限於此，也可爲以形成在s i晶圓上的C 0 S i 2或 NiSi等的金屬矽化合物膜上或在多結晶矽（poly-Si)膜 上形成TiSix膜作爲含有Si表面。 又，在上述實施形態中，雖是舉例使用TiC 14氣體作 爲鈦化合物氣體的情形做說明，但並不限於此，也可採用 其他的鈦化合物氣體。例如也可使用TDMAT (四（-甲基 胺）一鈦）、TDEAT (四（二乙基胺）一鈦）等作爲有機 鈦。 [產業上的可利用性] 本發明係可應用於在半導體晶圓、FPD ( Flat Panel Display )基板等的被處理基板上成膜既定之膜的成膜方 法及基板處理裝置。 【圖式簡單說明】 第1圖是表示有關本發明之實施形態的基板處理裝置 之構成例的剖面圖。 第2圖是表示第1圖所示之控制部（系統控制器）的 構成例之方塊圖。 第3圖是表示同實施形態的EC (裝置控制部）之構 成例的方塊圖。 第4圖是表示第1圖所示之基板處理裝置的處理室之 構成例的圖。 -42- 200837813 第5圖是表示同實施形態的Ti膜/ TiN膜形成處理 室之構成例的剖面圖。 第6圖是表示同實施形態的S i晶圓之膜構造的具體 例之模式圖。 第7A圖是說明有關同實施形態的異物除去處理的模 式圖。 第7B圖是說明有關同實施形態的第一 Ti膜形成處理 的模式圖。 第7C圖是說明有關同實施形態的第二Ti膜形成處理 的模式圖。 第7D圖是說明有關同實施形態的TiN膜形成處理的 模式圖。 第8圖是表示藉由有關同實施形態的電漿ALD處理 之Ti膜形成處理之構成例的計時圖。 第9圖是表示藉由有關同實施形態的電漿SFD處理 之Ti膜形成處理之具體例的計時圖。 第10圖是表示藉由有關同實施形態的電漿SFD處理 之TiN膜形成處理之具體例的計時圖。 第1 1圖是表示藉由有關同實施形態的電漿SFD處理 之TiN膜形成處理之其他具體例的計時圖。 第1 2圖是表示對取樣晶圓實施利用電漿ALD處理的 Ti膜形成處理與利用電漿s FD處理的Ti膜形成處理時的 Ti膜之膜厚差的圖。 第1 3圖是表示對取樣晶圓實施利用電漿ALD處理的 -43- 200837813
Ti膜形成處理，分析形成在Si膜上的Ti膜之組成的結果 的圖。 第14A圖是表示施行利用Ar氣體與H2氣體的電漿 還原處理的取樣晶圓的斷面與表面之掃描型電子顯微鏡（ SEM)的照片之圖。 第14B圖是表示施行只用H2氣體的電漿還原處理的 取樣晶圓的斷面與表面之掃描型電子顯微鏡（SEM )的照 片之圖。 第1 5圖是表示對取樣晶圓實施利用電漿ALD處理的 Ti膜形成處理時，形成在Si02膜上的Ti膜之電性質（ electrical property )的圖 ° 第1 6圖是表示對取樣晶圓實施利用電漿ALD處理的 Ti膜形成處理時，形成在Si02膜上的Ti膜之膜厚與膜形 成處理之循環次數的關係之圖。 第1 7圖是表示半導體裝置之配線構造的模式圖。 【主要元件符號說明】 1〇〇 :基板處理裝置 102 :共通搬運室 104 ( 104A 〜104D):處理室 1 05 ( 1 05A 〜105D ):載置台 1 0 6 A〜1 0 6 D :閘閥 1 0 7 A、1 0 7 B :閘閥 108 ( 108A、108B):加載互鎖真空室 -44- 200837813 1 09 ( 1 09A、1 09B ):搬運口 1 1 〇 :搬入側搬運室 1 12 ( 1 12A 〜1 12C ):導入口 1 1 4 :定方位器 1 1 6 :搬運機構 116A、116B :擷取部（pick) 1 1 8 :搬入搬運機構 118A、118B ··擷取部（pick) 200 :控制部（系統控制器） 3 00 : EC (裝置控制部） 310： CPU 3 20 ·· RAM 3 3 0 :顯示手段 340 :輸入手段 3 5 0 :報知手段 3 60 :程式資料記憶手段 3 62 :搬運處理程式 3 64 :製程處理程式 3 70 :處理資料記憶手段 3 74 :製程處理資訊 400 :電漿CVD處理室 4 1 1 :處理室 4 1 2 :晶座 4 1 3 :支承構件 -45- 200837813 4 1 4 :導環 4 1 5 :加熱器 4 1 6 :下部電極 418 :搬出入口 4 1 9 :絕緣構件 420 :淋浴頭 421 :基體構件 422 :簇射極板（Shower Plate) 423 :加熱器 424 :吐出孔 425 :氣體擴散空間 426 :氣體導入口 43 0 :氣體供給手段 431 : TiCl4氣體供給源 4 3 1 C〜4 3 4 C :質量流量控制器 431L : TiCl4氣體供給管線 432 : Ar氣體供給源 43 2L : Ar氣體供給管線 43 3 : H2氣體供給源 43 3 L : H2氣體供給管線 43 2 : NH3氣體供給源 43 4L : NH3氣體供給管線 43 7 :混合部 43 8 :混合氣體供給管線 -46 - 200837813 440 :加熱電源 441 :加熱電源 442 ··整合器 4 4 3 :局頻電源 450 :排氣室 451 :排氣管 452 :排氣裝置 4 6 0 :晶圓支承銷 4 6 1 :支承板 4 6 2 :驅動機構 5 00 : Si晶圓（矽晶圓） 5 02 :裸基板 503 : Si表面 5 0 4 :層間絕緣膜 5 〇 5 :接觸孔 506 : Ti 膜 506A :第一 Ti 膜 506B ： Ti 膜 507 : TiSix 膜 508 : TiN 膜 G :閘閥 W :晶圓（矽晶圓） -47