TW200836211A - Resistance changing memory cell architecture - Google Patents

Description

200836211 九、發明說明： ^ -【發明所屬之技術領域】 .· 本發明大致上係關於記憶體裝置之領域，且詳言之， 係關於與電阻改變式非揮發性（non-volatile)記憶體有關之 裝置、架構與方法。 【先前技術】 快閃記憶體與其他形式之電子記憶體裝置係由可個 /·別儲存和提供資料存取之記憶體胞所構成。第一代類型記 憶體胞儲存被稱為位元之單一二進位資料片（binary piece of information)，該位元具有兩個可能的狀態其中之一。一 般組構成多個記憶胞單元例如包含8個記憶體胞之位元組 (bytes)與可包含16個或更多個此種記憶體胞（通常由多個 ^個記憶體胞配置成）之字元（word)。這種記憶體裝置架構 藉由寫入特定組之記憶體胞（有時稱之為程式化記憶體 胞，於此部分該資料可在讀取運作中被讀出）來執行資料儲 I存。除了程式化（有時被稱為寫入）與讀取運作以外，在記 憶體裝置中之記憶體胞群可被抹除（erased)，其中在群裡的 個圮憶體胞被設定至已知的初始狀態（例如，狀熊 典型的單一記憶體胞包含一種適合用以儲存位元資 料之半導體結構。例如，很多習知的記憶體胞包括一種； 保存二進位資料片之金屬氧化半導體（M0S)裝置。卞 式化與讀取運作通常藉由將適#的電壓施加於=金 Μ化半導體(则)裝置之特定端子來實現。在抹除或程 94161 5 200836211 式化運作中提供電壓藉產 产兮抑„ 座生电何儲存於該單元記憶胞或 攸该早7C記憶胞中移除。在讀 飞 以吝4帝、ώ、ώ 、運作甲知加適當電壓用 於生：心入該記憶體胞’其中這些電流的數量代表儲 杳袓^ 马了確疋儲存於記憶胞中之 二^了體…括用以感測所得記憶㈣^ 之次祖^⑽細)之適當電路，該電流被供應於該裝置 之Μ料匯流排端子用以藓由兮 而m切由^己憶體裝置所採用系統中之

其他裝置來存取資料。 快閃記憶體是一種不需要電源就可以修改或保存其 構揮t性5己憶體。f知的單-位元快閃記憶體被組 -“己憶體胞結構，其中資料之單一位元被儲存於每 ^快閃記憶體胞中。這種快閃記憶胞之每—記憶胞均包 :種在基板或摻雜井（doPed well)中具有源極、汲極與通 =電晶體結構’而閘極儲存結構㈣st(>rage伽伽 =覆置於該料上。朗極料結構可包含形成於推雜井 :面之’I電層（dielectric layers)。該介電層通常是—種多芦 絶緣體例如具有兩氧化層夾住一氮化層之氧化物_氮化物' 乳化物層（0xide-nitride_〇xide 一⑻。 立雕已出現之新一代非揮發性記憶體稱為電阻改變式記 =體’其中採用-種可變電阻來確定記憶胞之狀態。這種 电阻改變式記憶體裝置具有—些優點可以減少記憶胞之尺 寸因而此改善記憶胞的密度，因此降低記憶體成本。 一個電阻改變式單元記憶胞記憶胞之範例的先前技 術顯示於先前技術之第1圖的參考數字10。於第丨圖中， 6 94161 200836211 該單元記憶胞10包含耦合於位元線〗4盥遴挥士曰脑 •間之-種電阻改變式―己产一=線^擇電晶體16 • 子讀2G之閘極端18，且該選擇電被輕 口 ;該5己fe體几件12與例如接地的共同源極電位 :’。第1圖先前技術之單元記憶胞10 =形陣列架構上。在該_形架構I複數二= :、胞H)如圖β示被·合於沿著單一位元線14上，且㈣ 長實質垂直於該等位元線。延長的fm20或列延 元線之各自的單元Yh 、，泉〇耦曰於不同位 οβ — _ 丨思胞。於前述方法中，其中藉由定址 單一子元線’而可同睹宁R >去I γ 址之字元綠卜尤_ - 稷數個記憶胞，那些耦合於定 時定址行為有時記憶胞也被定址。這個同 一個電阻改變式單元記憶 先前枯倂夕笛〇面 之耗例截面圖顯示於 先别技術之弟2圖。該單元記憶胞包含 字元線20(未顯示）之閘電極以之選擇恭、曰有麵口輕曰於戎 體16具有源極與汲極區， 电曰曰虹6。該電晶 托+ / μ 八Τ，原極區24耦合於丘同泝 極電位22,且該汲極26輕合 祸口方”、同源 contact^S ^ ^ ^ 、 σ 導電接點（conductive _aCt)28之该電阻改變式記憶體元件！ 2 記憶體元件〗2接著耗合於通過 ：文:： 度之非揮發性記憶體架構。 仏種相田同么 於非揮發性記憶體技術中提 止 一直希望達成的。 ，、進一步的改良是大家 94161 7 200836211 【發明内容】 -. u下所提出之簡易摘要係為了能提供本發明之—此 .態樣的基本瞭解。此摘要並不是本發明之廣泛概觀，也; 是試圖去定義本發明之重要或關鍵元件，更不是要 發明之範壽。相反地，此摘要之主要目的係以簡易之

f示本發明之-些㈣作為後面提出之更詳細說明的^ ^ J f、 減本發明之—11 m，揭露—種電阻改變式記憶體單 凡記憶月^ ’且包括可操作關聯於感測位元線之電流控制組 件。該單元記憶胞進一步包括耦合於該電流控制組件盥字 元線間之電阻改變式記憶體元件。 、 根據本發明之另-態才装，提供一種電阻改變式記憶 體’包括-種麵合於感測位元線之電流控制組彳，與一種 麵合於該電流控制組件與字元線間之電阻改變式記憶體元 件。該記憶體進一步包括耦合於該感測位元線之讀取感測 ί電路，且該感測位元線被配置以確定電阻改變式記憶體元 件之狀態。再進-步，該記憶體包括可操作輕合於該電流 控制組件之控制端之控制電路。該控制電路被配置用以當 該電流控制組件把一狀態寫入該電阻 時，將複數個不同控制信號其中之一提供予該電 件。該電流控制組件對該電阻改變式記憶體元件提供局部 電流控制且因此能提供獨立於位元線電容之可靠的程式化 動作。 根據本發明之再另一態樣，提供一種電阻改變式記憶 94161 200836211 體陣列架構包括-種電阻改變式單元記憶胞記憶胞 列。每-個單元記憶胞包括電流控制組件與可操作轉合於 该電流控制組件之電阻改變式記憶體元件。該陣列被配置 成订與列，其中單元記憶胞至少二相鄰的行柄合於共同感 測h線。控制線個別關聯於各行，且耗合於沿著個別行 之母一草元記憶胞之每一電流控制組件之控制端子。字元 線個別關聯於每-列，且搞合於沿著個別列之每一單元記 憶胞之電阻改變式記憶體元件。 ㈣明之一態樣中’該陣列架構進-步包括可操作 給Μ同感測位元線之感測電路。該感測電路被配 置以確定單元記憶胞之資料狀態，該單元記憶胞沿㈣由 =連結該車元記憶胞之電流輕合於共同感測位元線之兩 ^中之-行。該陣列架構，於本發明之—態樣中，也包 =控制電路，該控制電路配置以獨立地提供控制信號予耦 :於該共同感測位元線之兩相鄰行之控制線。於本發明之 樣中，該控制信號根據資料值被程式化入個別電阻改 變式記憶體元件。 口。根據本i明之又另一您樣，提供一種讀取電阻改變式 早=記憶胞記憶胞之方法。該方法包括供應該單元記憶胞 ^子讀-字元線電壓，且供應該單元記憶胞之控制線一 =制線讀取電壓。該單元記憶胞之電阻狀態會接著被感 y於本發明進-步之具體實施例中，該單元記憶胞包括 -種輕合於電阻改變式記憶體元件之電流控制組件。該電 阻改變式記憶體元軸合於該字元線，且料流 94161 200836211 Μ㈣輕合㈣㈣H步’該電流控制组件搞合 於该電阻改變式記憶體元件與感測位元線之間。於此情 形’感測包括在感測位元線上評估連結於該單元記憶胞之 電流。 根據本發明之又另一離揭，接视一 〜、稼徒（、一種可程式化電阻切 f記憶體單元記憶胞之方法，該記憶體單元記憶胞包含供 2字元線電屢予該單元記憶胞之字元線，並且在該單元記 fe胞之感測位讀上提供預定之電位。進一步，該方法包 括在該單元記憶胞之控制線上提供控制線程式電麼，其中 該控制線電壓指示在單元記憶胞中程式化電流大小。 於=發明進—步之具體實施例中，該單元記憶胞包括 一種搞合於電阻改變式記憶體元件之電流控制組件，1中 =阻^變式記憶體元件輕合於該字元線，且該電流控制 ㈣線°進―步，該電流控制組件 電阻^ “憶體元件與感測位元線之間。 根據本發明另一呈濟本#彳丨 rA.,, 八只施例，揭露一種基於二極體 ased)電阻改變式單元記憶胞。該記憶體 合於感測位元線之電阻改變式記憶體元件 ΐ祸5於該電阻改變式記憶體元件之二極體。在-個且體 貫施例中，複數個這種單 制紐杜夕… 思胞被組織形成共同使用電 :控：^牛之早疋記憶胞群。藉由共用該電流控制組件， 母一個早兀記憶胞佔用 之核心區域較緊密。每；1田積’因此使得記憶體陣列 χ罕乂乐山母一個單元記憶胞包含二極體，今一 極體用以防止來自群中被 Μ — 皮k擇之早元記憶胞之電流去妨礙 94161 10 200836211 群内非選定單元記憶胞内之資料。 ，本發^-個具體實施例中，該基於二極體電阻改 早兀咖包括一種含有串聯連接之記憶體元 =個別位元線與局部電流匯流排之間之二極體之單心己 ::::::於單元記憶胞群之其他單元記憶胞亦·合於個 ^讀與局部電流匯流排之間。共用電流控制 匯流排與字元線之間。該電流控制組件於讀； 以允許電流從已選定之單元記憶胞經由 控制、、且件流動’其中該電流強度是該已選定之單元 :==狀態的函數。於寫入運作期間，該電流控制 :二ΓΓ制電流導入單元記憶胞群中已選定之單元 作 限制運作係為是否該寫入為抹除運作或程 ==之函數。該電流限制組件進一步根據理 ===包括程式化運作時提供複數個不同之電流 值/、:、母-個電流限制值與特定資料狀態有關。 之能俨二兒二與附加的圖式將以詳細方式說明本發明 摔些態樣與實行方式僅僅代表本發明 知作方式所採用原理之—些不同的方法。 【實施方式】 式來或更多個實施方式將透過參考附加圖 夹昭/、令同樣的茶考數字於整個說明書中用來 構：=::。本發明係針對-種電阻改變式記憶體架 構肩於该電阻改變式記憶體架構之定址方法。 為了較完全地了解本發明之各種態樣，由本發明之發 94161 11 200836211 明人所發現或了解之先前技術與—些關於先前技術限制之 較全面的討論將會於以下描述。 芩考第3圖，顯示一位元線14，其中顯示複數個單元 胞之其中一個被耦合於該位元線14。另外，電流限制電路 40被耦合於該位元線用以執行該電阻改變式元件之程式 化，其詳細描述討論如下。另外，每一個位元線14均^^ 其所關聯之寄生電容，且顯示於第3圖之參考數？ 4/。、操 作該電流限制電路40用以限制流入該位元線14之電二 量，以便致能該電阻改變式元件被程式化成對應於不同= 料狀怨之複數個不同的電阻位準之其中之一。 、

如先前技術第4圖之第-圖形50所強調，為了將資 料寫入資料元件，第3圖之位域14被拉至蚊寫入電壓 (、)且與該單元胞10關聯的該字元線20藉由上升而被觸 發’由此導通該選擇電晶體16。因為該選擇電晶體 =線電壓被完全導通，因此該電晶體無法執行限制； 向该電阻改變式元件12之電流的任務。結果，第3圖之電 抓限制電路40被用以將該位元線電流u限制 二的資料狀態之複數個不同數值52㈣中之一。：： 5兄’於圖形5〇中’顯示了 3個不同的程式化電流，並㈣ 電流量透過該電阻改變式元件12用於固定該元；： 態。第4”個狀態也可存在於此範例中，其中該電流限制電 =糾為】抹除该記憶體胞(無顯示)而於操作時並不限制電 ’但是在金屬- 雖然不欲限制於任何特定的操作理論 94161 12 200836211 絕緣體-金屬（metal-insulator-metal)電阻改變式元 命 ^ * Γ"之電阻 改變裝置中，該二元金屬氧化絕緣體材料之切換動作似乎 適用於空間電荷限制傳輸（space_charge_limited_c⑽加如仙， SCLC)模式。於該模式中，對—種具有未填滿之深層井’ (deep-level traps)之固體材料，與該深層井填滿時相比γ通 過其中之電流相當小。當該深層井於井填滿限制電壓下被 填滿時該電流會增加，而該井填滿限制電壓為未填滿井密 度之函數。所以，可以用狀態變化來概述材料的電阻的不 同’、該未填滿深井的存在增加該電阻值，當該電阻值漸漸 減少或當深井填滿而漸漸增加時，最終在深井填滿限制電 壓時達到限制值。 电 接替上述關於先前技術第3圖與第4圖的討論，藉由 :電流限制在不同的寫入狀態，不同數量之井會在電^改 '欠式疋件12中被填滿，因此產生與理想資料狀態有關 定電阻狀態。 Α然而，仍參考第4圖，在圖形5〇之理想運作不會一 奴或重覆地於第3圖先前技術之N〇R型架構配置中發 生。本發明之發明人確認由於第3圖之位元線電容〇而^ 生於50之性能偏差。由於位元線電容42，在某些情況下 藉由該電流限制電路4〇被適當限制之電流，該二元線 電谷大到足以產生超量(〇versh〇〇t)電流，如第4圖之圖形 所示。雖然該電流最後會下降至適當的限制值52，但是 由該位元線電容所造成之超量電流62仍會在必 方案中造成損失，因此導致在將資料寫人不同記憶體麟 94161 13 200836211 可能產生錯誤。 在某些範例中，該電流限制電路4〇之位 :單元記憶胞1。相當遠導致該位元線電容產生問題= m-種解決方法係在程式化可靠度上減少該位元線 电谷之效果，在該N0R架構單元胞1〇内使用辦 1“乍為電流限制裝置。藉由定義，每一個記憶體擇元電二 因此自己擁有局部電流限制電流且因而消除了位 f k 於粒式化期間任何的負面影響。 ，種解決方案顯示於第5圖之先前技術中。然而，這 於N〇R型架構中會產生於執行程式化時嚴重 则、了解到’第5圖之架構會妨礙頁面模式之 :功能:其中數個單元記憶胞沿著給定之字元線20以同時 白、方式進行程式化。舉例來說，若記憶胞7()肖Μ 時進行程式化’但被寫入記憶胞之資料並不相二 热法進仃運作。這種問題會發生係因為如果用於各記憶 ^之個別選擇電晶體74與76被啟動用以將電流 ^ 同的電，值，則該字元線電壓於此兩記憶胞並不相二： 此’ 4記憶胞無法同時經由共同字元線w 而此動作在職架構系必要步驟。這就是所了解:有助 於本發料構的發展之該先前技術的缺點、^有助 改緣圖’根據本發明之一個具體實施例提供電阻 士二;。早7^丨⑻。·單几胞1⑼包括電流控制組件 =電阻改變式元件1〇4。與習知的單元記憶胞相比： 本嫩單元記憶胞1〇〇具有搞合於字元線]〇6而不是輕 94161 200836211 合於感測位元線108之電阻改變式記憶體元件1〇4。再者， 相較於習知的單元記憶胞，該電流控制組件丨〇2之控制端 110經由控制線1 Π而不是經由字元線〗〇6耦合於控制電 路112，且另一端點113搞合於該位元線1 〇8。字元線驅動 器電路116可操作地耦合於該字元線1〇6，而讀取感測器 電路114可操作地耦合於該位元線108。 如第6圖所示，本發明之單元記憶胞丨〇〇在n〇r型 木構之$憶體陣列中並不與其他的單元記憶胞耦合或配 置。因此，在第6圖之配置1〇〇中，該電流控制組件1〇2 非常靠近電阻改變式元件104,且因而該位元線電容將不 會對该記憶體元件之程式化造成不利的影響。在本發明之 一個具體實施例中，該電流控制組件102包含NM〇s電晶 體而任何型您之電流控制組件或電路均可被採用且 可預期到將會落人本發明之料。在另—沒有限制之範例 中:該電流控制組件可包括PM0S或雙極（bipolar)裝置， 或π任何其他形式的各式開關或電流限制組件或電路。 依據第6圖中本發明之一個示範態樣，該單元記憶胞 100之運作模式將會搭配第7圖所提供之圖示來說明。當 牙式化咳電阻改變式元件】時，該控制電路1】2於線路 1 二上提供朝向該電流控制組件102之控制端110之控制 k唬。根據該控制信號，可控制通過該控制組件102(與細 由該電阻改變式元件1G4)之電流量。同時，該字元線驅ς 為電路116於該字元線1〇6上提供程式化電壓 94161 15 200836211 、田。亥控制電路】〗2意圖將該電阻改變式元件]〇4程式 化為“位準】，，处A匕士 狀’該控制電路112提供控制信號 (至該電流控制組件】〇2之控制端11〇。該控 制L號使遠電流控制組件進行導電，但將該導電流限制在 限制值120、，如第7圖所示。因而，將該電阻改變式元件 孝式化為位準〗狀態所需之必要電流被許可經由 電流控制组件1〇2傳導’因此而完成所希望之程式化行 為？]樣地，若希望以不同位準例如“位準2”或“位準 3β來進行程式化，則該控制電路112、經由控制線路lu 提么、不^的控制信號至該電流控制、组件102之控制端 11〇於疋’该電流控制組件1〇2將電流傳導分別限制在 當位準122或124。 如上所強調的，由於電流控制組件102之鄰近位置相 關於被程式化之該電阻改變式元件1〇4 ’故在程式化期間 沒有由於位元線電容之超量電流發生。因此，描述於上之 程式化可以可重覆、可靠的方法來實現，其中該個別的目 標程式化電流位準120、122、124並不會超量。在任何一 個上述之程式化運作令，該位元線1〇8被保持在預先決定 之電位’例如在-個具體實施例中之電路接地（circuit ground) 〇 仍參考第6圖與第7圖，在抹除運作情況，該字元線 驅動器電路m於該字元、線1〇6 ±提供抹除電壓 (v(WL，erase))以及該控制電路112提供控制声號 (v(賊erase))i該電流控制組件1〇2，因此㈣^ 94161 16 200836211 組=102對經由該電阻改變式元件1()4之電流沒有提供任 何實質的限制。於此情況，電流快速上升，如S 7圖中W 所例示。然而在某些電流位準，因為升高電流流過造成於 該元件104之功率消散所產生之熱，而造成陷捕其中之電 荷（trapped charge)被逐出，因此使得深井未填滿且實質改 變該電阻改變式材料電阻至關斷狀態（高電阻值），如於'I% 所示。 第8圖與第9圖揭示提供進一步清楚的了解本發明之 不同的貫施態樣，以及本發明之各種態樣與先前技術之間 的區別。第8圖是具有不同方向的第6圖之單元記憶胞ι〇〇 之另一個例示。根據本發明之一個具體實際例，此方向例 不被提供用以協助進一步了解與先前技術之差別，以及幫 助了解在陣列中之單元記憶胞如何與其他單元記憶胞進行 耦合。第9圖顯示根據本發明一個範例實施例之單元記憶 胞100之截面圖。如圖中所示’該字元線1〇6經由接觸器 150而與該電阻改變式元件104耦合，該接觸@ 15〇之相 對端與該選擇電晶體之閘極耦合。當電晶體1〇2之源極156 逋過接觸器158與該感測位元線1〇8耦合時，該汲極152 經由接觸器154耦合於該電阻改變式元件1〇4。進一步， 該控制端110耦合於該控制線丨i丨（未顯示）。 現在芩考第10圖，顯示依據本發明之一個具體實施 :]之陣列部分200。在該陣列部分20"，不同的記憶體 單被組織成複數個列與行分別關聯於該 字兀線106與控制線lu。可於第1〇圖之範例發現，在此 94161 17 200836211 鄰列係共用單一感測位元線 示4X4陣列時，應該可以了 之陣列，且所有的修改預期 示範實施例中兩個記憶胞相 1 。當第1Q圖之陣列部分顯 貧解此架構可採用任何“ nxm，’ 將會落入本發明之範轉。 如弟1G圖中所示，—個或多個字元線106可被選擇 =、㈣列解碼器電路2G2於該陣列中對被選擇之記憶胞 進：疋址。同樣地’該等記憶胞可經由感測電路ιΐ4與具 '亍解:電路206與選擇電晶體協助之感測控制電 路204 A著—個或多個感測位元線⑽而被讀取。對於寫 入運作’該行解碼器2〇6隨著選擇裝置2i〇U 2⑽與控 制電路112進行運作心產生適當的寫人控龍號至個別 之皁元記憶胞100。 更，體來說’於讀取運作中已被定址之該單元記憶胞 之子π線106提升至適度的電壓，舉例來說，於一個 具體實施例中有0.5V。在—個具體實施例中該字元線電麼 大到足夠允許經過該單元記憶胞來傳導，但沒有高到足以 在字兀線上創造讀取電壓之可能性，若在該字元線上創造 讀取電壓則會在輕合於其上之另—非選擇記憶胞上產生讀 取干擾。進一步，有讀取控制電壓位於該控制線1Η上以 致於該電晶體1G2完全地導通。於此方法中流過該單元記 憶胞ι〇0之電流強度主要歸因於該電阻改變式元件104之 電阻狀態。同時，關聯於單元記憶胞100之感測位元線108 允許其浮接。於本發明之一個具體實施例中，可利用預先 充電電路以將該感測位元線108預先充電至預定之電位， 94161 18 200836211 例如於讀取運作期間被允許浮接前充電至電路接地之電 位。於該感測位元線108上之電流其後由讀取感測器或電 路m感測，其中該電流量代表電阻改變式元件之狀態。 參考第ίο圖之陣列架構200，資才斗可沿著數個感測位 元線108以同時發生之方式被讀取。於一個範例中，沪著 單-感測位元線⑽之讀取運作將描述如下，然而，㈣ 本發明可實施沿著數個感測位元線同時讀取之態樣。讀取 運作能操作如下。若行220被選擇用來讀取，則該行解碼 器206驅動電晶體用以將該感測位元線⑽輕合於該 感測電路114,且驅動電晶體21〇&與21〇b。在上述方法中X 該控制線111a、lllb均搞合於各自該控制電路ιΐ2之控制 線224a— 224b。在上述範例中，該控制線224&為高電位， 因此Λ著仃222驅動每一個單元記憶胞1〇〇中之電晶體 ^〇2’而控制線2爲保持低電位，因此關斷沿著行222之 每一個單元記憶胞100中之電晶體102。在上述方法中， f 一個沿著非選定行222之單元記賴_與該感測位元 線隔離。該列解碼器電路202於各自的字元線1〇6上 =㈣取’使得在行22〇中之每一單元記憶胞 ^順序進行讀取。在上述範财，顯示四個沿著具有 該感測電路114之;f千&二 之仃220之記憶胞。或者，相當多的單元 該感測電路114關聯。進一步，數個感測電路 給定之行而存在’其中該感測位元線可因此沿 者^丁人固感測電路而被分割’且其中該行解碼器 配置用以將該等感測電路搞合於控制線與沿著行之感測位 94161 19 200836211 元線。 在第一行220以連續方式讀取後，當沿著行222之單 元記憶胞⑽藉由通過列解碼器搬之連續字元線被連續 言買取時，該控制電路112切換電壓於該控制信號224心2爲 使得該行220與該位元線108隔離。當同時讀取行22〇與 222時，行23〇與232之讀取也以相似方式產生。在上述 方法中，數個單元記憶胞之行可以連續方式被同時讀取。 於另一實施例中每一行可擁有自[專用之讀取電路。 參考第11圖與第12圖’根據本發明一個具體實施例 ，供一種用於讀取該電阻改變式記憶體元件1〇4之資料狀 態之電路114。該讀取感測器或感測電路114從第10圖之 感測控制電路204接收感測致能信號25〇。當該:古 位準時該感測電路114關斷，該信號為低”時°該: 測電路於此範例中被致能。該感測電路114於輸入感測位 兀線⑽上接收感測電流（1_)且經由輸人電流鏡電路攻 映射該輸入電流至資料存鎖電路254。同時，藉由位於假 早凡記憶月包258之感測控制電路2〇4接收電麼表考 况。依據電壓參考錢256之數值，有參考電化)^ 芩考電流鏡電路260藉以將該參考電流映射至分別 ^點Μ和Μ之該存鎖器254上。依據於存鎖器心 射笔流之相對強度，該輸出節點262、264存鎖於相反方 :’其中可搜尋關於記憶胞被讀取時之資料狀態之資訊。 則郎點262下降至低位準而節點⑽被拉升至高位準^ 94161 20 200836211 _後、加到U“ 262被拉升 -下降至低位準，則該被杳„旱而即點264 準3” 4 v 查沟之5己憶胞之資料狀態是在“相 ，丰3 ，如於第12圖之27〇所示。或 疋在位 低位準而節，點264保持高位準，則V/會再—!^62保持 且輸出節點262、264會再一次被評估二:加到V⑻ 資料狀態為“位準2”，如第；“切換，則 若該節點262、264再次不切換，則v ^二然-而’ V- ’其中該等輸出節點會再一次被評估’:二：加到 切換，則資料狀態為“位^，，，如顯示於2二^ = 任何切換動作，則可判定該記憶體元件是在‘^生 最初’若判定將被寫入單元記憶胞圖。 態，則該字元線驅動器電路116在關聯於;== 之字元請上設置程式化電峨〜= 感測位το線108耦合於預先決定 D才 Γ…電路接地。該控制電二望： =準:望該控· ln上提供適當控制信 式 右所希望之程式化狀態為“位 (V㈣，Pgml))支配該電流控制、=控制信號 之程式化電流限制在顯示於第？圖之 = ίΐ二希二不同的程式化位準’則該控制電路則該 組：2輸出不同且適當的控制信號(例 如，V㈣，pgm2)、v(cir】，pgm3))。雖然在第6圖盘第8圖之 具體實施例中採用電晶體作為該電流控制組件⑽，但是 94161 21 200836211 應該了解任何此種電流限制組件或電路均可使用且預期 落入本發明之範疇内 ' / -_若所希望之程式化位準為“抹除，，狀態，則當該感測 2兀線108再-次保持在預定之電位例如電路接地時，該 子兀線驅動器116於個別字元線i 06上（例如第7圖之η〕) 產生抹除字元線電壓（V(WL，erase))。該控制電路I〗2 ^著 對该電流控制組件102提供適當控制電壓（v(ctrl，erase))， f其:通過該電阻改變式元件104之電流實質上無限制。參 考第7圖之130，當電流快速增加時，因為功率消散產生 之熱也增加。據信在某些電流臨界值或限制值，在電阻改 變式材料中被先前範圍填滿之深井會變空，導致電阻大量 增加，因此使得該電阻改變式元件1〇4在“關斷“或”抹 除”狀態。 芩考第6圖與第8圖，因為該電流限制組件1〇2極度 靠近被程式化之電阻改變式元件1〇4，因此該位元線電容 ϋ於程式化期間不會產生任何超量電流。結果，該電阻改變 式記憶體元件104之程式化動作能以可靠之方式將其程式 化為數個不同資料狀態之其中一種狀態。 茶考第10圖之架構200，最初該感測電路U4藉由該 感測控制電路204而禁能，舉例來說，在一個具體實施例 中拉升5亥感測致能信號SE至高位準。於該例示之具體實 靶例中，该控制電路112提供兩個獨立之控制線224a與 224b，该等控制線分別經由關聯於給定感測位元線108之 包曰日體21〇a、210b而選擇地耦合於個別行（例如，22〇與 22 94161 200836211 :二，且該位元線m於程式化運 例如電路接地。結果，於該例示實施例中、預疋電位 •時之方式被程式化。於其他W 、切可以同 立控制線，因此促使大量的二量的獨 種同時程式化之能力於先前技方式被程式化。這 優點。 &技“構之限制中提供重要的 於上述具體實施例中，告杆 盥222時杆2川金與232被隔離於行220 “ 222 k仃220與222以同時之方式 個實施例中之非選定行23〇盥 王式。轭行於一 _ /、 3 2之隔離係藉由行解石馬哭 电路206關斷該電晶體21〇 ”、、口口 該控制電路112#^1η I 因此隔離了來自於 224b C與Uld之控制信號224a、 2⑽二2Γ之行Μ""與222藉由導通該電晶體⑽盘 ⑽之订解碼器電路206來選擇，由此將行22〇與奶^ 控V]線1 Π a與1〗1 b親人私兮化吐f 遍、勝 於该控制電路112之個別控制線 於一個具體實施例中，每一個沿著被選定行 憶胞⑽以某些預定的方式被連續地程式化，例如，㈣己 仃-個知末至另一個端末。舉例來說，再參考第7圖，每 在被敎行上其他單元記憶胞之字元線維持於職電位^ 如接地以流過其放電電流時，該列解碼器電路2〇2產生尸 式化電壓（V(WL，卯m)或V(WL,erase))於一個選定之字^ 良 上（依據單元纪億胞被程式化或被抹除）。該控制電 ^ U : ^ Ϊ於個別控制線111上提供特定控制信號用以將 於已選定單元記憶胞_中之電阻改變式元件104程式化 94161 23 200836211 至理想狀態。舉例來說，若該資料狀態被程式化為“位準 2 ，則該控制電路112提供適當控制信號（V(ctrl，pgm2)) 予該合適的控制線（例如，線224a)，其中該控制信號支配 該經由已選定單元記憶胞1〇〇傳導之電流量。當用於先前 程式化記憶胞之字元線被帶降至該預定電位例如接地時， $製程接著移動至下-個單元記憶胞，其中用於該單元記 fe胞之字元線被提升至該適當的位準。

當上述程式化運作隨著被選定行22〇於預定的順序發 生時，其他被選定行222之同時程式化會藉由來自該控^ 電路112之其他獨立控制線22朴而實施。在上述方法中， 兩個行被同時程式化，而不是被限制在-次對-行程式 =。如上所強調的’在本發明之#代具體實_中，提供 =外的獨立控制線224’用以促進額外數個行之同時程式 ，且這些替代實施例預期落入本發明之範疇。 -電：之另一個具體實施例中’一種藉由該列解碼 二電路112執行之控制例一 _同時tin立準之選定之行之數個單元記憶胞 Π仏式化。舉例來說，若行22 :例::單元記憶…之三個將被程式化:相= 字元!^:1” ’則當該列解碼器電路2G2提供適當 元i L，pgm))至在同時方式中關聯於該三個單 思胞之字元線時，該控制電路⑴ ·^早 一 ))。於上述方法中，…要控制 者給疋仃之數個單Μ憶胞_程式化。當這個= 94161 24 200836211 • ί化例行程序對於單—行具有速度之優點時，這種例行程 對使用於數行之同時程式化很可能不是優點，由於該列 .解，器電路202將會提升用於其他行之非選定記憶胞之字 二：此會導致，在某些情況，有些程式化之位 仆:支1廷疋把憶胞。然而，本發明並不排除這種程式 化方法。 在5亥選疋行220盘22? ϋ和斗、μ 因關斷該電晶體2nJ210 後’該行解碼器206 0a 210b而解除選擇該等行，且藉由導 通該電晶體210c、2I〇d 糟由¥ ,挤Ό 2】〇d砥擇下一群之行230與232用以程 二岸Γ 面搭配行220與222所描述之程式化例 仃耘序用以重新選擇行230與232。 “現在參考第13圖與第14a至】扣圖，提供一 單元記憶胞之方法340與一種用於讀取第H)圖架 冓中之早心己憶胞之方法35〇。雖然方 不與描述如下作為—連训被顯 明並不會受限於€此_ ^ 件’但是應了解本發 除了作與事件之說賴序。舉例來說， 列不一/或描述外，某些動作可依據本發明於 同順序發生盥/或Μ装甘A # 队錄不I明於不 Ή⑶/、 動作或事件同時發生。另外，不 疋所有的說明步驟均有 外m之方^ 要用表貫施本發明之方法。此 本表月之方法可結合本文所說明與 來貫施，同樣也可結合苴 衣置统 一 。他/又有既明之結構來實施。 η、 於步驟342中執行與被讀取之記憶胞相靜 1G8之選擇式預 ^ 中，該感測位元線1〇8祐箱杰亡帝” 们/、版声、％例 、先充笔至預定之電位例如於一 94161 25 200836211 例中之電路接地。之後，該預先充電位元線被允許浮 ，。然後開始進行方法340，且於步驟344中與被讀取之 早疋記憶胞相關聯之字讀1G6_合至字讀電塵。於本 發明之-個具體實施例中，該字元線電壓係足夠高用以確 保適田的傳V，即反應被感測之電阻改變式元件之狀態， 以及同時㈣聯於該字元線1G6之其他記憶胞之字元料 壓係足夠低而不會私& +提 ^ ^ I生干擾。於一個鉈例中，該字元線讀 取電壓大約0.5V。 …繼續參考方法34〇’於步驟346中關聯於該選定之單 元义隐胞100之控制線丨】丨耦合於控制線讀取電壓。如上 述第6圖之討論，舉例來說，該控制線讀取電壓為一種足 以驅動該電流控制組件1〇2不去限制於單元記憶胞中之電 流的電壓。於-個具體實施例中，該電流控制組件1〇2包 括電晶體，且該控制線讀取電壓為一種能夠完全驅動該電 晶體之電壓。於步驟348中該單元記憶胞1〇〇之電阻改變 式το件104《狀悲、藉由感測經由此處之電流傳導而被感 須卜於本發明之-個具體實施例中，該電流量係為該電阻 改變式S件之狀態之函數以及因此利用於確定該狀態。 現在參考第14A圖，揭露一種用於從第1〇圖之記憶 體架構讀取資料之方法35()。一開始，於步驟说中^ 該感測電路114耦合於個別位元線1〇8。舉 】。圖中所示，這油合方法可藉由經過該行夂二 動邊電晶體208來達成。雖然一個具體實施例中，藉由將 數個感測電路U4叙合於其個別位元線來讀取資狀多個 94161 200836211 位兀4疋於另一個具體實施例中，資料可以-次感測-位=於步驟354中該感測位元線被預先充電。於-個具 體實施例中可藉由個別感測電路114將位元線搞合至預定 的電位例如電路接地來執行該感測 接著，於步㈣…兩行(如2=:一合 與該感測位元線⑽P晶離，同時共用該位元線之其他行（如 )可作地耦合於該位元線。於一個具體實施例中該步 驟係藉由第1〇圖之控制電路112來執行，其中一控制線 224二被帶到高電位’同時其他控制線鳩保持低電位。 =則述=中’當被選定行（如22())之電晶體被導通時，沿 ，非k疋仃（如222)之單元記憶胞之各電晶體1〇2被關 蚧另外，該行解碼器2〇6驅動該電晶體21〇a、21〇b 控制線124a、124b上之電壓分別通過該控制線 11 lb 〇 於步驟360中沿著被選定行之單元記憶胞ι〇〇 一般依 據預定程序然後被讀取。於—個具體實施例中，於步驟如 依據預定程序之第-選定記憶胞之字㈣⑽接收字 餘電壓’以及然後於步驟364執行感測例行程序用以確 疋該被選定單元記憶胞之狀態。 第⑽圖顯示第10圖中根據本發明一個示範實施 =於單元記憶胞_中感測㈣狀態之方法之流程圖。 然便於步驟366中感測該被選定單元記憶胞之電流 =步驟367初始化初始計數值“N”。於本發明—個二 貫施例中，對於每—單元記憶胞之“ Ν+ι，，個可取得^ 94161 27 200836211 料狀悲，该計數值被初始化至“N，，。於步驟地 初始參考電流’舉例來說，如第u圖與 = 12圖所示。於步驟370然後該感測電流與參考電= 弟 互相比較且_之結果被評心確定適# 於;^ 則後該參考電流改變且該所得參考電流(如二:： I,·互相比較，並於步驟376評估該比較結 4 ^人 378於該比較電路之輸出端偵測到變化(是⑽s))右則：： 出貧料狀叙決^。若N=2，且步驟3 ^ 則該資料狀態就會是“位準3”，例如第12圖所：⑽’ 若於該輸出端沒有變化發生（步驟378之否 該計數值N於步驟382會減少、。如果計數值n非負 =::Γ)，則該方法364返回至步驟374且於步㈣4 中ό亥蒼考電流會ffi 一 士於纟續 _ 會與該感測電流J互相^ /^ 376中新的參考電流 士 —兮… 中Ν疋負值（步驟384之YES)，則 決疋该早7"記憶胞於抹除狀態中進行感測。 取，：：J4A圖，一旦該選定之單元記憶胞已經被讀 ^二步驟卿決定此單元記憶胞是否為選定之行中之 35 ΐ；ΓΓ 二=步驟392,其中該已感測單元之字元線 /或在下掉至其初始 該方法會持續進且方、_ 394根據預定之序列 對該行中^、個:考該行之下一個單元記憶胞。然後 適告個早兀冗憶胞重複作於步驟362之依序偏壓 適田的子謂與於步驟364之資__ 94161 28 200836211 被4 = =390中確定於被選定行之所有單元記憶胞已 ^貝^(步驟390之YES)，該方法會持續進行至步驟 果不&牛判疋是否共用該位元線108之兩行已被讀取。如 果不疋（步驟390之N0)，則於㈣398該方法進行至下一 了忠其厂中該控制電路112域前讀取行之控制線224&上減 ^電^ ’以及於下—個被讀取行之控制線⑽上增加電 二位^於步驟_將於此M聯之單元記憶胞麵合於該感 兀、、' 108。该方法接著會進行於節點2盥 選擇新行之單元記憶胞且於其上讀取資料。進二步，= 步驟390、392 ,直到所有單元記憶胞依據該 預疋私序已被讀取為止。 如果在步驟396判定該兩行已被讀取（步驟州之 s)’則該讀取方法350會在步驟4〇2結束。 現在翏考第15圖，提供一種程式化第6圖之單元呓 ^月包_之方法，且指^為參考數字彻。—開始，於; ^ 確認所希望之程式化數值，且於㈣454詢問是否 程式化運作是在抹除運作。如果是（步驟456之YES)， 則於步驟4 5 6中合方'古女玄：々綠】n a l女 n 甲θ方…亥子70線106上產生字元線抹除電壓 立口’ ®中所示之V(wL，erase))’以及於該控制線lu上 *生^當控制電壓（如v(CTRL，erase))。然而，如果於步驟 相之答案為否定（步驟454之N〇)，貝“令步驟祝 =該字元線1()6上產生程式化電壓（如v(wl，聊)）， 測位元線1〇8於步驟楊之一個範例中會輪合於預 疋的电位例如電路接地。 94161 29 200836211 之電式於元^驟Γ中詢問關於對該單元記憶胞100 3” 。如几件104待程式化之位準是否為“位準 ij合±疋乂驟462之YES)，則於步驟464中該控制線 二會…適當的控制電壓

V(CTRL，pgm3))。如果 U 中會作另一詢問關於該不=驟462之θ而），則於步驟偏 如果是(步驟466之YES?，‘：#疋否為“位準2”。 會耗合於適當押制電=^則於步驟468中該控制線⑴ 不是（步驟偏1 N0) V(CTRL，㈣）。如果 “位進，， 則猎由頂设定之該所希望之位準為 制電壓(如第二該= 根據本發明另一個且辦者# A丨, 之電阻改變式記__ 揭露一種基於二極體 ^ ^ ^ /、中早元圯憶胞群共用位於其 二於第’如第17圖之參考數字600所示。顯 Si綠複數個單元記憶胞咖至6軸合成為位 匯々丨l排6 0 6。逸一半，名 .β t. ，—個皁元記憶胞包含制動開關記 L -^#(restwe-switching memory element)6〇8 ::一個範例中採用二極體。。，但是任何：； 範4 *組件均可使用且這些選擇預期落入本發明之 — 弟17 1，有電流控制組件612耦合於該局部 =匯 >“非606與字元線614之間，且該電 控制端_空制線616。如第π圖所示，n個單二 94161 200836211 ，602之群共用單_電流控制組件612，因此使得每一個 單元忑1:¾胞更能有利地縮小佔用空間。該電流控制組件 612相當罪近於群6〇3之單元記憶胞6〇2，因此減少或完全 消除於纪憶胞程式化運作時位元線電容造成之影響。以下 的讨淪將會進一步了解，該二極體運作以在該群之其中一 單元記憶胞602讀取運作期間避免電流於該群6〇3之位元 線604間進行傳導。

第1 8圖疋另一個示意圖顯示記憶體單元記憶胞群6〇3 ^括四個麵合於個別位^線6()4(队到bl”）與局部電流匯 il排606間之單元5己憶胞6〇2a至6〇2d。於第！ 8圖之範例 2，提供兩個並聯之電流控制組件612a、6nb，其中一個 乾例之此等組件係沿著該局部電流匯流排6G6間隔開用以 減少由任何—個單元記憶胞_與共用字讀614看入的 電阻值差異。進一步’列解碼器620運作以對該位元線6〇4 適當地偏壓用於分別讀取和寫入（程式化）運作。 _第19圖為電阻改變式記憶體陣列架構之部分700之 '意圖中該單元記憶胞為基於二極體之單元記憶胞。 :第19圖之範例所不，複數個字元線614被組構成為行， 同時位it線604與該字元㈣直作為列。如圖中所示，位 讀被組構於單元記憶料6G3巾，其中於此範例，四個 單^憶胞^提供在各群中。“，可選擇性地在每一 :使用少罝或大置的單元記憶胞且這些選擇態樣預 洛入本發明之範疇。 於一個具體實施例令 如第19圖所示，每一個於群 94161 31 200836211 603中之單兀圮憶胞6〇2耦合於該個別位元線⑼4與局部 -電流匯流排606間。關聯於每一個群6〇3之局部電流匯流 .排_藉由電流控制組件612a、6m而被限制於某一邊且 祕性軸合於經過此處之字元線614。更具體來說，於 弟-群603中(群υ之四個位元線6〇2&至可指定為 I ; bl2，，； BL3i與BL4，其中BLx，y表示第X位元線位 於^單元記憶胞群中。_第19圖中所示範例提供予每 一早兀記憶胞群603兩個電流控制組件6]2a、6nb，但是 如第17圖所示也可使用單-電流控制組件，且這些選擇態 樣預期會落入本發明之範轉。 第20圖顯示感測電路71〇耦合於單元記憶胞群⑷ 之選擇之位元線嶋之示意圖。根據本發明一個且體實 施例，該感測電路710選擇性地輕合 線604使得在每一群中一次 之二中位凡 602。或者，舉例來說，因為於每貝二早兀'己憶胞 ^ U马於母一早兀記憶胞之二極體 Γ中：：防ΐ電流從群中其他單元記憶胞干擾於給定位元 可隨著㈣感測電路同時被讀鮮中之早疋記憶胞 呈有叙圖所不’一個或多個電流控制組件6i2a、6i2b 二讀取電位之控制端616a、嶋。在一個具體實 元記憶胞之電流a 允許所有經過該單 _ ^ ^ 爪·）傳¥通過。舉例來說，V(RD)可在+ 该電流控制組件自祍兩B麻趾 V J J在田 體之電壓。進—+，:1曰肢、置時作為能完全導通該電晶 y q予元線614耦合於預定電位例如電 94161 32 200836211 路接地。 依據適當的偏壓，感測於被選定位元線上之電流（I,_〕 一—出該電阻改變式元件608之狀態。於本發明之一個具 ，例中，舉例來說，該感測電路71〇藉由比較該感測 數個參考電流（Ij而確定該選定之單元記憶胞之 二:狀^ ’、結合第12圖描述於上。依據判^該感測電路開 能。^存鎖益何時輪出，就可確定該單元記憶胞之資料狀 r

i. V =。牛例來說，V〜被改變用以產生複數個不同參考電流 ^ ^而該參考電流可藉由電流鏡電路與該感測電流（1_) 作比較。該感測電路7 1 〇可！媒卜 、 信號拉至高位準來致能。擇性地透過將感測致能（SE) 圖顯示根據本發明之—態樣之單元記憶胞程式 之不思圖。於第21圖之例示中，於 二位元線關聯之 砰（J中/、弟 非撰中A - A 脃將被耘式化。一開始，當其他 、疋位7L線604被允許浮接戋耦人 路接地時，該字元後614 = 於預疋的電位例如電 地。然後根據該寫入牛於預定的電位例如電路接 程式化或抹除二疋否為該電阻改變式元件_之 域除，，亥選定的單元記憶胞之 兩個不同電位之苴中夕一 A ^ 表Μ祸口方、 元線電壓U 。〇弟22圖所示，抹除狀態之位 之位 身又而3 ’同時隨芸球 一 ^ tii έ% A 1 /C 〇X兀線，该電流控制組件61 7

之控制線616耦合於寫入 仟I 否被抹除或程式化之函數。為該記憶胞是 進步，如第22圖所示，該控 94161 33 200836211 制線電壓進-步有關於特定之理想程式化位準，其中該電 I (Vjctrl’pgmX))%作以限制經由該單元記憶胞傳導之程 式化電流（I聊）之數量。對於不同的程式化控制線電壓，會 。又疋不同的電流限制’因此可促使將記憶胞之程式化調整 至所希望之不同資料狀態。 於本發明之-個具體實施例中，兩電流控制組件 612a :612b可並聯運作以限制經由已選定單元記憶胞之電 /瓜傳‘方、此|巳例巾，於控制線上之控制電壓被選擇用以 說明兩組並聯電流路徑存在的事實，然而，經由單 胞之電流傳導（1_)必須適合於第22圖所設定之相對電炉: 。於本發明另—具體實施例中，只有單—電流控制 、、且件612提供予每—個單元記憶胞群603。進—步，在另 體：：例中’當群中其他電流控制組件操作以限制所 希之，其中—個電流控制組件可操作以於程式化 運作期^將該單元記憶胞群6〇3與相鄰群電性隔離。 …於：21圖中能了解到，該群603中之每-個非選定 二極體610用以阻檔於已選定單元記憶胞 中之二。St電流傳導以避免干擾非選定單元記憶胞 」ι y，從第19圖與第21圖能了解到，每一 们早7G ;己，丨思胞群603可同日羊於宜A、上 行程式化運作。於說二= 記憶胞，整個陣列部分700可被以四 ：：早： 化。更概括來說，對每個群中具有：=:程： 構，程式化可以，V，個連續程式化運作 5 ^之水 94161 34 200836211 現在將揭露定址該基於二極體架 •法被說明與描述如下為一連串之動作盥n,。虽然該方 •本發明並不會受限於這些動作與事件之說明順;—?= 於不同順序發生盘/ 口戈隨著itL動作可依據本發明 从^ e 現者其他動作或事件同時發生。另 :卜’：：所有的說明步驟均有必要用於實 法。此外，依照本發明之方法人 之方 裝置盥季統來每施，π _ 〇 ^ 所說明與描述之 實施 ^同樣也可結合其他沒有說明之結構來 現在茶考第23 ®，提供_種 =於二極趙單元記憶跑架構中讀取該電LL;:: 指示於75°。於單元記憶胞群二聯 路。於本發明之一個且雕〜u52中叙合於感測電 放大器，係配置根據經:::::之= 選f:元記憶胞之狀態。於-個具體實施=:二 胞群之非選定位元線於步驟754中耦合於預定電位 例如電路接地。或者，非選定位元線可允許其浮接。 擇之：茶考：23圖之方法750’於步驟756關聯於包含選 η = 單元記憶胞群之字元線輕合於預定電 牛J地。於第17圖中例如線616之控制線接著於 V驟758中耦合於讀取電位，i 士 包含p、登—抑—“ /、中邊碩取電位驅動關聯於 π 士 ^疋早兀纪憶胞的群603之電流控制組件612,且 5守不έ以人工方式限制經由該單元記憶胞之讀取電流。 94161 35 200836211 換言之，該讀取電位致能一條用於該已選定單元記惊胞之 電流路徑以使該選擇之單元記憶胞輔助其感測。一 然後於步驟756中感測傳導通過已選定單元記情胞 6〇2之讀取電流，其中該t流強度表示其資料狀態°。^ 個具體實施财，該已選定單元記憶胞之㈣狀態藉由比 較通過已選定記憶胞傳導之感測電流與複數個不同參考電

流來決^。該單元記憶胞之資料狀態接著藉由評估不 比較結果來作決定。 ，於本發明一個具體實施例中每一個與給定單元記憮 料:G3連結之單元記憶胞以連續的方式被讀取，其中^ ::::記憶胞均單獨被讀取。在這種範例中，該感測電 測電路1ΓΪ至該群中之單元記憶胞，因此允許共用感 ^電路。於本發明之另—具體實施例中，每—個於群 早心己憶胞具有與其相關聯之專用的感測電路， 個於群中之單元記憶胞均同時被讀取。 、 體考第24圖，提供一種如第17圖所示基於二極 木構中對電阻改變式單元記憶胞執行寫人運作之 驟二於單元記憶胞群603中之非選定位元線於步 動。連"nt合於狀電位例如電路接地或允許其浮 元線1r/ 選定單元記憶胞之單元記憶胞群之字 地。於步：：:步:”74"馬合於預定電位例如電路接 除，則：1Γ。如果判定該已選定單元記憶胞6。2被抹 、^伸778中位70線抹除電壓耦合於該已選定單元 94】61 36 200836211 §己憶胞602之位元線604，且關聯於該已選定單元記憶胞 用以在該單元記憶胞群中控制電流之控制線（或諸線） 驟780中耦合於控制抹除電位。如第22圖所示，舉例來說， 當該位兀線抹除電位（V(BL，erase))為適度值時，控制抹除 電位（V(ctrl，erase))並不對流經該已選定單元記憶胞傳導之 電流提供任何實質的限制。 、如呆該已選定單元記憶胞之程式化動作很理想，則錢 方法770進行i 782，其中該字元線_合於程式化電覆 (v(BL，Pgm))以及控制線616輕合於程式化電位 (V(Ctd，PgmX))，而該程式化電位為所希望程式化資料位準 ，。舉例來說’如第22圖所示，依據所希望之資料狀 悲士特定控制線㈣操作以控制電流控制組件6! 2用以將 經定記憶胞傳導之電流限制在適當的電流位準。 明，但在不背離該附力的;^專夕^施方式來圖示及說 對所圖不的㈣作替纽/或修改。 : 的元件或結構（組合件、裝置、 ==上私述 之參考），除非有其他的指示”二包括對，，機構⑽叫，， 件之特定功能之任何組件或：二， 等），即使不是結構上相# (例如，就是功能性相 施方式中執行該功能之所揭露之::：此中:圖示示範的實 之特定特徵已根據幾個實施方^構。此外’雖然本發明 此種特徵可盥有需要乃古&式中的—個來作揭露，然而 ”有而要及有利於任何給定或特定應用之其它 94161 200836211 實施方式的一個或多個其它特徵來結合。此外，該用辭，， 含有包含具有”、，，擁有，，、，，帶有，，或其變形的範圍 係用於說明書與該申請專利中，此種用辭係類似於該用辭，， 包括”的方式而意指包含整個範圍的。 <工業上應用> 該架構、裝置及方法係運用於半導體領域中之非揮發 記憶體裝置與相關之通訊產品。 【圖式簡單說明】

第1圖顯不於先前技術中配置於習知N0R型非揮發 記憶體陣列架構之電阻改變式單元記憶胞之示意圖；& 第2圖顯示於先前技術第丨圖中配置於n〇r型非揮 發記憶體陣列架構之電阻改變式單元記憶胞之先前技術之 部分截面圖； 第3圖顯不於先前技術中配置於習知NOR型非揮發 記憶體陣列架構之電阻改變式記憶體之位元線之示意圖^ 第圖#、、、員示關聯於第3圖之先前技術電阻改變式 架構之不同操作特性之圖示； 弟5圖顯示在習知舰料列架構中之電 記憶體之部分陳列+立闽 .^ ^ 又式 ^ ^ 思圖，其喊不該先前技術之限制； 弟6圖顯示根據本發明之一個具體 式記憶體單元#柃的—,丄人 只他例‘电阻改變 口己隐胞之結合方塊/示意圖； 弟7圖顯示根據本發明之具體實施㈣6圖之 餐：式記憶體單元纪情的 ^ . 毛阻改 流關係圖； 心作狀匕之兒壓/電 94161 38 200836211 第8圖顯不第6圖之電阻改變式記憶體單元記憶胞於 另個方向之不思圖，以便輔助對本發明與先前技術間之 各種差異的了解； 第9圖鲜員不根據本發明之具體實施例冑$圖與第$圖 之電阻改變式記憶體單元記憶胞之部分截面圖； 第 圖颍示根據本發明另一具體實施例之電阻改變 式記憶體之陣列架構之方塊/示意圖； 第Π圖顯示根據本發明之一個具體實施例之電阻改 變式㈣體^以讀取資料狀態之讀取感測電路之示意圖； ，12圖^員不根據本發明之一個具體實施例第η圖之 利用讀取感測電路的電阻改變式記憶體，其用於_定資料 狀態之讀取狀況圖形； 第^ 3圖$員不根據本發明之另一態樣讀取電阻改變式 吕己t思體單元之方法之流程圖； 第14A到14B圖顯示根據本發明之又另一態樣第 圖之電阻改變式記憶體陣列架構中讀取資料之方法的流程 第15圖顯示根據本發明之另一態樣程式化電阻 式記憶體單元記憶胞之方法之流程圖；以及 第16圖顯示根據本發明之再另一態樣第ι〇 改變_體陣列架構中程式化資料之方法之流程圖； 弟17圖顯示根據本發明之—個具體實施例之基於二 極體：阻改變式單元記憶胞之結合方塊/示意圖； 第18圖顯示根據本發明之另—具體實施例，將基於 94161 39 200836211 和版電阻改變式記憶體單元記憶胞組合於單元記憶胞群 中之另_ 一結合方塊/示意圖； 弟19圖顯示根據本發明另一具體實施例，基於二極 體電阻改變式陳列加操θ _ 車歹】木構頒不複數個單元記憶胞群之示意 圖； :20圖顯示根據本發明之態樣，在正被讀取之單元 ,〜群内基於—極體電阻改變式單元記憶胞之示意圖； ^21圖顯示根據本發明之態樣，在正被抹除或程式 1匕之早元記憶胞群 ― 一立円基於—極體電阻改變式單元記憶胞之 不思圖； 第22_顯示根據本發明之具體實施例，於第加圖與 :、二基於二極體電阻改變式單元記憶胞之-個或多 個運作狀態之電壓/電流關_ ; 第23圖顯示根據本發 於-枚一 明再另一恶樣，於第^圖之基 程圖；以及 又式5己車列架構中讀取資料方法之流 第24圖顯示根據本發明另一態樣 電阻改變、式士？倍雕0σ - ^ 巧、一往組 文又式。己丨思體早π記憶胞之方法之流程圖。 【主要元件符號說明】 12 14 18 10 電阻改變式單元記憶胞 電阻改變式記憶體元件 位元線 K Pe- 16 選擇電晶體 閘電極 20字元線 共同源極電位 24 源極區 94161 40 22 200836211 26 汲極區 30 導電接點 42 寄生電容 52 複數個位元線電流數值 62 超量電流 72 記憶胞 76 選擇電晶體 102 電流控制組件 106 字元線 110 控制端 111a 控制線 111c 控制線 112 控制電路 114 讀取感測器電路 120 電流位準 124 電流位準 132 電流位準 152 汲極 156 源極 200 陣列部分 204 感測控制電路 2〇8 電晶體 210b驅動電晶體 210d電晶體 28 導電接點 40 電流限制電路 50 第一圖形 60 弟—圖形 70 &己憶胞 74 選擇電晶體 100 電阻改變式單元記憶胞 104 電阻改變式記憶體元件 108 感測位元線 111 控制線 111b 控制線 llld 控制線 113 控制端 116 子元線驅動器電路 122 電流位準 130 電流位準 150 接觸器 154 接觸器 158 接觸器 202 列解碼器電路 206 行解碼器電路 210a 驅動電晶體 210c 電晶體 220 行 94161 41 200836211 ‘ 222 行 224a 控制線 -224b 控制線 230 行 _ 232 行 250 感測致能信號 252 輸入電流鏡電路 254 資料存鎖電路 256 電壓參考信號 258 假單元記憶胞 260 參考電流鏡電路 262 輸出節點 264 輸出節點 270 位準3 272 位準2 274 位準1 ί 340 讀取個別單元記憶胞之方法 342 > 344、346、348 步驟 350 方法 352 > 354、356、358、360 步驟 362、364、390、392、394、396、398、400、402 步驟 364 方法 366、367、368、370、372、374、376、378、380、382、384、386 方法 I 450 方法 452、454、456、457、458、460、462、464、466、468、470 步驟 600 基於二極體電阻改變式記憶體架構 602a 單元記憶胞 602d 單元記憶胞 602η 單元記憶胞 603 單元記憶胞群 604 位元線（BLjij BLJ 604a 位元線 42 94161 200836211 • 604b 位元線 ，604c 位元線 • 604d 位元線 606 局部電流匯流排 608 制動開關記憶體元件（電阻改變式元件） 610 二極體 612 電流控制組件 612a 電流控制組件 612b 電流控制組件 614 字元線 616 控制線 616a 控制端 616b 控制端 620 列解碼器 700 電阻改變式記憶體陣列架構之部分 ,710 感測電路 750 方法 752、754、756、758、760 步驟 770 方法 772、774、776、778、780、782、784 步驟 43 94161

Claims (1)

1. 200836211 十、申請專利範圍： 1· 一種電阻改變式記憶體單元胞（100)，包括： 電流控制組件（102)，可操作耦合於感測位元線 (108);以及 電阻改變式記憶體元件（104)，耦合於該電流控制 組件（102)與字元線（106)之間。 2·如申請專利範圍第1項之記憶體單元胞，其中，該電 流控制組件（102)包括用以接收複數個不同控制信號 (V(ctrl，pgm))之控制端（110)，該控制端提供一種 電流限制功能，該電流限制功能包括複數個大於2之 不同電流位準（120、122、124)，以回應該等不同控制 信號（V(ctrl，pgm))。 3 · 一種電阻改變式記憶體，包括； 電流控制組件（102)，输合於感測位元線（〗〇8); 電阻改變式記憶體元件（1 〇4)，柄合於該電流控制 組件（102)與字元線（1〇6)之間；以及 讀取感測電路（114)，耦合於該位元感測線（1〇8)， 且用以決定該電阻改變式記憶體元件（1〇4)之狀態。 4·如申請專利範圍第3項之記憶體，進一步包括控制電 路（112) ’可操作耦合於該電流控制組件（1〇2)之控制端 (Π 0)，且配置以於該控制端上提供複數個不同控制信 號之其中之一以將狀態寫入該電阻改變式記憶體元件 (104) 〇 5·種電阻改變式記憶體陣列架構（200)，包括； 94161 44 200836211 配置成行與列之電阻改變式記憶體單元胞（i 〇 〇)陣 歹J其中’至少有兩個相鄰的行共用感測位元線（丨〇8); 個別關聯於各行之控制線（111)，其中，於沿著個 別行之每一個單元胞中之電流控制組件（102)耦合於個 別控制線；以及 各關聯於個別列之複數個字元線（1〇6)，其中，關 %於Λ著個別列之每一個單元胞之電阻改變式元件 U〇4)耦合於個別字元線。 6·如申請專利範圍第5項之陣列架構，進一步包括感測 電路（114)，選擇性耦合於該共用感測位元線（1〇8)且配 置以感測有關聯於共用該感測位元線之相鄰行中的單 元冗憶胞之電阻改變式元件之資料狀態。 7. =申請專利範圍帛6項之陣列架構’進一步包括控制 屯路（112) ’配置以沿著該控制線（〗丨〗）提供不同的控制 4號予共用該感測位元線之行。 8. —種讀取電阻改變式記憶體單元胞之方法（34〇)，包括： 施加（344)字元線讀取電壓至該單元胞之字元線； 施加（346)控制線讀取電壓至該單元胞之控制線； 以及 ’ 根據該施加之字元線讀取電壓與該控制線讀取電 壓來感測（348)該單元胞之電阻狀態。 9· 一種程式化電阻改變式記憶體單元胞之方法(45〇)，包 括： 施加（458)字元線程式化電壓至該單元胞之字元 94161 45 200836211 線； 施加（46G)預定電位於該單s胞之感測位元線；以 及 施加（464、468、470)控制線程式化電壓至該單元 胞之控制線，其中，該控制線 、、、私式化電壓支配該單元 胞中之程式化電流強度。 T ^ 其中’該電流控制組 ^控制線程式化電壓支 傳導經過該電阻改變式

   10·如申請專利範圍第9項之方法 件（102)包括電晶體，且其中， 配該電晶體的傳導，因此影響 記憶體元件之程式化電流強度 94161 46